JPH0468633A - 二次データチャネル伝送方式 - Google Patents
二次データチャネル伝送方式Info
- Publication number
- JPH0468633A JPH0468633A JP2175877A JP17587790A JPH0468633A JP H0468633 A JPH0468633 A JP H0468633A JP 2175877 A JP2175877 A JP 2175877A JP 17587790 A JP17587790 A JP 17587790A JP H0468633 A JPH0468633 A JP H0468633A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- data channel
- secondary data
- logic
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
網の保守監視用の二次データチャネルを伝送する二次デ
ータチャネル伝送方式に関し、フレーム構成及び信号速
度の変更なく、かつ直流バランスを崩さないで二次デー
タチャネルの伝送を行なうことを目的とし、 所定のビット数毎に設けたフレームビットによりフレー
ムを構成し、論理ＩＩ＋でパルス有りとするバイポーラ
符号を用いてディジタルデータを網に伝送する伝送シス
テムで網の保守監視用の二次データチャネルを伝送する
二次データチャネル伝送方式において、論理１）１とな
るフレームビットの偶数回毎にバイポーラ・バイオレー
ションを設定するかしないかを二次データチャネルのデ
ータの論理に対応させて決定し、二次データチャネルを
伝送するよう構成する。
ータチャネル伝送方式に関し、フレーム構成及び信号速
度の変更なく、かつ直流バランスを崩さないで二次デー
タチャネルの伝送を行なうことを目的とし、 所定のビット数毎に設けたフレームビットによりフレー
ムを構成し、論理ＩＩ＋でパルス有りとするバイポーラ
符号を用いてディジタルデータを網に伝送する伝送シス
テムで網の保守監視用の二次データチャネルを伝送する
二次データチャネル伝送方式において、論理１）１とな
るフレームビットの偶数回毎にバイポーラ・バイオレー
ションを設定するかしないかを二次データチャネルのデ
ータの論理に対応させて決定し、二次データチャネルを
伝送するよう構成する。
本発明は二次データチャネルデータ伝送方式に関し、網
の保守監視用の二次データチャネルを伝送する二次デー
タチャネル伝送方式に関する。
の保守監視用の二次データチャネルを伝送する二次デー
タチャネル伝送方式に関する。
ディジタルデータ伝送システムの加入者線上の信号フォ
ーマットとして、第７図に示す如く６ビツトデータＤ１
〜Ｄ６をフレームビットＦとステータスビットＳて囲ん
だエンベロープ形式をとったものかある。また符号とし
てはベースバント伝送に適したバイポーラ符号の一種で
あるＡＭＩ（アルタネート・マーク・インバージョン）
符号が用いられている。
ーマットとして、第７図に示す如く６ビツトデータＤ１
〜Ｄ６をフレームビットＦとステータスビットＳて囲ん
だエンベロープ形式をとったものかある。また符号とし
てはベースバント伝送に適したバイポーラ符号の一種で
あるＡＭＩ（アルタネート・マーク・インバージョン）
符号が用いられている。
フレームビットＦはエンベロープのフレーム位相を認識
するためのビットで、フレームパターンとして（，１，
（１）交番か用いられる。ステータスビットＳは通信中
であるか否かを表わし、Ｉｊｌならば通信中、＋０１な
らば非通信中であることを示す。また、ステータスビッ
トｓ＝’ｏ’とデータビットのパターンを組み合わせる
ことにより、網からの制御コードとして第８図に示す如
き種々の情報を伝えることかできる。
するためのビットで、フレームパターンとして（，１，
（１）交番か用いられる。ステータスビットＳは通信中
であるか否かを表わし、Ｉｊｌならば通信中、＋０１な
らば非通信中であることを示す。また、ステータスビッ
トｓ＝’ｏ’とデータビットのパターンを組み合わせる
ことにより、網からの制御コードとして第８図に示す如
き種々の情報を伝えることかできる。
これらデータ伝送システムにおいては、近年、ニーサー
ジステムの大規模化、システムの高信頼化への要求に伴
い、主信号の伝送機能の他に、ネットワークの保守監視
用の二次データチャネルの提供か必要とされている。し
かし、既存の加入者線の信号フォーマットで二次データ
チャネルを時分割によって伝送しようとすると、信号速
度を上げる必要かある。その結果、加入者線の伝送距離
か制限されるという問題がある。また既存システムから
、フレームフォーマット、信号速度等を変更する必要か
あり、既存システムの拡張とじては不適当であった。
ジステムの大規模化、システムの高信頼化への要求に伴
い、主信号の伝送機能の他に、ネットワークの保守監視
用の二次データチャネルの提供か必要とされている。し
かし、既存の加入者線の信号フォーマットで二次データ
チャネルを時分割によって伝送しようとすると、信号速
度を上げる必要かある。その結果、加入者線の伝送距離
か制限されるという問題がある。また既存システムから
、フレームフォーマット、信号速度等を変更する必要か
あり、既存システムの拡張とじては不適当であった。
本発明は上記の点に鑑みなされたもので、フレーム構成
及び信号速度の変更なく、かつ直流バランスを崩さない
で二次データチャネルの伝送を行なう二次データチャネ
ル伝送方式を提供することを目白つとする。
及び信号速度の変更なく、かつ直流バランスを崩さない
で二次データチャネルの伝送を行なう二次データチャネ
ル伝送方式を提供することを目白つとする。
本発明の二次データチャネル伝送方式は、所定のビット
数毎に設けたフレームビットによりフレームを構成し、
論理１）′でパルス有りとするバイポーラ符号を用いて
ディジタルデータを網に伝送する伝送システムで網の保
守監視用の二次データチャネルを伝送する二次データチ
ャネル伝送方式において、 論理Ｉｌｌとなるフレームビットの偶数回毎にバイポー
ラ・バイオレーションを設定するがしないかを二次デー
タチャネルのデータの論理に対応させて決定し、二次デ
ータチャネルを伝送する。
数毎に設けたフレームビットによりフレームを構成し、
論理１）′でパルス有りとするバイポーラ符号を用いて
ディジタルデータを網に伝送する伝送システムで網の保
守監視用の二次データチャネルを伝送する二次データチ
ャネル伝送方式において、 論理Ｉｌｌとなるフレームビットの偶数回毎にバイポー
ラ・バイオレーションを設定するがしないかを二次デー
タチャネルのデータの論理に対応させて決定し、二次デ
ータチャネルを伝送する。
本発明においては、論理１）１となるフレームヒツトの
偶数回毎にバイポーラ・バイオレーションを設定するか
しないかで二次データチャネルを伝送するため、バイポ
ーラ・バイオレーションを設定しても直流バランスを維
持てき、フレーム構成及び信号速度を変更する必要かな
い。
偶数回毎にバイポーラ・バイオレーションを設定するか
しないかで二次データチャネルを伝送するため、バイポ
ーラ・バイオレーションを設定しても直流バランスを維
持てき、フレーム構成及び信号速度を変更する必要かな
い。
第１図は本発明方式の送信回路の回路の一実施例の構成
図を示す。
図を示す。
同図中、端子１０にはフレーム周期の第２図（Ａ）に示
すフレームパルスＦＰか入来し、このフレームパルスＦ
Ｐはクロック入来によりＴ形動作を行なうＪＫフリップ
フロップ１１て１／２分周され、ここで（１，０）交番
の第２図（Ｂ）に示すフレームパターン信号か生成され
る。また、２ビツトカウンタ１２はフレームパルスＦＰ
の４周期をカウントする毎に第２図（Ｃ）に示すキャリ
ーを出力する。
すフレームパルスＦＰか入来し、このフレームパルスＦ
Ｐはクロック入来によりＴ形動作を行なうＪＫフリップ
フロップ１１て１／２分周され、ここで（１，０）交番
の第２図（Ｂ）に示すフレームパターン信号か生成され
る。また、２ビツトカウンタ１２はフレームパルスＦＰ
の４周期をカウントする毎に第２図（Ｃ）に示すキャリ
ーを出力する。
端子１３には第２図（Ｄ）に示す二次チャネルデータＳ
Ｃか入来し、ナンド回路１４で二次チャネルデータＳＣ
と、フリップフロップ１１出力のフレームパターン信号
と、カウンタ１２出力のキャリーとを演算して、フレー
ムパルスの４周期に１回だけ二次チャネルを多重した第
２図（Ｅ）に示す信号か生成される。
Ｃか入来し、ナンド回路１４で二次チャネルデータＳＣ
と、フリップフロップ１１出力のフレームパターン信号
と、カウンタ１２出力のキャリーとを演算して、フレー
ムパルスの４周期に１回だけ二次チャネルを多重した第
２図（Ｅ）に示す信号か生成される。
クロック入力によりＴ形動作を行なうＪＫフリップフロ
ップ１５は通常フレームパターン信号か１）′毎に交番
するか二次チャネルデータが！１′のときＪＫ大入力′
０′となるために交番を停止して第２図（Ｆ）に示す信
号を生成し、このフリップフロップＩ５の０９回出力夫
々はアンド回路１６．１７でフレームパターンか！１′
のトキフレームバルスＦＰのパルス幅とされて取り出さ
れ端子１８．１９夫々より第２図（Ｇ）。
ップ１５は通常フレームパターン信号か１）′毎に交番
するか二次チャネルデータが！１′のときＪＫ大入力′
０′となるために交番を停止して第２図（Ｆ）に示す信
号を生成し、このフリップフロップＩ５の０９回出力夫
々はアンド回路１６．１７でフレームパターンか！１′
のトキフレームバルスＦＰのパルス幅とされて取り出さ
れ端子１８．１９夫々より第２図（Ｇ）。
（Ｈ）に示すバイポーラパルスでのプラス側、マイナス
側の論理ＦＰ＋、ＦＰ−が出力される。
側の論理ＦＰ＋、ＦＰ−が出力される。
上記フリップフロップＩ５の交番停止により、２回連続
して同一極性にパターン１１１のフレームが送出され、
フレームパターンでのバイオレーションか発生する。こ
のフレームビットのフレームパターンはその他のデータ
ビット、制御ヒツトと多重化され、加入者線にバイポー
ラ信号として送出される。
して同一極性にパターン１１１のフレームが送出され、
フレームパターンでのバイオレーションか発生する。こ
のフレームビットのフレームパターンはその他のデータ
ビット、制御ヒツトと多重化され、加入者線にバイポー
ラ信号として送出される。
この回路によって４フレーム周期に１回二次チャネルデ
ータビット（ＳＣ）を送信する。二次チャネルデータビ
ットか′１′のときは第３図（Ａ）に示す如くフレーム
ビットＦを２フレーム周期前のフレームビットＦと同一
極性つまり一フレームビット間でバイポーラ・バイオレ
ーション有りとする。一方、二次チャネルデータビット
か′０１のときは第３図（Ｂ）に示す如くフレームビッ
トＦを２フレーム周期前のフレームビットＦと逆極性、
つまりバイポーラ・バイオレーション無しとする。バイ
ポーラ・バイオレーションを設定しない論理１）′のフ
レームビットについては常に１フレーム周期前のフレー
ムヒツトと逆極性とする。
ータビット（ＳＣ）を送信する。二次チャネルデータビ
ットか′１′のときは第３図（Ａ）に示す如くフレーム
ビットＦを２フレーム周期前のフレームビットＦと同一
極性つまり一フレームビット間でバイポーラ・バイオレ
ーション有りとする。一方、二次チャネルデータビット
か′０１のときは第３図（Ｂ）に示す如くフレームビッ
トＦを２フレーム周期前のフレームビットＦと逆極性、
つまりバイポーラ・バイオレーション無しとする。バイ
ポーラ・バイオレーションを設定しない論理１）′のフ
レームビットについては常に１フレーム周期前のフレー
ムヒツトと逆極性とする。
第４図は本発明方式の受信回路の一実施例の回路構成図
を示す。
を示す。
同図中、端子２１．２２夫々には第５図（Ａ）。
（Ｂ）に示すバイポーラ信号から取り出されたプラス側
、マイナス側のフレームパルスＦＰ＋。
、マイナス側のフレームパルスＦＰ＋。
ＦＰ−が人来し、端子２３には第５図（Ｃ）に示す２フ
レーム周期のフレームパターン信号か入来して、ＪＫフ
リップフロップ２４のＪ、 Ｋ、 ＣＫ端子夫々に供
給される。フリップフロップ２４はフレームパルス Ｆ
Ｐ＋でセットされ、フレームパルスＦＰ−でリセットさ
れて第５図（Ｄ）に示す信号をそのＱ端子より出力する
。
レーム周期のフレームパターン信号か入来して、ＪＫフ
リップフロップ２４のＪ、 Ｋ、 ＣＫ端子夫々に供
給される。フリップフロップ２４はフレームパルス Ｆ
Ｐ＋でセットされ、フレームパルスＦＰ−でリセットさ
れて第５図（Ｄ）に示す信号をそのＱ端子より出力する
。
フリップフロップ２４のＱ端子出力は直接及びＤフリッ
プフロップ２５でフレームパターンの１周期つまり２フ
レーム周期遅延されてアンド回路２６に供給され、ここ
で同一極性が２フレーム周期連続したことを検出して第
５図（Ｆ）に示す信号を生成し、この信号はＤフリップ
フロップ２７及びオア回路２８で４フレーム周期のパル
ス幅に伸張されて第５図（Ｇ）に示す信号とされオア回
路２９に供給される。
プフロップ２５でフレームパターンの１周期つまり２フ
レーム周期遅延されてアンド回路２６に供給され、ここ
で同一極性が２フレーム周期連続したことを検出して第
５図（Ｆ）に示す信号を生成し、この信号はＤフリップ
フロップ２７及びオア回路２８で４フレーム周期のパル
ス幅に伸張されて第５図（Ｇ）に示す信号とされオア回
路２９に供給される。
同様にフリップフロップ２４の回端子出力は直接及びＤ
フリップフロップ３０でフレームパターンの１周期つま
り２フレーム周期遅延されてアンド回路３１に供給され
、ここで同一極性が２フレーム周期連続したことを検出
して第５図（Ｈ）に示す信号を生成し、この信号はＤフ
リップフロップ３２及びオア回路３３て４フレーム周期
のパルス幅に伸張されて第５図（Ｉ）に示す信号とされ
オア回路２９に供給される。
フリップフロップ３０でフレームパターンの１周期つま
り２フレーム周期遅延されてアンド回路３１に供給され
、ここで同一極性が２フレーム周期連続したことを検出
して第５図（Ｈ）に示す信号を生成し、この信号はＤフ
リップフロップ３２及びオア回路３３て４フレーム周期
のパルス幅に伸張されて第５図（Ｉ）に示す信号とされ
オア回路２９に供給される。
オア回路２９は第５図（Ｊ）に示す二次チャネルデータ
ＳＣを得て端子３３より出力する。
ＳＣを得て端子３３より出力する。
ところで、２つのバイポーラ・バイオレーションの間に
論理′１′か偶数回存在する場合には第６図（Ａ）に示
す如く連続するバイオレーションか同一極性となり直流
バランスか崩れる。しかし第６図（Ｂ）に示す如く論理
１１′か奇数回存在する場合には連続するバイオレーシ
ョンか逆極性となり直流バランスは維持される。一般に
データビット中に、論理１）１か出現する回数は確定し
ていないので、データビットを含めて前ビットとのバイ
オレーションを設定することは、直流バランスを崩す可
能性かある。しかし、フレームビットだけに着目すれば
論理１１Ｚ＋□＋が固定しているので、特定周期内の論
理１）′の出現回数は既知である。従って、偶数回論理
１１１か出現する周期毎にバイオレーションの設定を行
えば、バイオレーション間の論理１）′の出現回数は必
ず奇数になるので、直流バランスを維持することができ
る。また、この時、Ｆビット以外のビットについてはＦ
ビットを除いて常に論理１１′か逆極性になる様にすれ
ば、全体としてやはり直流バランスを維持できる。
論理′１′か偶数回存在する場合には第６図（Ａ）に示
す如く連続するバイオレーションか同一極性となり直流
バランスか崩れる。しかし第６図（Ｂ）に示す如く論理
１１′か奇数回存在する場合には連続するバイオレーシ
ョンか逆極性となり直流バランスは維持される。一般に
データビット中に、論理１）１か出現する回数は確定し
ていないので、データビットを含めて前ビットとのバイ
オレーションを設定することは、直流バランスを崩す可
能性かある。しかし、フレームビットだけに着目すれば
論理１１Ｚ＋□＋が固定しているので、特定周期内の論
理１）′の出現回数は既知である。従って、偶数回論理
１１１か出現する周期毎にバイオレーションの設定を行
えば、バイオレーション間の論理１）′の出現回数は必
ず奇数になるので、直流バランスを維持することができ
る。また、この時、Ｆビット以外のビットについてはＦ
ビットを除いて常に論理１１′か逆極性になる様にすれ
ば、全体としてやはり直流バランスを維持できる。
本発明ではフレームビットパターンが（１゜０）交番で
４フレーム周期内に１１＋か２回出現するので、４フレ
ーム周期で１ビツトのバイオレーションビットを設定す
ることによりバイオレーションビット間のＩＩ＋の回数
か奇数となり、第６図（Ｂ）と同様に直流バランスを維
持している。
４フレーム周期内に１１＋か２回出現するので、４フレ
ーム周期で１ビツトのバイオレーションビットを設定す
ることによりバイオレーションビット間のＩＩ＋の回数
か奇数となり、第６図（Ｂ）と同様に直流バランスを維
持している。
なお、フレームビットＦか（１，０）交番でなく′１１
に固定されていればバイオレーションピットを２フレー
ム周期で設定して伝送することもてき、上記実施例に限
定されない。
に固定されていればバイオレーションピットを２フレー
ム周期で設定して伝送することもてき、上記実施例に限
定されない。
このように論理１１１となるフレームビ・ントの偶数回
毎にバイポーラ・バイオレーションを設定するかしない
かで二次データチャネルを伝送するため、バイポーラ・
バイオレーションを設定しても直流バランスを維持でき
、フレーム構成及び信号速度を変更する必要がない。
毎にバイポーラ・バイオレーションを設定するかしない
かで二次データチャネルを伝送するため、バイポーラ・
バイオレーションを設定しても直流バランスを維持でき
、フレーム構成及び信号速度を変更する必要がない。
上述の如く、本発明の二次データチャネル伝送方式によ
れば、フレーム構成及び信号速度の変更なく、かつ直流
バランスを崩さないで二次データチャネルの伝送を行な
うことができ、実用上きわめて有用である。
れば、フレーム構成及び信号速度の変更なく、かつ直流
バランスを崩さないで二次データチャネルの伝送を行な
うことができ、実用上きわめて有用である。
第１図は本発明方式の送信回路の一実施例の回路構成図
、 第２図は第１図の回路各部の信号波形図、第３図、第６
図夫々はバイポーラ・バイオレーションを説明するため
の図、 第４図は本発明方式の受信回路の一実施例の回路構成図
、 第５図は第４図の回路各部の信号波形図、第７図は信号
フォーマットを示す図、 第８図は制御コードを示す図である。 図において、 １１．１５．２４はＪＫフリップフロップ、１２はカウ
ンタ、 １４はナンド回路、 １６．１７，２６．３１はアンド回路、２５．２７，３
０．３２はＤフリップフロップ、２８．２９．３３はオ
ア回路 を示す。 ノル１オを一一ション ノ曾オレージョン バイポーラ・バイオレーションを説明するための同第 図
、 第２図は第１図の回路各部の信号波形図、第３図、第６
図夫々はバイポーラ・バイオレーションを説明するため
の図、 第４図は本発明方式の受信回路の一実施例の回路構成図
、 第５図は第４図の回路各部の信号波形図、第７図は信号
フォーマットを示す図、 第８図は制御コードを示す図である。 図において、 １１．１５．２４はＪＫフリップフロップ、１２はカウ
ンタ、 １４はナンド回路、 １６．１７，２６．３１はアンド回路、２５．２７，３
０．３２はＤフリップフロップ、２８．２９．３３はオ
ア回路 を示す。 ノル１オを一一ション ノ曾オレージョン バイポーラ・バイオレーションを説明するための同第 図
Claims (2)
- （１）所定のビット数毎に設けたフレームビットにより
フレームを構成し、論理‘１’でパルス有りとするバイ
ポーラ符号を用いてディジタルデータを網に伝送する伝
送システムで網の保守監視用の二次データチャネルを伝
送する二次データチャネル伝送方式において、 論理‘１’となるフレームビットの偶数回毎にバイポー
ラ・バイオレーションを設定するかしないかを二次デー
タチャネルのデータの論理に対応させて決定し、 二次データチャネルを伝送することを特徴とする二次デ
ータチャネル伝送方式。 - （２）該フレームビットは論理‘１’、‘０’交番のパ
ターンであり、４フレーム周期で論理‘１’となるフレ
ームビットにバイポーラ・バイオレーションを設定する
かしないかを決定することを特徴とする請求項（１）記
載の二次データチャネル伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2175877A JPH0468633A (ja) | 1990-07-03 | 1990-07-03 | 二次データチャネル伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2175877A JPH0468633A (ja) | 1990-07-03 | 1990-07-03 | 二次データチャネル伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0468633A true JPH0468633A (ja) | 1992-03-04 |
Family
ID=16003775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2175877A Pending JPH0468633A (ja) | 1990-07-03 | 1990-07-03 | 二次データチャネル伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0468633A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7019205B1 (en) | 1999-10-14 | 2006-03-28 | Sony Computer Entertainment Inc. | Entertainment system, entertainment apparatus, recording medium, and program |
| US7058462B1 (en) | 1999-10-14 | 2006-06-06 | Sony Computer Entertainment Inc. | Entertainment system, entertainment apparatus, recording medium, and program |
-
1990
- 1990-07-03 JP JP2175877A patent/JPH0468633A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7019205B1 (en) | 1999-10-14 | 2006-03-28 | Sony Computer Entertainment Inc. | Entertainment system, entertainment apparatus, recording medium, and program |
| US7058462B1 (en) | 1999-10-14 | 2006-06-06 | Sony Computer Entertainment Inc. | Entertainment system, entertainment apparatus, recording medium, and program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4594708A (en) | Synchronization for a digital train intended for a correct framing of received information | |
| GB1445163A (en) | Variable-rate data-signal receiver | |
| US4566099A (en) | Synchronous clock generator for digital signal multiplex devices | |
| US3748393A (en) | Data transmission over pulse code modulation channels | |
| US4538286A (en) | Data rate conversion and supervisory bit insertion in a data system | |
| JPH0468633A (ja) | 二次データチャネル伝送方式 | |
| EP0548649B1 (en) | Parallel DS3 AIS/Idle code generator | |
| US5394442A (en) | Optical communications transmitter and receiver | |
| WO1988000780A1 (en) | Optical communications transmitter and receiver | |
| US4394758A (en) | Synchronizing unit for receiving section of PCM station | |
| US4290135A (en) | Circuit arrangement for receiving digital intelligence signals in a digital switching center for PCM-time-division multiplex communication networks | |
| JP3063291B2 (ja) | 回線監視回路 | |
| JPS5947504B2 (ja) | デイジタル伝送方式 | |
| SU1725404A1 (ru) | Устройство дл формировани циклического синхроимпульса | |
| JPS58178652A (ja) | フレ−ム信号伝送方式 | |
| JP2697552B2 (ja) | 符号誤り検出回路 | |
| JPS59186451A (ja) | デ−タ伝送方式 | |
| SU1159164A1 (ru) | Преобразователь последовательного кода в параллельный | |
| SU1109727A1 (ru) | Устройство дл ввода информации | |
| JPH0450777B2 (ja) | ||
| RU1793452C (ru) | Устройство дл передачи информации | |
| SU1753615A1 (ru) | Устройство дл передачи информации | |
| SU1320811A1 (ru) | Устройство дл вывода информации из ЭВМ на телеграфные аппараты | |
| SU1416962A1 (ru) | Устройство дл выделени маркера кадровой синхронизации | |
| JPH01232441A (ja) | パリティ計数回路 |