JPH0468793B2 - - Google Patents
Info
- Publication number
- JPH0468793B2 JPH0468793B2 JP56180251A JP18025181A JPH0468793B2 JP H0468793 B2 JPH0468793 B2 JP H0468793B2 JP 56180251 A JP56180251 A JP 56180251A JP 18025181 A JP18025181 A JP 18025181A JP H0468793 B2 JPH0468793 B2 JP H0468793B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor layer
- region
- layer
- phototransistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/24—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only two potential barriers, e.g. bipolar phototransistors
- H10F30/245—Bipolar phototransistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/926—Multiple bond pads having different sizes
Landscapes
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】
本発明は、所謂“プレーナ”技術で製造される
ヘテロ接合形ホトトランジスタ及び該ホトトラン
ジスタの製法に関する。
ヘテロ接合形ホトトランジスタ及び該ホトトラン
ジスタの製法に関する。
プレーナ形ホトトランジスタが、結晶性基板
に、三元系（Ga，Ａ，As）又は四元系（Ga，
In，As，Ｐ）に属する半導体材料のエピタキシ
ヤル成長段階を順次実施して製造されることは公
知である。
に、三元系（Ga，Ａ，As）又は四元系（Ga，
In，As，Ｐ）に属する半導体材料のエピタキシ
ヤル成長段階を順次実施して製造されることは公
知である。
しかし乍ら、この技術には下記の如き難点があ
る。
る。
(1)良好な接触性を持つデバイスの電気結線を中間
層に容易に形成することができない。その理由
は、中間層の場所が、基板からもホトトランジ
スタの解放頂面からも端部層よりアクセスし難
いからであり、ヘテロ接合ホトトランジスタに
おいて常用の中間層の厚みが極めて小さく、即
ち１ミクロンのオーダであるからである。
層に容易に形成することができない。その理由
は、中間層の場所が、基板からもホトトランジ
スタの解放頂面からも端部層よりアクセスし難
いからであり、ヘテロ接合ホトトランジスタに
おいて常用の中間層の厚みが極めて小さく、即
ち１ミクロンのオーダであるからである。
(2) エピタキシヤル成長処理中に１個の層から次
の層にドーパントが拡散する恐れがあるため、
pn接合の正確な位置調整が難しい。特に四元
系のnpnトランジスタにおいて中間層（ベー
ス）のp+形不純物の拡散の場合、不純物が上
層（エミツタ）に比較的深く拡散し易い。従つ
てホトトランジスタの増幅係数がかなり低減す
る。
の層にドーパントが拡散する恐れがあるため、
pn接合の正確な位置調整が難しい。特に四元
系のnpnトランジスタにおいて中間層（ベー
ス）のp+形不純物の拡散の場合、不純物が上
層（エミツタ）に比較的深く拡散し易い。従つ
てホトトランジスタの増幅係数がかなり低減す
る。
本発明の目的は、良好な接触性を持つデバイス
の電気結線を中間層に容易に形成し得、ホトトラ
ンジスタの増幅係数を増大し得るヘテロ接合形ホ
トトランジスタ及びその製法を提供することにあ
る。
の電気結線を中間層に容易に形成し得、ホトトラ
ンジスタの増幅係数を増大し得るヘテロ接合形ホ
トトランジスタ及びその製法を提供することにあ
る。
本発明によれば、前述の目的は、第１の導電型
に強くドープされた第１の半導体材料から成る基
板と、所定の波長の光線を吸収するように決定さ
れた禁止帯を持つ第２の半導体材料から成る第１
の半導体層と、第２の半導体材料より広い禁止帯
幅を持つ第３の半導体材料から成る第２の半導体
層とを含むタイプのヘテロ接合型ホトトランジス
タであつて、第１の半導体層が、基板より弱くド
ープされており、かつ、基板と接触していると共
に基板と同じ導電型の第１の領域と、第１の半導
体層よりも基板から離間していると共に反対の導
電型にドープされたた第２の領域とを含んでお
り、これによりpn又はnp接合を有していること、
及び、第２の半導体層が、第２の半導体層の幅全
体に亘ると共に比較的小面積であり、基板と同じ
導電型の第３の領域を含んでおり、第３の領域
が、第１の半導体層の第２の領域に接合する反対
の導電型の第４領域で包囲されていることを特徴
とするヘテロ接合形ホトトランジスタ、又は (a) 基板より低いドーパント濃度で基板と同じ導
電型にドープされた第１の半導体層をエピタキ
シヤル成長によつて基板上に形成し、 (b) 任意の導電型で基板より弱くドープされた第
２の半導体層をエピタキシヤル成長によつて第
１の半導体層上に形成し、 (c) 次の段階での拡散窓を構成する中心開孔を有
するマスクを形成し、 (d) 基板と反対の導電型を持つ第２の領域と第４
の領域とを形成するために不純物を拡散し、 (e) より小さい開孔を有する段階(c)と同様のマス
クを形成し、 (f) 段階(d)の不純物と反対の導電型を持つ不純物
の打込み又は拡散によつて第３の領域を形成
し、 (g) 金属デポジツト層を形成すると共に結線を接
合してホトトランジスタを完成する 各段階を含むことを特徴とするヘテロ接合型ホト
トランジスタの製法によつて達成される。
に強くドープされた第１の半導体材料から成る基
板と、所定の波長の光線を吸収するように決定さ
れた禁止帯を持つ第２の半導体材料から成る第１
の半導体層と、第２の半導体材料より広い禁止帯
幅を持つ第３の半導体材料から成る第２の半導体
層とを含むタイプのヘテロ接合型ホトトランジス
タであつて、第１の半導体層が、基板より弱くド
ープされており、かつ、基板と接触していると共
に基板と同じ導電型の第１の領域と、第１の半導
体層よりも基板から離間していると共に反対の導
電型にドープされたた第２の領域とを含んでお
り、これによりpn又はnp接合を有していること、
及び、第２の半導体層が、第２の半導体層の幅全
体に亘ると共に比較的小面積であり、基板と同じ
導電型の第３の領域を含んでおり、第３の領域
が、第１の半導体層の第２の領域に接合する反対
の導電型の第４領域で包囲されていることを特徴
とするヘテロ接合形ホトトランジスタ、又は (a) 基板より低いドーパント濃度で基板と同じ導
電型にドープされた第１の半導体層をエピタキ
シヤル成長によつて基板上に形成し、 (b) 任意の導電型で基板より弱くドープされた第
２の半導体層をエピタキシヤル成長によつて第
１の半導体層上に形成し、 (c) 次の段階での拡散窓を構成する中心開孔を有
するマスクを形成し、 (d) 基板と反対の導電型を持つ第２の領域と第４
の領域とを形成するために不純物を拡散し、 (e) より小さい開孔を有する段階(c)と同様のマス
クを形成し、 (f) 段階(d)の不純物と反対の導電型を持つ不純物
の打込み又は拡散によつて第３の領域を形成
し、 (g) 金属デポジツト層を形成すると共に結線を接
合してホトトランジスタを完成する 各段階を含むことを特徴とするヘテロ接合型ホト
トランジスタの製法によつて達成される。
本発明によれば、良好な接触性を持つデバイス
の電気結線を中間層に容易に形成し得、ホトトラ
ンジスタの増幅係数を増大し得るヘテロ接合形ホ
トトランジスタ及びその製法を提供し得る。
の電気結線を中間層に容易に形成し得、ホトトラ
ンジスタの増幅係数を増大し得るヘテロ接合形ホ
トトランジスタ及びその製法を提供し得る。
本発明の前記の特徴及び別の特徴は、添付図面
に基く下記の記載より明らかにされるであろう。
に基く下記の記載より明らかにされるであろう。
第１図に断面図で示すホトトランジスタの主要
部を形成する半導体ブロツクは、 ―例えば、濃度1017原子cm-3以上のn+形にドープ
したリン化インジウムの如き単結晶半導体材料か
ら成る基板１と、 ―式GaxIn1-xAsyP1-yで示される組成の材料から
成る第１の半導体層２と、 ―式Gax′In1-x′Asy′P1-y′で示される組成の材料か
ら成る第２の半導体層３と を含む。式GaxIn1-xAsｙP1-yにおいて、ｙとｙ
との関係は、 0.05ｘ0.47及び０＜ｙ＜１ であり、この層の初期ドーピング（第１の領域２
１）がｎ形不純物濃度1015〜1017原子cm-3で実施
されるため、層２の単結晶格子と基板１の単結晶
格子との間で事実上１％以内の整合を確保するた
めに、前記条件に加えてｘとｙとの間に、関係式 ｘ＝0.19y／0.42−0.013y が成立しなければならない。
部を形成する半導体ブロツクは、 ―例えば、濃度1017原子cm-3以上のn+形にドープ
したリン化インジウムの如き単結晶半導体材料か
ら成る基板１と、 ―式GaxIn1-xAsyP1-yで示される組成の材料から
成る第１の半導体層２と、 ―式Gax′In1-x′Asy′P1-y′で示される組成の材料か
ら成る第２の半導体層３と を含む。式GaxIn1-xAsｙP1-yにおいて、ｙとｙ
との関係は、 0.05ｘ0.47及び０＜ｙ＜１ であり、この層の初期ドーピング（第１の領域２
１）がｎ形不純物濃度1015〜1017原子cm-3で実施
されるため、層２の単結晶格子と基板１の単結晶
格子との間で事実上１％以内の整合を確保するた
めに、前記条件に加えてｘとｙとの間に、関係式 ｘ＝0.19y／0.42−0.013y が成立しなければならない。
式Gax′In1-x′Asy′P1-y′において、x′とy′との関
係
は、ｘとｙと同じく 0.05x′0.47及び０＜y′＜１ であり、更に、層３の初期ドーピングが、導電型
は特定されないが後述する局所ドーピング処理を
妨害しない十分な低濃度で実施される必要がある
ため、x′とｘとの間に x′＜ｘ が成立しなければならない。
係
は、ｘとｙと同じく 0.05x′0.47及び０＜y′＜１ であり、更に、層３の初期ドーピングが、導電型
は特定されないが後述する局所ドーピング処理を
妨害しない十分な低濃度で実施される必要がある
ため、x′とｘとの間に x′＜ｘ が成立しなければならない。
局部ドーピング処理は、即ち、
(a) 第４の領域２２において、濃度1015〜1017原
子cm-3を得るために、ドーパントが層２の一部
（第２の領域２２０）に浸透するまで継続され
るＰ形不純物の拡散と、 (b) 第３の領域２３に於いて、最終濃度1015〜
1017原子cm-3が得られるまで層３の厚み全体に
亘つて行なわれるｎ形不純物の打込みと を意味する。
子cm-3を得るために、ドーパントが層２の一部
（第２の領域２２０）に浸透するまで継続され
るＰ形不純物の拡散と、 (b) 第３の領域２３に於いて、最終濃度1015〜
1017原子cm-3が得られるまで層３の厚み全体に
亘つて行なわれるｎ形不純物の打込みと を意味する。
層の厚みに関しては、
―層２の場合、厚み１から10ミクロンであるが好
ましくは1.5ミクロン（濃度1017原子cm-3）から４
ミクロン（濃度1015原子cm-3）である。厚み1.5ミ
クロンは、１回の通過で光の実質的に全量を吸収
するための最小値である。選択実施例では実際に
は、InPが四元材料によつて吸収された光を透過
する性質を持つため、より小さい厚みを選択して
も光子吸収量を低減しない。この場合、基板の金
属化面で連続反射が生じ、層２を連続通過する間
に光が吸収され得る。
ましくは1.5ミクロン（濃度1017原子cm-3）から４
ミクロン（濃度1015原子cm-3）である。厚み1.5ミ
クロンは、１回の通過で光の実質的に全量を吸収
するための最小値である。選択実施例では実際に
は、InPが四元材料によつて吸収された光を透過
する性質を持つため、より小さい厚みを選択して
も光子吸収量を低減しない。この場合、基板の金
属化面で連続反射が生じ、層２を連続通過する間
に光が吸収され得る。
―層３の場合、厚み0.2から0.3ミクロンであ
り、インジウム、ガリウム及び砒素のリン化物の
場合に打込まれる不純物は、イオン注入装置によ
り加速された珪素イオンから成る。
り、インジウム、ガリウム及び砒素のリン化物の
場合に打込まれる不純物は、イオン注入装置によ
り加速された珪素イオンから成る。
ホトトランジスタを完成するために、領域２
２，２３に夫々金属デポジツト層２４，２５を形
成し、次に基板の自由面に金属化層２８を形成す
る。ホトトランジスタの平面図を示す第２図によ
れば、金属デポジツト層２４は馬蹄形である。該
デポジツト層は（第１図に示す如く）光線１０を
受容すべく中心に存在する円形区域２０を包囲し
ている。ホトトランジスタのベース、エミツタ、
コレクタの夫々のアクセスを形成すべく接続リー
ド線２６(B)，２７(E)，２９(C)が金属デポジツト層
に接合されている（第１図）。
２，２３に夫々金属デポジツト層２４，２５を形
成し、次に基板の自由面に金属化層２８を形成す
る。ホトトランジスタの平面図を示す第２図によ
れば、金属デポジツト層２４は馬蹄形である。該
デポジツト層は（第１図に示す如く）光線１０を
受容すべく中心に存在する円形区域２０を包囲し
ている。ホトトランジスタのベース、エミツタ、
コレクタの夫々のアクセスを形成すべく接続リー
ド線２６(B)，２７(E)，２９(C)が金属デポジツト層
に接合されている（第１図）。
前記の如く構成されたトランジスタの動作は、
従来と同様である。npnトランジスタのpn接合が
逆バイアスされると層２に吸収された光子が電子
−正孔対を生じる。これらの電子−正孔対が一次
電流を生成し、この電流がトランジスタ効果によ
つて増幅されてコレクタ電流を生じる。この電流
を検出して受容光子量を測定する。
従来と同様である。npnトランジスタのpn接合が
逆バイアスされると層２に吸収された光子が電子
−正孔対を生じる。これらの電子−正孔対が一次
電流を生成し、この電流がトランジスタ効果によ
つて増幅されてコレクタ電流を生じる。この電流
を検出して受容光子量を測定する。
本発明の重要な利点の１つは、ベース及びエミ
ツタ結線の製造が容易なことである。更に、第６
図の変形具体例によれば、領域２２及び２３とベ
ース及びエミツタ用金属デポジツト層２４，２５
とを櫛歯形に交差させてもよく、その場合、
VHF周波数領域でラテラルベース抵抗を低減し
てホトトランジスタを光フアイバ通信の受信機と
して使用することが可能である。
ツタ結線の製造が容易なことである。更に、第６
図の変形具体例によれば、領域２２及び２３とベ
ース及びエミツタ用金属デポジツト層２４，２５
とを櫛歯形に交差させてもよく、その場合、
VHF周波数領域でラテラルベース抵抗を低減し
てホトトランジスタを光フアイバ通信の受信機と
して使用することが可能である。
本ヘテロ接合形ホトトランジスタの製法は下記
の段階を含む。
の段階を含む。
(1) 基板と同じ導電型で基板より低濃度にドープ
された層１をエピタキシヤル成長によつて基板
１上に形成する。四元材料の場合は液相エピタ
キシヤル成長であるが他の材料の場合は気相エ
ピタキシヤル成長も可能である。
された層１をエピタキシヤル成長によつて基板
１上に形成する。四元材料の場合は液相エピタ
キシヤル成長であるが他の材料の場合は気相エ
ピタキシヤル成長も可能である。
(2) 段階(1)と同じ方法を用い、例えば同じドーパ
ント濃度で同様にドープされた層３を層２上に
形成する。結果を第３図に示す。
ント濃度で同様にドープされた層３を層２上に
形成する。結果を第３図に示す。
層３が層２と反対の導電型を有していてもよ
い。
い。
(3) 例えば酸化シリコンを用いてホトエツチング
によつて絶縁マスク４０を形成する（第４図）。
次の段階の拡散窓としてマスクに中央開孔を設
けておく。
によつて絶縁マスク４０を形成する（第４図）。
次の段階の拡散窓としてマスクに中央開孔を設
けておく。
(4) ｎ形基板の場合例えばZn，Cd，Mg，Beの
如きアクセプタ不純物の拡散、ｐ形基板の場合
反対形不純物の拡散により、第４領域２２を形
成する（第４図）。第４の領域２２は１から２
ミクロンの深さまで層２に侵入している（第２
の領域２２０）。
如きアクセプタ不純物の拡散、ｐ形基板の場合
反対形不純物の拡散により、第４領域２２を形
成する（第４図）。第４の領域２２は１から２
ミクロンの深さまで層２に侵入している（第２
の領域２２０）。
(5) 前記（段階(3)）と同様であるが段階３より小
さい開孔を持つ絶縁マスク５０を形成する。
さい開孔を持つ絶縁マスク５０を形成する。
(6) 段階(4)で拡散した不純物と反対の導電型の不
純物の打込み又は拡散により第３の領域２３を
形成する（第５図）。
純物の打込み又は拡散により第３の領域２３を
形成する（第５図）。
(7) 金属層２４，２５，２８のデポジツト及びこ
れに続く接続リード線２６，２７，２９の接合
によるホトトランジスタを完成する。
れに続く接続リード線２６，２７，２９の接合
によるホトトランジスタを完成する。
（図示しない）変形方法では、基板と同じ材料
に同形不純物をドーパント濃度1017から1018原子
cm-3で強くドープした単結晶層をエピタキシヤル
成長によつて基板上に直接形成する。この層は、
基板１と層２との間のバツフアを形成し、基板の
結晶格子に存在し得る欠陥を完全にシールドす
る。
に同形不純物をドーパント濃度1017から1018原子
cm-3で強くドープした単結晶層をエピタキシヤル
成長によつて基板上に直接形成する。この層は、
基板１と層２との間のバツフアを形成し、基板の
結晶格子に存在し得る欠陥を完全にシールドす
る。
本発明を三元系（例えばGa，Ａ，As）で実
施することも可能である。基板がGaAsから成る
場合、第１の半導体層の材料は式 Ga1-zAlzAs〔０＜ｚ＜0.4〕 で示される。
施することも可能である。基板がGaAsから成る
場合、第１の半導体層の材料は式 Ga1-zAlzAs〔０＜ｚ＜0.4〕 で示される。
ドーパントの厚み及び濃度は四元系の場合の好
ましい範囲と同様の範囲内で選択される。
ましい範囲と同様の範囲内で選択される。
第２の半導体層は式
Ga1-z′Alz′As〔ｚ＜z′＜１〕
で示される材料から成る。
例えば z′＝ｚ＋0.1とする。
同様の製法を用いるが、気相エピタキシヤル成
長の実施がいつそう容易である。
長の実施がいつそう容易である。
領域２３のｎ形ドーピングは、単なる拡散散に
よつて容易に行なうことができる。
よつて容易に行なうことができる。
第１図は、本発明のホトトランジスタの概略断
面図、第２図は、本発明のホトトランジスタの平
面図、第３図から第５図はホトトランジスタの製
造段階の説明図、第６図は、本発明の変形具体例
の平面図である。 １……基板、２，３……半導体層、１０……光
線、２４，２５……金属デポジツト層、２８……
金属化層、２６，２７，２９……リード線、４０
……マスク、５０……マスク。
面図、第２図は、本発明のホトトランジスタの平
面図、第３図から第５図はホトトランジスタの製
造段階の説明図、第６図は、本発明の変形具体例
の平面図である。 １……基板、２，３……半導体層、１０……光
線、２４，２５……金属デポジツト層、２８……
金属化層、２６，２７，２９……リード線、４０
……マスク、５０……マスク。
Claims (1)
- 【特許請求の範囲】 １ 第１の導電型に強くドープされた第１の半導
体材料から成る基板と、所定の波長の光線を吸収
するように決定された禁止帯を持つ第２の半導体
材料から成る第１の半導体層と、第２の半導体材
料より広い禁止帯幅を持つ第３の半導体材料から
成る第２の半導体層とを含むタイプのヘテロ接合
型ホトトランジスタであつて、第１の半導体層
が、基板より弱くドープされており、かつ、基板
と接触していると共に基板と同じ導電型の第１の
領域と、第１の半導体層よりも基板から離間して
いると共に反対の導電型にドープされた第２の領
域とを含んでおり、これによりpn又はnp接合を
有していること、及び、第２の半導体層が、第２
の半導体層の幅全体に亘ると共に比較的小面積で
あり、基板と同じ導電型の第３の領域を含んでお
り、第３の領域が、第１の半導体層の第２の領域
に接合する反対の導電型の第４領域で包囲されて
いることを特徴とするヘテロ接合形ホトトランジ
スタ。 ２ 基板が単結晶リン化インジウムから成り、第
１の半導体層の材料が式 GaｘIn1-xAsyP1-y で示される組成を有しており、式中ｘとｙとは、
材料及び基板の結晶格子の整合を確保するために 0.05ｘ0.47 ０＜ｙ＜１ の範囲内で選択されており、第２の半導体層の材
料は式 Gax′In1-x′Asy′P1-y′ で示される組成を有しており、式中、x′とy′とは
パラメータｘ，ｙと同じ条件に条件 x′＜ｘ を付加した範囲で選択されていることを特徴とす
る特許請求の範囲第１項に記載のホトトランジス
タ。 ３ 基板が砒化ガリウムから成り、第１の半導体
層の材料が式 Ga1-zAlzAs〔式中、０ｚ0.4〕 で示される組成を有しており、第２の半導体層の
材料が式 Ga1-z′Alz′As〔式中、ｚ＜z′１〕 で示される組成を有していることを特徴とする特
許請求の範囲第１項に記載のホトトランジスタ。 ４ 前記ホトトランジスタが、更に、第３の領
域、第４の領域及び基板にアクセスするために半
導体の面の夫々形成されたエミツタ、ベース及び
コレクタ用金属デポジツト層を含むことを特徴と
する特許請求の範囲第１項に記載のホトトランジ
スタ。 ５ ベース金属デポジツト層がエミツタ金属デポ
ジツト層に櫛歯形に交差しており、ベース金属デ
ポジツト層は、検出すべき光を通過せしめる円形
開孔を有することを特徴とする特許請求の範囲第
４項に記載のホトトランジスタ。 ６ (a) 基板より低いドーパント濃度で基板と同
じ導電型にドープされた第１の半導体層をエピ
タキシヤル成長によつて基板上に形成し、 (b) 任意の導電形で基板より弱くドープされた第
２の半導体層をエピタキシヤル成長によつて第
１の半導体層上に形成し、 (c) 次の段階での拡散窓を構成する中心開孔を有
するマスクを形成し、 (d) 基板と反対の導電型を持つ第２の領域と第４
の領域とを形成するために不純物を拡散し、 (e) より小さい開孔を有する段階(c)と同様のマス
クを形成し、 (f) 段階(d)の不純物と反対の導電型を持つ不純物
の打込み又は拡散によつて第３の領域を形成
し、 (g) 金属デポジツト層を形成すると共に結線を接
合してホトトランジスタを完成する 各段階を含むことを特徴とするヘテロ接合型ホト
トランジスタの製法。 ７ 基板と同じ組成を有しており同じ導電形に基
板より強くドープされたバツフア層をエピタキシ
ヤル成長によつて基板上に形成する予備段階を含
むことを特徴とする特許請求の範囲第６項に記載
の方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8024036A FR2494044A1 (fr) | 1980-11-12 | 1980-11-12 | Phototransistor a heterojonction en technologie planar et procede de fabrication d'un tel phototransistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57111075A JPS57111075A (en) | 1982-07-10 |
| JPH0468793B2 true JPH0468793B2 (ja) | 1992-11-04 |
Family
ID=9247885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56180251A Granted JPS57111075A (en) | 1980-11-12 | 1981-11-10 | Hetero junction phototransistor by planar technoque and method of producing same |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4445130A (ja) |
| EP (1) | EP0052033B1 (ja) |
| JP (1) | JPS57111075A (ja) |
| CA (1) | CA1168743A (ja) |
| DE (1) | DE3160274D1 (ja) |
| FR (1) | FR2494044A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59108344A (ja) * | 1982-12-14 | 1984-06-22 | Olympus Optical Co Ltd | 固体撮像素子 |
| CA1267468C (en) * | 1983-11-21 | 1990-04-03 | Optical device package | |
| DE3436927A1 (de) * | 1984-10-09 | 1986-04-10 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Bipolarer fototransistor |
| JPH0646655B2 (ja) * | 1985-04-01 | 1994-06-15 | キヤノン株式会社 | 固体撮像装置 |
| US4672414A (en) * | 1985-06-28 | 1987-06-09 | Texas Instruments Incorporated | Planar heterojunction bipolar device and method |
| JPH0654957B2 (ja) * | 1985-11-13 | 1994-07-20 | キヤノン株式会社 | 光電変換装置 |
| FR2724769B1 (fr) * | 1994-09-16 | 1996-12-06 | Thomson Csf | Procede de realisation de diodes laser a emission surfacique |
| JP5400280B2 (ja) * | 2007-06-07 | 2014-01-29 | パナソニック株式会社 | 固体撮像装置 |
| GB201703196D0 (en) * | 2017-02-28 | 2017-04-12 | Univ Of Sussex | X-ray and gammay-ray photodiode |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3609460A (en) * | 1968-06-28 | 1971-09-28 | Rca Corp | Power transistor having ballasted emitter fingers interdigitated with base fingers |
| JPS4996687A (ja) * | 1973-01-16 | 1974-09-12 | ||
| US3993963A (en) * | 1974-06-20 | 1976-11-23 | Bell Telephone Laboratories, Incorporated | Heterostructure devices, a light guiding layer having contiguous zones of different thickness and bandgap and method of making same |
| JPS5235999B2 (ja) * | 1974-08-26 | 1977-09-12 | ||
| SU650131A1 (ru) * | 1976-05-03 | 1979-02-28 | Предприятие П/Я А-1076 | Бипол рный свч-транзистор |
| JPS5455189A (en) * | 1977-10-11 | 1979-05-02 | Nippon Telegr & Teleph Corp <Ntt> | Photo transistor |
-
1980
- 1980-11-12 FR FR8024036A patent/FR2494044A1/fr active Granted
-
1981
- 1981-10-16 DE DE8181401633T patent/DE3160274D1/de not_active Expired
- 1981-10-16 EP EP81401633A patent/EP0052033B1/fr not_active Expired
- 1981-11-09 CA CA000389743A patent/CA1168743A/en not_active Expired
- 1981-11-09 US US06/319,401 patent/US4445130A/en not_active Expired - Fee Related
- 1981-11-10 JP JP56180251A patent/JPS57111075A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| FR2494044A1 (fr) | 1982-05-14 |
| EP0052033A1 (fr) | 1982-05-19 |
| FR2494044B1 (ja) | 1984-01-13 |
| CA1168743A (en) | 1984-06-05 |
| US4445130A (en) | 1984-04-24 |
| EP0052033B1 (fr) | 1983-05-11 |
| JPS57111075A (en) | 1982-07-10 |
| DE3160274D1 (en) | 1983-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3226614A (en) | High voltage semiconductor device | |
| US5620907A (en) | Method for making a heterojunction bipolar transistor | |
| CA1311859C (en) | Bipolar transistor having self-aligned emitter-base and method of forming same using selective and non-selective epitaxy | |
| EP0216572A2 (en) | Semiconductor photo-detector having a two-stepped impurity profile | |
| US4593457A (en) | Method for making gallium arsenide NPN transistor with self-aligned base enhancement to emitter region and metal contact | |
| US4794439A (en) | Rear entry photodiode with three contacts | |
| JPH03293780A (ja) | 半導体受光素子 | |
| KR100272067B1 (ko) | Pnp 디바이스를 위한 p 매립층의 제조방법 | |
| CN108110081B (zh) | 异质结雪崩光电二极管 | |
| JPH05182980A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0468793B2 (ja) | ||
| US6495380B2 (en) | Epitaxially grown avalanche photodiode | |
| US4280858A (en) | Method of manufacturing a semiconductor device by retarding the diffusion of zinc or cadmium into a device region | |
| CN101506998B (zh) | 光检测器和光检测器的制造方法 | |
| JPH01503664A (ja) | 被覆層構造物 | |
| EP0779652A2 (en) | Method for making a heterojunction bipolar transistor | |
| JP7314772B2 (ja) | 受光素子とその製造方法 | |
| JP3073257B2 (ja) | シリコン本体の製造方法 | |
| US5340408A (en) | Inverse delta-doping for improved open circuit voltage of solar cells or photo diodes | |
| JP2000252492A (ja) | 太陽電池、この製造方法、および積層型太陽電池 | |
| US8729677B2 (en) | Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate | |
| JPH0157509B2 (ja) | ||
| CN117293216A (zh) | 一种波导型锗硅雪崩光电二极管及其制备方法 | |
| JPH0547774A (ja) | 半導体装置の製造方法 | |
| JPH03198344A (ja) | 半導体装置およびこれを用いた光電変換装置 |