JPH0468808B2 - - Google Patents
Info
- Publication number
- JPH0468808B2 JPH0468808B2 JP57206496A JP20649682A JPH0468808B2 JP H0468808 B2 JPH0468808 B2 JP H0468808B2 JP 57206496 A JP57206496 A JP 57206496A JP 20649682 A JP20649682 A JP 20649682A JP H0468808 B2 JPH0468808 B2 JP H0468808B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- circuit
- transistor
- emphasis
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G5/00—Tone control or bandwidth control in amplifiers
- H03G5/16—Automatic control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G9/00—Combinations of two or more types of control, e.g. gain control and tone control
- H03G9/02—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers
- H03G9/12—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers having semiconductor devices
- H03G9/18—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers having semiconductor devices for tone control and volume expansion or compression
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はビデオ信号及びオーデイオ信号の雑音
除去等に用いられるエンフアシス回路に関する。
除去等に用いられるエンフアシス回路に関する。
背景技術とその問題点
従来の非線形エンフアシス回路は第１図に示す
ように入力信号をハイパスフイルタ１に通じて高
域成分を取り出し、この高域成分をリミツタ又は
非線形利得回路２を通じ加算器３に加えて、元の
入力信号と加算するようにしている。
ように入力信号をハイパスフイルタ１に通じて高
域成分を取り出し、この高域成分をリミツタ又は
非線形利得回路２を通じ加算器３に加えて、元の
入力信号と加算するようにしている。
上記構成によれば、入力信号レベルが大きい場
合は、リミツタ２で振幅制限が行なわれるため、
加算器３の出力における高域ゲインが相対的に小
さくなる。また入力信号レベルが小さい場合は、
リミツタ２の非線形成分がかからないため、加算
器３の出力における高域ゲインは高くなる。従つ
て、入力信号のレベルに応じて出力のエンフアシ
スゲインが非線形に変化する第２図に示すような
エンフアシス特性を得ることができる。
合は、リミツタ２で振幅制限が行なわれるため、
加算器３の出力における高域ゲインが相対的に小
さくなる。また入力信号レベルが小さい場合は、
リミツタ２の非線形成分がかからないため、加算
器３の出力における高域ゲインは高くなる。従つ
て、入力信号のレベルに応じて出力のエンフアシ
スゲインが非線形に変化する第２図に示すような
エンフアシス特性を得ることができる。
第３図は従来のデエンフアシス回路を示すもの
で、出力信号の一部をハイパスフイルタ６、リミ
ツタ又は非線形利得回路５に通じて減算器４にお
いて、入力信号と減算するようにしている。これ
によつて前記エンフアシス特性に対して逆伝達関
数を有するデエンフアシス特性を得ることができ
る。
で、出力信号の一部をハイパスフイルタ６、リミ
ツタ又は非線形利得回路５に通じて減算器４にお
いて、入力信号と減算するようにしている。これ
によつて前記エンフアシス特性に対して逆伝達関
数を有するデエンフアシス特性を得ることができ
る。
このように従来のエンフアシス回路及びデエン
フアシス回路は、２つの伝送路で構成されるのが
一般的であり、記録再生装置に適用する場合は、
記録側で加算器３が、また再生側では減算器４が
必要とされ、回路構成が複雑化するという欠点が
あつた。また入力がビデオ信号等のように高周波
の場合は信号が第１図のフイルタ１、リミツタ２
を通過することにより位相推移を受け、このため
加算器３の入力側における位相を合わせにくいと
いう欠点もあつた。尚、一つの伝送路で構成する
エンフアシス回路も提案されているが、ビデオ帯
域ではIC化に適したものがなく、外付ダイオー
ドの導通インピーダンス等を使用していた。
フアシス回路は、２つの伝送路で構成されるのが
一般的であり、記録再生装置に適用する場合は、
記録側で加算器３が、また再生側では減算器４が
必要とされ、回路構成が複雑化するという欠点が
あつた。また入力がビデオ信号等のように高周波
の場合は信号が第１図のフイルタ１、リミツタ２
を通過することにより位相推移を受け、このため
加算器３の入力側における位相を合わせにくいと
いう欠点もあつた。尚、一つの伝送路で構成する
エンフアシス回路も提案されているが、ビデオ帯
域ではIC化に適したものがなく、外付ダイオー
ドの導通インピーダンス等を使用していた。
発明の目的
本発明は１伝送路の簡単な構成で且つIC化に
適したエンフアシス回路及びデエンフアシス回路
を実現するものである。
適したエンフアシス回路及びデエンフアシス回路
を実現するものである。
発明の概要
本発明は差動的に接続された１対のトランジス
タのコレクタに直列接続された複数の抵抗より成
る負荷回路を夫々接続し、上記複数の抵抗の接続
中点間にフイルタ又は共振回路を接続して成るエ
ンフアシス回路に係るものである。
タのコレクタに直列接続された複数の抵抗より成
る負荷回路を夫々接続し、上記複数の抵抗の接続
中点間にフイルタ又は共振回路を接続して成るエ
ンフアシス回路に係るものである。
実施例
第４図は本発明の第１の実施例を示すもので、
１つの非線形回路１０でフイルタ、リミツタ及び
加算器の３つの回路と等価な動作を可能としたも
のである。この非線形回路即ちエンフアシス回路
１０は、第１及び第２のトランジスタQ1，Q2を
含むリミツタ回路と、第３及び第４のトランジス
タQ3，Q4を差動接続した差動増幅器とを備えて
いる。この第３のトランジスタのベースには入力
信号が供給され、第４のトランジスタのベースに
所定の電位が接続される。また、第３のトランジ
スタのコレクタと電源電圧の一端との間には、一
端側から順に、第１、第３及び第５抵抗R1，R3，
R5を直列接続した第１の負荷回路が設けられる。
一方、第４のトランジスタのコレクタと電源電圧
の一端との間にも、一端側から順に、第２、第４
及び第６抵抗R2，R4，R6を直列接続した第２の
負荷回路が設けられる。
１つの非線形回路１０でフイルタ、リミツタ及び
加算器の３つの回路と等価な動作を可能としたも
のである。この非線形回路即ちエンフアシス回路
１０は、第１及び第２のトランジスタQ1，Q2を
含むリミツタ回路と、第３及び第４のトランジス
タQ3，Q4を差動接続した差動増幅器とを備えて
いる。この第３のトランジスタのベースには入力
信号が供給され、第４のトランジスタのベースに
所定の電位が接続される。また、第３のトランジ
スタのコレクタと電源電圧の一端との間には、一
端側から順に、第１、第３及び第５抵抗R1，R3，
R5を直列接続した第１の負荷回路が設けられる。
一方、第４のトランジスタのコレクタと電源電圧
の一端との間にも、一端側から順に、第２、第４
及び第６抵抗R2，R4，R6を直列接続した第２の
負荷回路が設けられる。
更に、第１のトランジスタは、ベースが第１抵
抗R1及び第３抵抗R3の第１接続点に接続され、
コレクタが第３抵抗R3及び第５抵抗R5の第３接
続点に接続され、エミツタが第４抵抗R4の他端
即ち第６抵抗R6との第４接続点に接続されてい
る。一方、第２のトランジスタは、ベースが第２
抵抗R2及び第４抵抗R4の第２接続点に接続され、
コレクタが第４抵抗R4の他端即ち第４接続点に
接続され、エミツタが第３抵抗R3の他端即ち第
５抵抗R5との第３接続点に接続されている。ま
た、第３抵抗R3の他端と上記第４抵抗R4の他端
との間には、フイルタ或は共振回路からなる第３
の負荷回路が接続されて、第３及び第４のトラン
ジスタの少なくともいずれかのコレクタから出力
信号が取り出される。この第３の負荷回路は、ト
ラツプ周波数が色副搬送波周波数に略等しいトラ
ツプ回路からなつている。以下ビデオ信号の輝度
信号エンフアシス回路に適用した場合について説
明する。
抗R1及び第３抵抗R3の第１接続点に接続され、
コレクタが第３抵抗R3及び第５抵抗R5の第３接
続点に接続され、エミツタが第４抵抗R4の他端
即ち第６抵抗R6との第４接続点に接続されてい
る。一方、第２のトランジスタは、ベースが第２
抵抗R2及び第４抵抗R4の第２接続点に接続され、
コレクタが第４抵抗R4の他端即ち第４接続点に
接続され、エミツタが第３抵抗R3の他端即ち第
５抵抗R5との第３接続点に接続されている。ま
た、第３抵抗R3の他端と上記第４抵抗R4の他端
との間には、フイルタ或は共振回路からなる第３
の負荷回路が接続されて、第３及び第４のトラン
ジスタの少なくともいずれかのコレクタから出力
信号が取り出される。この第３の負荷回路は、ト
ラツプ周波数が色副搬送波周波数に略等しいトラ
ツプ回路からなつている。以下ビデオ信号の輝度
信号エンフアシス回路に適用した場合について説
明する。
信号源１１からの入力ビデオ信号はトランジス
タQ3のベースに供給される。入力信号レベルが
大きい場合は、トランジスタQ1，Q2がオンとな
り、これによりQ1，Q2はダイオードとして動作
し、図の回路はダイオードリミツタとして動作す
るが、通常のダイオードを用いた場合と比べて低
いクリツプ電圧特性を持つている。この場合、出
力は周波数を依存せず、ゲインＧは、ＧR6／R7と なる。従つて第１図の場合のリミツタを通過しな
い方の加算器入力に相当する。
タQ3のベースに供給される。入力信号レベルが
大きい場合は、トランジスタQ1，Q2がオンとな
り、これによりQ1，Q2はダイオードとして動作
し、図の回路はダイオードリミツタとして動作す
るが、通常のダイオードを用いた場合と比べて低
いクリツプ電圧特性を持つている。この場合、出
力は周波数を依存せず、ゲインＧは、ＧR6／R7と なる。従つて第１図の場合のリミツタを通過しな
い方の加算器入力に相当する。
入力信号レベルの小さい時は、Q1，Q2はオフ
して、リミツタとしては動作しないが、抵抗R1
〜R4とインダクタンスL1によるハイパスフイル
タとして動作する。この場合ハイパスフイルタの
しや断域では、ＧR6／R7となり、また通過域にお いては、ＧR2＋R4＋R6／R7なる特性を得ることが でき、第２図に相当するエンフアシスレスポンス
を得ることができる。
して、リミツタとしては動作しないが、抵抗R1
〜R4とインダクタンスL1によるハイパスフイル
タとして動作する。この場合ハイパスフイルタの
しや断域では、ＧR6／R7となり、また通過域にお いては、ＧR2＋R4＋R6／R7なる特性を得ることが でき、第２図に相当するエンフアシスレスポンス
を得ることができる。
上記入力信号レベルが小さいときの第４図のエ
ンフアシス回路の動作について説明する。
ンフアシス回路の動作について説明する。
第４図の回路は第５図Ａに示すように鏡像関係
にあるため、２等分定理より同図Ｂに示す等価半
回路で示すことができ、この回路はさらに同図Ｃ
に示す等価回路で示すことができる。
にあるため、２等分定理より同図Ｂに示す等価半
回路で示すことができ、この回路はさらに同図Ｃ
に示す等価回路で示すことができる。
入力信号が低周波の場合は第５図Ｂの等価回
路はさらに第６図に示すものとなる。従つてＧ
＝R4／R5となる。
路はさらに第６図に示すものとなる。従つてＧ
＝R4／R5となる。
次にターンオーバ周波数fc1は第５図Ｃより、
eput＝Iio×（jωL1R2／２／R2＋jωL1／２＋R4）
＝eio／R5×（R2R4＋jωL1／２（R2＋R4）／R2＋j
ωL1／２） となり、 fc1＝R2×R4／πL1（R2＋R4） より6dB／octでエンフアシス量が上昇する。
ωL1／２） となり、 fc1＝R2×R4／πL1（R2＋R4） より6dB／octでエンフアシス量が上昇する。
入力信号が高周波の場合は第７図の等価回路
で示すことができ、 ＧR2＋R4／R5 となる。
で示すことができ、 ＧR2＋R4／R5 となる。
従つて上記〜より小信号入力時のエンフア
シスゲインはR2＋R4／R4となり、そのエンフアシス 特性は第８図に示すものとなる。この第８図にお
いては、 fc1＝R2・R4／πL1（R2＋R4） fc2＝R2／πL1 で表わされる。
シスゲインはR2＋R4／R4となり、そのエンフアシス 特性は第８図に示すものとなる。この第８図にお
いては、 fc1＝R2・R4／πL1（R2＋R4） fc2＝R2／πL1 で表わされる。
またこの第４図の回路１１を第９図に示すよう
にG1∽のアンプ１２の帰還ループ内に入れる
ことにより、逆伝達関数のデエンフアシス回路を
実現することができる。尚、この第９図において
は入力ａ、出力ｂ及びＧは、ｂ／ａ＝１／Ｇの関係とな つている。
にG1∽のアンプ１２の帰還ループ内に入れる
ことにより、逆伝達関数のデエンフアシス回路を
実現することができる。尚、この第９図において
は入力ａ、出力ｂ及びＧは、ｂ／ａ＝１／Ｇの関係とな つている。
以上によれば、１つの伝送路でエンフアシス回
路及びデエンフアシス回路を構成するができる。
この第４図の回路をIC化するに際しては、低ス
ライスレベルのリミツタとした方が、回路のダイ
ナミツクレンジ、安定性等の点から好ましい。こ
の回路ではR1〜R4，Q1，Q2によりこの特性を得
るようにしている。即ち、信号電流をｉとする
と、 e1＝Vcc＝（I1＋ｉ）R1 e4＝Vcc−（I2−ｉ）（R2＋R4） e1−e4＞VBEのときQ1はオンするから、 VBE＜（I1＋ｉ）R1− ｛（I2−ｉ）（R2＋R4）｝ VBE＜ｉ（R1＋R2＋R4） ＋I1R1−I2（R2＋R4） I1＝I2、R1＝R2＝Ｒとすると、 VBE＜ｉ（2R＋R4）−I1R4 ∴ｉ＞R4I1＋VRE／2R＋R4 なる信号電流のとき、リミツタとして動作するこ
とになる。この場合、R1，R4を選ぶことにより
任意のスライスレベルを設定することができる。
路及びデエンフアシス回路を構成するができる。
この第４図の回路をIC化するに際しては、低ス
ライスレベルのリミツタとした方が、回路のダイ
ナミツクレンジ、安定性等の点から好ましい。こ
の回路ではR1〜R4，Q1，Q2によりこの特性を得
るようにしている。即ち、信号電流をｉとする
と、 e1＝Vcc＝（I1＋ｉ）R1 e4＝Vcc−（I2−ｉ）（R2＋R4） e1−e4＞VBEのときQ1はオンするから、 VBE＜（I1＋ｉ）R1− ｛（I2−ｉ）（R2＋R4）｝ VBE＜ｉ（R1＋R2＋R4） ＋I1R1−I2（R2＋R4） I1＝I2、R1＝R2＝Ｒとすると、 VBE＜ｉ（2R＋R4）−I1R4 ∴ｉ＞R4I1＋VRE／2R＋R4 なる信号電流のとき、リミツタとして動作するこ
とになる。この場合、R1，R4を選ぶことにより
任意のスライスレベルを設定することができる。
次に、第１図の従来方式と第４図の本発明方式
とが等価な特性となることについて証明する。
とが等価な特性となることについて証明する。
リミツタ回路に、前記低スライスレベルリミツ
タを使用した場合の従来方式の具体的な回路構成
は一般に第１０図に示すものが用いられる。
タを使用した場合の従来方式の具体的な回路構成
は一般に第１０図に示すものが用いられる。
この回路では入力信号はQ5のエミツタからハ
イパスフイルタ１に加えられると共に、加算器３
に加えられている。この回路において入力信号レ
ベルが小のときの伝達関数は、加算器３のゲイン
G2１とすると、 １＋jωL2／R8＋jωL2×R11＋R12／R13＝R8＋（１＋R
11＋R12／R13）jωL2／R8＋jωL2………(1) 一方、第４図の本発明方式で、入力信号が小の
ときの伝達関数は、 R6＋jωL1／２（R2＋R4）／jωL1／２＋（R2＋R4）／
R7＝R6／R7｛jωL1／２＋（R2＋R4）｝＋jωL1／２・R2
＋R4／R7／（R2＋R4）＋jωL1／ｄ ＝R6／R7（R2＋R4）＋（１＋R2＋R4／R6）×R6／R7
×jωL1／２／（R2＋R4）＋jωL1／２………(2) 従つて、(1)、(2)式より、 R8＝R2＋R4、R6／R7＝１、R11＋R12／R13＝R2＋R4／R6
、 L1／２＝L2 のとき第４図の回路と第１０図の回路の特性は等
しくなる。
イパスフイルタ１に加えられると共に、加算器３
に加えられている。この回路において入力信号レ
ベルが小のときの伝達関数は、加算器３のゲイン
G2１とすると、 １＋jωL2／R8＋jωL2×R11＋R12／R13＝R8＋（１＋R
11＋R12／R13）jωL2／R8＋jωL2………(1) 一方、第４図の本発明方式で、入力信号が小の
ときの伝達関数は、 R6＋jωL1／２（R2＋R4）／jωL1／２＋（R2＋R4）／
R7＝R6／R7｛jωL1／２＋（R2＋R4）｝＋jωL1／２・R2
＋R4／R7／（R2＋R4）＋jωL1／ｄ ＝R6／R7（R2＋R4）＋（１＋R2＋R4／R6）×R6／R7
×jωL1／２／（R2＋R4）＋jωL1／２………(2) 従つて、(1)、(2)式より、 R8＝R2＋R4、R6／R7＝１、R11＋R12／R13＝R2＋R4／R6
、 L1／２＝L2 のとき第４図の回路と第１０図の回路の特性は等
しくなる。
また入力信号が大のときも、リミツタの非線形
特性及び入力レベルが等しければ第４図の回路と
第１０図の回路とは等しいレスポンスを得ること
ができる。
特性及び入力レベルが等しければ第４図の回路と
第１０図の回路とは等しいレスポンスを得ること
ができる。
次に、ビデオ信号のクロマ信号エンフアシス回
路に適用する場合の本発明の第２の実施例につい
て説明する。
路に適用する場合の本発明の第２の実施例につい
て説明する。
クロマエンフアシス回路においては第１１図に
示すようにサブキヤリア周波数3.58MHzを中心と
してそのサイドバンドを入力クロマレベルに応じ
て伸長／圧縮することによりエンフアシスとして
動作する。
示すようにサブキヤリア周波数3.58MHzを中心と
してそのサイドバンドを入力クロマレベルに応じ
て伸長／圧縮することによりエンフアシスとして
動作する。
第１２図は回路構成を示すもので、第４図の
L1にコンデンサC1を接続して、3.58MHzのトラツ
プ回路を構成するようにしている。
L1にコンデンサC1を接続して、3.58MHzのトラツ
プ回路を構成するようにしている。
この回路の動作は第４図の場合と全く同様であ
り、R1〜R4，C1，L1のトラツプ回路、Q1，Q2，
R1〜R4のリミツタ回路を通過した信号と入力信
号とが加算されたのと等しい出力を得ることがで
きる。
り、R1〜R4，C1，L1のトラツプ回路、Q1，Q2，
R1〜R4のリミツタ回路を通過した信号と入力信
号とが加算されたのと等しい出力を得ることがで
きる。
前述した第１及び第２の実施例では、リミツタ
を低スライスレベルに設定することで非線形エン
フアシスの特性を得ているが、スライスレベルを
上げると、リニア動作領域ではリニアエンフアシ
スとして動作する。またリミツタにかかるとホワ
イトクリツプとして動作する。これによつて一段
の回路でリニアエンフアシス＋ホワイトクリツプ
回路として動作することができる。この場合グリ
ツプレベルはR8を変えることにより調整するこ
とができる。
を低スライスレベルに設定することで非線形エン
フアシスの特性を得ているが、スライスレベルを
上げると、リニア動作領域ではリニアエンフアシ
スとして動作する。またリミツタにかかるとホワ
イトクリツプとして動作する。これによつて一段
の回路でリニアエンフアシス＋ホワイトクリツプ
回路として動作することができる。この場合グリ
ツプレベルはR8を変えることにより調整するこ
とができる。
発明の効果
フイルタ、リミツタ、加算器の動作を一段のリ
ミツタ回路で行なうことにより、１つの伝送路で
IC化に適したエンフアシス回路を実現すること
ができる。また差動構成としたことによつて、リ
ミツタレベルを下げられ、また入力信号レベルが
小でも動作することができる。また、リミツタ回
路にトランジスタを用いたことによつて、低電愛
電源で回路動作させることが可能となり、特に低
電圧電源動作のICを設計するうえで有効である。
さらにゲインの設定が容易となり、温度特性も補
償される。またさらにスライスレベルの調整が容
易となる。
ミツタ回路で行なうことにより、１つの伝送路で
IC化に適したエンフアシス回路を実現すること
ができる。また差動構成としたことによつて、リ
ミツタレベルを下げられ、また入力信号レベルが
小でも動作することができる。また、リミツタ回
路にトランジスタを用いたことによつて、低電愛
電源で回路動作させることが可能となり、特に低
電圧電源動作のICを設計するうえで有効である。
さらにゲインの設定が容易となり、温度特性も補
償される。またさらにスライスレベルの調整が容
易となる。
第１図は従来のエンフアシス回路のブロツク
図、第２図はエンフアシス特性図、第３図は従来
のデエンフアシス回路のブロツク図、第４図は本
発明の第１の実施例を示す回路図、第５図、第６
図及び第７図は第４図の等価回路図、第８図は第
４図の回路のエンフアシス特性図、第９図は第４
図の回路を適用したデエンフアシス回路のブロツ
ク図、第１０図は第１図の回路の具体的な回路構
成図、第１１図はクロマエンフアシス特性図、第
１２図は本発明の第２の実施例を示す回路図であ
る。 なお図面に用いられている符号において、Q1
……トランジスタ、Q2……トランジスタ、Q3…
…トランジスタ、Q4……トランジスタ、R1〜R6
……抵抗、L1……インダクタンス、C1……コン
デンサ、１１……信号源である。
図、第２図はエンフアシス特性図、第３図は従来
のデエンフアシス回路のブロツク図、第４図は本
発明の第１の実施例を示す回路図、第５図、第６
図及び第７図は第４図の等価回路図、第８図は第
４図の回路のエンフアシス特性図、第９図は第４
図の回路を適用したデエンフアシス回路のブロツ
ク図、第１０図は第１図の回路の具体的な回路構
成図、第１１図はクロマエンフアシス特性図、第
１２図は本発明の第２の実施例を示す回路図であ
る。 なお図面に用いられている符号において、Q1
……トランジスタ、Q2……トランジスタ、Q3…
…トランジスタ、Q4……トランジスタ、R1〜R6
……抵抗、L1……インダクタンス、C1……コン
デンサ、１１……信号源である。
Claims (1)
- 【特許請求の範囲】 １ 第１及び第２のトランジスタを含むリミツタ
回路と、 第３及び第４のトランジスタを差動接続して、
この第３のトランジスタのベースに入力信号が供
給され、上記第４のトランジスタのベースが所定
の電位に設定された差動増幅器と、 上記第３のトランジスタのコレクタと電源電圧
の一端との間に、上記一端側から順に、奇数配列
の少なくとも第１抵抗及び第３抵抗を直列接続し
た第１の負荷回路と、 上記第４のトランジスタのコレクタと上記電源
電圧の一端との間にも、上記一端側から順に、偶
数配列の少なくとも第２抵抗及び第４抵抗を直列
接続した第２の負荷回路と、 フイルタ或は共振回路からなる第３の負荷回路
を備え、 上記第１のトランジスタは、ベースが上記第１
及び第３抵抗の第１接続点に接続され、コレクタ
が上記第３抵抗の他端に接続され、エミツタが上
記第４抵抗の他端に接続され、 上記第２のトランジスタは、ベースが上記第２
及び第４抵抗の第２接続点に接続され、コレクタ
が上記第４抵抗の他端に接続され、エミツタが上
記第３抵抗の他端に接続され、 上記第３抵抗の他端と上記第４抵抗の他端との
間には上記第３の負荷回路が接続されて、上記第
３及び第４のトランジスタの少なくともいずれか
のコレクタから出力信号を得たことを特徴とする
エンフアシス回路。 ２ 上記第３の負荷回路は、トラツプ周波数が色
副搬送波周波数に略等しいトラツプ回路から成る
ことを特徴とする特許請求の範囲第１項に記載の
エンフアシス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57206496A JPS5995716A (ja) | 1982-11-25 | 1982-11-25 | エンフアシス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57206496A JPS5995716A (ja) | 1982-11-25 | 1982-11-25 | エンフアシス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5995716A JPS5995716A (ja) | 1984-06-01 |
| JPH0468808B2 true JPH0468808B2 (ja) | 1992-11-04 |
Family
ID=16524330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57206496A Granted JPS5995716A (ja) | 1982-11-25 | 1982-11-25 | エンフアシス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5995716A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2937328B2 (ja) * | 1988-08-08 | 1999-08-23 | 株式会社東芝 | 非線形エンファシス・ディエンファシス回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS562964B2 (ja) * | 1973-11-13 | 1981-01-22 |
-
1982
- 1982-11-25 JP JP57206496A patent/JPS5995716A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5995716A (ja) | 1984-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0132566B2 (ja) | ||
| US4326223A (en) | Video signal recording and/or reproducing apparatus with gain control | |
| US5276403A (en) | Nonlinear preemphasis-deemphasis system | |
| JPS6125264B2 (ja) | ||
| JPH0468808B2 (ja) | ||
| KR930003009Y1 (ko) | 귀환영 엠파시스 회로 | |
| JP2982233B2 (ja) | ノンリニアデエンフアシス回路 | |
| US5194998A (en) | Signal processing apparatus including deemphasis processing | |
| JPH0238483Y2 (ja) | ||
| JP2937328B2 (ja) | 非線形エンファシス・ディエンファシス回路 | |
| JP2651865B2 (ja) | 非線形信号圧縮回路 | |
| JP2545775Y2 (ja) | 再生特性切換回路 | |
| JPH0570358B2 (ja) | ||
| JPS59207794A (ja) | ビデオ信号処理装置 | |
| JP3307106B2 (ja) | 信号振幅制限回路 | |
| JPH03121693A (ja) | 色信号エンハンサ | |
| JP2614634B2 (ja) | 再生信号処理装置 | |
| JP2757370B2 (ja) | 非線形信号処理装置 | |
| JP2567975B2 (ja) | 帰還型ディエンファシス回路 | |
| JPH0125012Y2 (ja) | ||
| JPH058604B2 (ja) | ||
| JP3374021B2 (ja) | フィルタ回路 | |
| JPH056370B2 (ja) | ||
| JPH01160108A (ja) | 信号処理回路 | |
| JPS61210718A (ja) | 非線形ピ−キング回路 |