JPH0570358B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、クロマ信号記録・再生方式に係り特
に低レベルのサイドバンドをもつクロマ信号に混
入するノイズ低減に好適で、記録、再生兼用化に
好都合なクロマエンフアシス・デイエンフアシス
回路に関する。

〔従来技術〕

従来のビデオテープレコーダ（以下VTRと称
す）技術として、トラツキング性能を向上させる
ものにフイリツプス社のＶ−2000方式があり、音
質向上技術として、音声信号を周波数変調し、ビ
デオトラツク上に周波数多重で記録することが古
くから知られている。

上記の方式におけるビデオトラツク上に記録さ
れる信号のスペクトル図を第１図に示す。ここで
問題となるのは、パイロツト信号２３、FM音声
信号２４がクロマ信号２２に干渉し、クロマ画質
を劣化させることである。

第１図において、２１はFM輝度信号、２２は
低域変換クロマ信号、２３はトラツキングコント
ロール用パイロツト信号、２４はFM音声信号で
ある。

問題となるのは、パイロツト信号２３、FM音
声信号２４がクロマ信号２２のサイドバンド信号
として再生され、画面上にビート妨害を生じるこ
とと、テープ、ヘツド系の非直線性によりスプリ
アスc±2p（c：クロマ周波数、p：パイロツ
ト周波数）を生じ、同じく画面上にビート妨害を
生じることである。

上記妨害は(1)クロマ信号がAM記録であるこ
と、(2)パイロツト周波数、FM音声周波数がクロ
マ信号帯域と接近していること、(3)パイロツト信
号、FM音声信号記録レベルが十分低くないこと
に寄因している。

したがつて、夫々の周波数を十分離すか、クロ
マ信号をFM信号に変換して記録すればよいわけ
だが、この場合は広い帯域幅を必要とすることに
なり、記録密度の低下を招き実用にならない。あ
るいはパイロツト信号、FM音声信号の記録レベ
ルを十分下げることも考えられるがこの場合はト
ラツキング制御特性、音質に問題を生じ実用にな
らない。

〔発明の目的〕

本発明の目的は、従来技術の欠点をなくし、ク
ロマ信号に混入するノイズを低域させることがで
き記録・再生兼用化に適するクロマエンフアシス
デイエンフアシス回路を提供することにある。

〔発明の概要〕

上記目的を達するため、記録時、再生時にクロ
マ信号の小振幅入力をそれぞれサイドバンドエン
フアシス、サイドバンドデイエンフアシスするた
めの回路を設け、該回路はダイオードを逆極性並
列接続した可変インピーダンス素子、およびＬと
Ｃからなるトラツプ回路とから構成する。また、
エンフアシス回路、デイエンフアシス回路を互い
に逆特性としやすくするため、フイードバツク技
術を用い、両回路を兼用化し回路規模を節約する
ものである。さらに、逆極性ダイオード並列接続
回路は、大振幅信号に対して低インピーダンスと
なるので、リミツタ作用時の高調波妨害を防止す
る。

〔発明の実施例〕

第２図は、本発明のクロマエンフアシス回路の
一実施例を示すブロツク図である。第２図におい
て、１は信号電圧源、２はクロマエンフアシス回
路の入力端子、３は電圧制御電圧源（以下VCV
と称する。）４は抵抗、５はエンフアシス用非線
形回路、６はバツフア回路、７は加算回路、８は
クロマエンフアシス回路の出力端子である。

エンフアシス用非線形回路５は、クロマサブキ
ヤリア周波数sc（NTSCでは約3.58MHzPALでは
約4.43MHz）に交流インピーダンスが零の点をも
ち、かつ入力レベルがある程度大の時には入力イ
ンピーダンスがほとんど零、入力レベルが小さく
なるにつれ入力インピーダンスが増加するような
回路である。このような回路は例えば第５図に示
す回路で実現できる。第５図において１１は入力
端子、D₁，D₂はダイオード、L₁はインダクタン
ス、C₁は容量でありL₁，C₁の共振周波数はscで
ある。ダイオードD₁，D₂には、比較的小さな入
力レベルで入力インピーダンスが零に近づくシヨ
ツトキー型を使用すると回路の小信号レベル化に
有利である。第２図の回路の動作を説明する。信
号電圧源１によりVCV３にはAe₁の電圧を生じ
る。ＡはVCV３の増幅率である。この電圧Ae₁
に対し抵抗４非線形回路５が負荷となりバツフア
回路６の入力に次のような電圧を生じさせる。そ
れは、クロマサブキヤリア周波数成分を抑圧され
てサイドバンド成分のみとなつたクロマ信号であ
り、かつ最大レベルを制限された信号である。こ
のような信号をバツフア回路６を通して取り出し
加算回路７でもとの信号と加算する。これにより
出力端子８に得る信号はサイドバンドが強調され
た信号であり強調される度合はもとの信号でサイ
ドバンドのレベルが小さいほど大きくなつてい
る。つまりサイドバンドのレベルによりダイナミ
ツクにサイドバンドエンフアシスされたクロマ信
号となる。このようにエンフアシス処理された信
号は再生回路で逆特性をもつデイエンフアシス回
路に通すことにより、サイドバンドレベルの小さ
なクロマ信号のＳ／Ｎを改善することができる。

第２図で抵抗４（値はＲ）は、非線形回路５の
駆動インピーダンスとなるもので直列共振素子
L₁C₁のＱ（＝ωL₁／Ｒ）を決定する。第２図のエンフ アシス回路の周波数特性の一例を第７図に示す。

この特性図によれば、クロマエンフアシス回路
は、共振周波数3.58MHz±500KHzの周波数帯域
において、入力される記録クロマ信号の周波数が
共振周波数から離れるにつれて各入力レベルとも
エンフアシス量が連続的に増加するように記録ク
ロマ信号をエンフアシスする。さらに、共振周波
数3.58MHzを除く各周波数において、エンフアシ
ス量は入力信号のレベルの減少につれて増大し、
その増大量は共振周波数においては増大がないた
め0dBである共振周波数から離れるにつれて0dB
から連続的に増加する。

非線形回路５は第６図のようにすることもでき
る。第６図においてC₂は直流分カツトのための
容量、R₁〜R₅は抵抗、Q₁，Q₂はトランジスタL₂
は直流分導通のためのインダクタンスである。第
６図において第５図と同じ記号で示した要素は同
じものを示す。この回路ではR₃／R₄＝３程度に
なるようにする。これにより入力信号レベルがあ
まり大きく変化しなくても、ダイオードのインピ
ーダンス変化効果を得ることができるので、回路
の低入力レベル化に有利である。

第３図に、第２図とは別の実施例を示す。第２
図との違いはVCV３のかわりに電圧制御電流源
（以下VCCと称する）９を用いることである。他
の部分は全く同様である。第３図では、信号電圧
源１により、VCC９にgmv₁の電流を生じる。gm
はVCC９の変換コンダクタンスである。ここで
gm＝Ａ／Ｒとすると、等価電源則により、VCC９ と抵抗４は、第２図における、VCV３と抵抗４
に全く等価なものであることが説明できる。した
がつて回路動作は第２図の実施例と全く同じであ
る。

第４図に第２図、第３図とは別の実施例を示
す。第４図で１０は第２の抵抗（値はR′）、１６
はバツフア回路である。この回路ではgm＝Ａ／Ｒ R′＝Ｒ／Ａに選ぶ。これにより抵抗１０の両端電圧_{V R} ′は次のようになる。

_VR′＝gm・e₁・R′＝Ａ／Ｒe₁Ｒ／Ａ＝e₁ よつて出力端子８に得る信号は、抵抗４の両端に
生じる電圧にe₁を加えたものであり、第３図の例
と全く同様になる。このように第４図の例では加
算回路７が不要となり回路が簡単になる。

第８図は、本発明のクロマデイエンフアシス回
路の一実施例を示すブロツク図である。第８図で
３１は、（デイエンフアシス回路に入力する）信
号電圧源、３２はクロマデイエンフアシス回路の
入力端子、３３は減算回路、３４はクロマデイエ
ンフアシス回路の出力端子である。第８図の回路
の伝達関数は、第２図の回路と互いに逆になるこ
とが示される。それは、VCV３の入力からバツ
フア回路６の出力までの伝達関数をＧ（sa）、（た
だしａは入力レベル）とすると、 第２図の回路の伝達関数：１＋Ｇ（ｓ，ａ） 第８図の回路の伝達関数：１／１＋Ｇ（ｓ，ａ） であるからである。

このように、記録時における伝送径路（VCV
３の入力からバツフア回路６の出力までの径路）
が再生時においてフイードバツク径路として用い
られると、伝達関数は互いに完全な逆関数となる
ため、記録時のエンフアシス作用が再生時のデイ
エンフアシス作用により正確に打ち消され、エン
フアシス・デイエンフアシスの影響が完全に除か
れたクロマ信号が再生される。

第９図は、第８図とは別のデイエンフアシス回
路の実施例である。第９図は第３図のエンフアシ
ス回路をフイードバツク型にしたものであり動作
は第８図の実施例と全く同じである。

第１０図は本発明のクロマエンフアシス・デイ
エンフアシス兼用回路の一実施例を示すブロツク
図である。第１０図において３５は記録・再生切
り換えスイツチである。図示の切り換え位置は再
生時（デイエンフアシス回路使用時）を示してい
る。第１０図は第２図のエンフアシス回路と第８
図のデイエンフアシス回路とを兼用化したもので
あり構成要素として増加するものはスイツチ３５
のみである。第１１図は、第１０図とは別のクロ
マエンフアシス・デイエンフアシス兼用回路の実
施例である。第１１図は第３図のエンフアシス回
路と、第９図のデイエンフアシス回路とを兼用化
したものであり構成要素として増加するものはス
イツチ３５のみである。

第１０図、第１１図で、出力端子３４への引き
出し点はスイツチ３５の出力とすることもでき
る。また、加算回路７へ至るスイツチ３５の出力
からのパスは、スイツチ３５のｂの入力側から引
き出して加算回路７へ至るようにしてもよい。

第１２図は、第１０図、第１１図とは別のクロ
マエンフアシス・デイエンフアシス兼用回路の実
施例である。第１２図は、第４図のエンフアシス
回路と第９図のデイエンフアシス回路とを兼用化
したものである。この実施例では第１０図、第１
１図の実施例と比較して加算回路７が不要であり
回路の簡略化がはかれる。バツフア回路が第１０
図、第１１図の例と比較して１つ多いが、そのう
ちバツフア回路６は、減算回路３３と一体化が容
易であり実質的に複雑にならしめることはない。

第１２図で、出力端子３４への引き出し点はス
イツチ３５の出力とすることもできる。

次に第１０図、第１１図、第１２図の実施例の
クロマエンフアシス・デイエンフアシス回路を用
いるクロマ信号処理系におけるACCへのバース
ト信号振幅検出点について述べる。これらの実施
例に見るようなクロマエンフアシス・デイエンフ
アシス回路は入力レベルによつて周波数特性の変
化する非線形回路であるから入力バーストレベル
がばらつかないようにしなければならない。そこ
で、記録時にはクロマエンフアシス回路の入力側
をACCへのバースト信号振幅検出点として入力
レベルを合わせる。これにより正しいダイナミツ
クな特性でクロマ信号へのエンフアシスができ
る。

また再生時には記録時と信号処理の順序が全く
逆になるべきであるから、クロマデイエンフアシ
ス回路の出力をACCへのバースト信号振幅検出
点とする。これにより正しいダイナミツクな特性
でクロマ信号のデイエンフアシスができる。

第１３図に、本発明のクロマエンフアシス・デ
イエンフアシス兼用回路の具体的な一実施例を示
す。同図において、Q₁₁〜Q₃₉はトランジスタR₁₁
〜R₄₀は抵抗、D₁₁，D₁₂はシヨツトキーダイオー
ド、C₁₁〜C₁₄は容量、L₁₃，L₁₄はインダクタン
ス、S₁，S₂は記録再生切り換えスイツチ回路、
E₁は電圧源、４１，４２，４３はそれぞれ第１、
第２、第３の集積回路のピンである。第１３図
は、方式としては第１２図の実施例に準拠してい
る。

記録時の動作を説明する。記録時は、スイツチ
路S₁，S₂の切り換え位置を図示と逆にする。これ
によりQ₂₆をON、Q₂₅をOFFとして入力端子２か
らの信号をQ₂₄ベース、同エミツタ、Q₂₃、Q₂₇ベ
ースへと導く。さらにQ₂₇エミツタ、R₂₅，Q₂₉ベ
ース、同エミツタ、Q₃₁ベースへと導く。それと
同時にQ₂₇エミツタからR₂₆，R₃₇で分圧された信
号がQ₃₄ベース、同エミツタ、Q₃₂ベースへと導
かれる。（C₁₂は交流カツトのパスコンである。）
したがつて差動対Q₃₁，Q₃₂への入力としては、
（１−R₃₇／R₃₇＋R₂₆）倍の信号が導かれる。差動対 Q₃₁，Q₃₂は電圧制御電流源であり、R₃₀は第１２
図の抵抗１０、R₂₈＋R₂₉で第１２図の抵抗４に
相当するものとなつている。第１のピン４１の外
付けは非線形回路５である。したがつてQ₃₁のコ
レクタに生ずる信号をQ₃₆のエミツタフオロワ
（以下EFと称する。）に導きさらに出力端子８へ
導けばよい。等価的に、R₃₇の値によりgm（ある
いはＡ）の調整を行なうことができる。

再生時の動作を説明する。スイツチ回路S₁，S₂
を図示の位置とする。入力端子３２からの信号
は、Q₁₁のEFへ導かれ、フイードバツクされQ₁₂
のEFに導かれた信号とR₁₁，R₁₂でアツテネート
加算される。この信号はQ₁₅のEF、Q₁₆のレベル
シフトを通してさらにR₁₅，R₁₆から差動対Q₁₈，
Q₁₉に入力される。差動対Q₁₈，Q₁₉によつて構成
される差動増幅器の出力はQ₁₉のコレクタに得
る。ここまでのアツテネート→増幅の過程で利得
が0dBとなるようにR₃₆で調整する。C₁₁の効用に
ついては後述する。信号は次にQ₂₁ベース、同エ
ミツタ、Q₂₂，Q₂₇ベースの順に導かれる。ここ
から、差動対Q₃₁，Q₃₂までの動作は記録時と同
様である。フイードバツクする信号は入力信号と
レベルを合わせるためにR₂₆とR₂₉とによつてア
ツテネートされた信号を使う。デイエンフアシス
回路への入力信号レベルを適当に設定することに
よつてアツテネートをなくしてもよい。再生時の
出力はQ₂₁エミツタから、出力端子３４に得る。

一般的に、第１２図に示す回路を理想的に実現
できれば、そのエンフアシス回路とデイエンフア
シス回路とは完全に逆特性となる。しかし、第１
３図のように実回路を作り動作させる場合、その
ままでは、エンフアシス回路とデイエンフアシス
回路とでは周波数特性の中心がずれるという現象
が生じる。これはフイードバツクパスにトランジ
スタのコレクタ容量等によりわずかながら位相遅
れを生じるためである。そこで、実質的に位相遅
れを補正するような何らかの補正が必要である。
第１３図の実施例では次のような補正ができる。
それは、C₁₁を完全なパスコンとせずにやや値を
小さめに選ぶことによつてQ₁₈，Q₁₉の差動増幅
器を位相進みをもつた増幅器とすることである。
これによりフイードバツクパスに生ずる位相遅れ
を補正し記録・再生で互換のよいエンフアシス・
デイエンフアシス兼用回路ができる。

このように、C₁₁，R₃₆を、また前述したように
C₁₂，R₃₇を、集積回路においても外付けにした方
がよい。ただし調整の必要がない場合は、これら
を集積回路内に内蔵してもよい。

第１３図の実施例で、省電力化をはかるには、
各トランジスタのコレクタ電流を減らした設計を
行なえばよい。ただしR₂₈，L₂₉の値は直列共振回
路C₁₃，L₁₃の駆動インピーダンスとなるもので、
そのＱの値をあまり小さくしないために、高イン
ピーダンス化には限度がある。このためQ₃₁，
Q₃₂，Q₃₃に限つてはコレクタ電流をあまり減ら
さない設計にする。また第１３図の実施例のよう
に記録・再生で切り換えて、回路動作に不要なト
ランジスタをOFFにするようにすれば、さらに
省電力化に効果的である。

〔発明の効果〕 本発明によれば、クロマ信号に混入する雑音を
低減できるので、再生画のクロマＳ／Ｎの改善に
効果がある。またエンフアシス回路、デイエンフ
アシス回路を簡単に兼用化することができ、回路
規模の増大を小さく抑えることができる。しかも
エンフアシス回路、デイエンフアシス回路を互い
に逆回路とすることが容易である。

【図面の簡単な説明】

第１図はビデオトラツク上に書かれる信号のス
ペクトラムの１例を示す特性図、第２図は本発明
によるクロマエンフアシス回路の一例を示すブロ
ツク図、第３図、第４図は本発明によるクロマエ
ンフアシス回路の他の実施例を示すブロツク図、
第５図、第６図は本発明に用いられるエンフアシ
ス用非線形回路の一例を示す回路図、第７図はエ
ンフアシス特性の一例を示す特性図、第８図、第
９図は本発明によるクロマデイエンフアシス回路
の一実施例を示すブロツク図、第１０図、第１１
図、第１２図は本発明によるクロマエンフアシ
ス・デイエンフアシス兼用回路の例を示すブロツ
ク図、第１３図は本発明のクロマエンフアシス・
デイエンフアシス兼用の一具体回路例を示す回路
図ある。 ３…電圧制御電圧源、５…エンフアシス用の非
線形回路、７…加算回路、９…電圧制御電流源、
３３…減算回路、３５…記録・再生切り換えスイ
ツチ。

Claims (1)

【特許請求の範囲】
1. １ ダイオードが逆極性で並列接続されたダイオ
   ード並列接続回路を負荷とする共振回路を含む非
   線形トラツプ回路と、記録時には記録クロマ信号
   を上記非線形トラツプ回路を通過させてそのサイ
   ドバンド信号を取り出す第１伝送路と、記録クロ
   マ信号を上記非線形トラツプ回路を介さず伝送す
   る第２伝送路と、第１および第２伝送路の出力を
   加算する加算回路とからなるクロマエンフアシス
   回路を形成し、このクロマエンフアシス回路は、
   共振回路の共振周波数±500KHzの周波数帯域に
   おいて、記録クロマ信号の周波数が共振周波数か
   ら離れるにつれてエンフアシス量が連続的に増加
   するとともに記録クロマ信号のレベル減少にとも
   ないエンフアシス量が増大し、その増大量が共振
   周波数においては0dBで共振周波数から離れるに
   つれて0dBから連続的に増加するように記録クロ
   マ信号をエンフアシスし、再生時には再生クロマ
   信号を増幅する第３伝送路と、第３伝送路の出力
   を上記第１伝送路を介して第３伝送路の入力側に
   負帰還するフイードバツク径路とからなるクロマ
   エンフアシス回路を形成することを特徴とするク
   ロマ信号のエンフアシス・デイエンフアシス回
   路。