JPH0468986A - 動画像差検出装置 - Google Patents
動画像差検出装置Info
- Publication number
- JPH0468986A JPH0468986A JP2179694A JP17969490A JPH0468986A JP H0468986 A JPH0468986 A JP H0468986A JP 2179694 A JP2179694 A JP 2179694A JP 17969490 A JP17969490 A JP 17969490A JP H0468986 A JPH0468986 A JP H0468986A
- Authority
- JP
- Japan
- Prior art keywords
- moving image
- screen
- memory means
- difference
- moving picture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/20—Analysis of motion
- G06T7/223—Analysis of motion using block-matching
- G06T7/238—Analysis of motion using block-matching using non-full search, e.g. three-step search
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/10—Image acquisition modality
- G06T2207/10016—Video; Image sequence
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/24—Systems for the transmission of television signals using pulse code modulation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Image Analysis (AREA)
- Color Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は画像信号処理装置に関するものであり特に、ブ
ロックマツチング形高能率符号化方式の動画像差検出装
置に関する。
ロックマツチング形高能率符号化方式の動画像差検出装
置に関する。
〔従来の技術、および９発明が解決しようとする課題〕
たとえば、ＴＶ会議システムにおいて、ｌフレーム時間
内で全動画像信号をそのまま送信させようとすることは
、送信すべき画像信号が多すぎて困難である。一方、送
信間隔をあけるとか５画像体号を間引くなどの圧縮処理
では動画像に対する品質、応答性が劣る。このため各種
の動画像圧縮の高能率符号化方式が提案されている。
内で全動画像信号をそのまま送信させようとすることは
、送信すべき画像信号が多すぎて困難である。一方、送
信間隔をあけるとか５画像体号を間引くなどの圧縮処理
では動画像に対する品質、応答性が劣る。このため各種
の動画像圧縮の高能率符号化方式が提案されている。
それらの中で有効なものの１つとして、連続するフレー
ム間での動きを検出し、動き量を補正した形でフレーム
間予測を行う動き補償フレーム間符号化方式が知られて
いる。この動き補償フレーム間符号化方式においては動
画像中の動き成分の検出をいかに高精度でかつ高能率で
行うということが重要であり、従来種々の方式が提案さ
れている。
ム間での動きを検出し、動き量を補正した形でフレーム
間予測を行う動き補償フレーム間符号化方式が知られて
いる。この動き補償フレーム間符号化方式においては動
画像中の動き成分の検出をいかに高精度でかつ高能率で
行うということが重要であり、従来種々の方式が提案さ
れている。
動画像の動き検出の精度の高いものとして１画面を複数
のブロックに分割し、各々のブロックについてその動き
は平行移動であると仮定して、フレーム間での相関が最
小になるようなシフト量をブロック毎のベクトルとして
検出するブロックマツチング方式が知られている。
のブロックに分割し、各々のブロックについてその動き
は平行移動であると仮定して、フレーム間での相関が最
小になるようなシフト量をブロック毎のベクトルとして
検出するブロックマツチング方式が知られている。
第６図および第７図にかかるブロックマツチング方式の
動きベクトルを検出する動きベクトル検出装置の構成お
よびその動作形態を示す、第６図において、フレームメ
モリ（ＦＭＡ）３００は。
動きベクトルを検出する動きベクトル検出装置の構成お
よびその動作形態を示す、第６図において、フレームメ
モリ（ＦＭＡ）３００は。
現在走査された１画面（フレーム）分の動画像。
たとえば、２８８Ｘ３５２ピクセル分の動画像データを
記憶している。１ビクセルはたとえば、８ビツトで階調
（輝度）を表している。また、フレームメモリ （ＦＭ
Ｂ）３０２は、ＦＭＡ３００と同じメモリ容量を有し、
前回のフレームの動画像データを記憶している。動きベ
クトル検出プロセッサ（ＭＥＰ）２００は、ＦＭＡ３０
０に記憶されている動画像データとＦＭＢ ３０２に記
憶されている画像データとを、第７図に示したＦＭＡ３
００に対する動画像検出単位ブロック５００とＦＭＢ３
０２に対する動画像検出ブロック５０２ごとに順次比較
して画像データ相互間の差を検出する。すなわち、それ
ぞれ、ＦＭＡ３００とＦＭＢ３０２内における動きベク
トルを検出しようとする中心点Ｃａ、ｃｂを中心に上下
左右に１６Ｘ１６ビクセルの単位ブロック５００．５０
２毎にその中の画像データＭ１とＭ２とを比較し、差が
あればその差をベクトルとして表す。この操作を全画面
について行う。ＭＥＰ２００で検出した動きベクトルは
符号化されて受信側に伝送される。動きベクトルが検出
処理終了後、ＦＭＡ３００に記憶されている動画像デー
タが順次ＦＭＢ ３０２に転送される。
記憶している。１ビクセルはたとえば、８ビツトで階調
（輝度）を表している。また、フレームメモリ （ＦＭ
Ｂ）３０２は、ＦＭＡ３００と同じメモリ容量を有し、
前回のフレームの動画像データを記憶している。動きベ
クトル検出プロセッサ（ＭＥＰ）２００は、ＦＭＡ３０
０に記憶されている動画像データとＦＭＢ ３０２に記
憶されている画像データとを、第７図に示したＦＭＡ３
００に対する動画像検出単位ブロック５００とＦＭＢ３
０２に対する動画像検出ブロック５０２ごとに順次比較
して画像データ相互間の差を検出する。すなわち、それ
ぞれ、ＦＭＡ３００とＦＭＢ３０２内における動きベク
トルを検出しようとする中心点Ｃａ、ｃｂを中心に上下
左右に１６Ｘ１６ビクセルの単位ブロック５００．５０
２毎にその中の画像データＭ１とＭ２とを比較し、差が
あればその差をベクトルとして表す。この操作を全画面
について行う。ＭＥＰ２００で検出した動きベクトルは
符号化されて受信側に伝送される。動きベクトルが検出
処理終了後、ＦＭＡ３００に記憶されている動画像デー
タが順次ＦＭＢ ３０２に転送される。
１画面の画像データをフルにサーチする上記従来例にお
いて、１画面が２８８Ｘ３５２ビクセルで動画像検出単
位ブロックが１６Ｘ１６ピクセルである時、１画面あた
り３０Ｈ２で処理を行うためには１単位ブロック（２５
６ビクセル）当たり８４μｓ以内で動きベクトル検出処
理を行わなければならず、高速のＭＥＰ２００．ＦＭＡ
３００ＦＭＢ ３０２が必要になるという問題がある。
いて、１画面が２８８Ｘ３５２ビクセルで動画像検出単
位ブロックが１６Ｘ１６ピクセルである時、１画面あた
り３０Ｈ２で処理を行うためには１単位ブロック（２５
６ビクセル）当たり８４μｓ以内で動きベクトル検出処
理を行わなければならず、高速のＭＥＰ２００．ＦＭＡ
３００ＦＭＢ ３０２が必要になるという問題がある。
この処理時間の短縮を図る方法としては、演算回数を減
少させる多段階動きベクトル検出アルゴリズムが提案さ
れている（たとえば、古閑はか。
少させる多段階動きベクトル検出アルゴリズムが提案さ
れている（たとえば、古閑はか。
「会議テレビ信号の動き補償フレーム間符号化ｊ、信学
技報、（１９８１）ＩＢ８１−５４．８５〜９０ページ
）、たとえば、２５６Ｘ２５６ピクセルについて、上記
フルサーチ方式の演算回数は６５５３６回必要であるが
、３段階動きベクトル検出アルゴリズムを適用した場合
の演算回数は６９１２回に減少する。しかしながら、フ
レームメモリをアクセススピードがほぼ５０ｎｓ程度の
ＤＲＡＭで実現した場合、メモリアクセスだけでほぼ３
４５μＳかかり、依然として高速処理が必要である。
技報、（１９８１）ＩＢ８１−５４．８５〜９０ページ
）、たとえば、２５６Ｘ２５６ピクセルについて、上記
フルサーチ方式の演算回数は６５５３６回必要であるが
、３段階動きベクトル検出アルゴリズムを適用した場合
の演算回数は６９１２回に減少する。しかしながら、フ
レームメモリをアクセススピードがほぼ５０ｎｓ程度の
ＤＲＡＭで実現した場合、メモリアクセスだけでほぼ３
４５μＳかかり、依然として高速処理が必要である。
かかるボトルネックはフレームメモリの構成にあり、こ
れを改善する方法として、同じ動画像データを記憶する
フレームメモリを複数系列、たとえば、第８図に示すよ
うに２系列、あるいは、４系列設けて並列処理を行う方
法が考えられる。第８図において、フレームメモリ（Ｆ
ＭＩＡ、ＦＭ２Ａ）３０４，３０８には現在のフレーム
の同じ動画像が記憶され、フレームメモリ（ＦＭＩＢＦ
Ｍ２Ｂ）３０６，３１０には前回のフレームの同じ動画
像が記憶されている。そして、上段の動きベクトル検出
プロセッサ（ＭＥＰＩ）２０２が画面の上半分について
の動きベクトルを検出し。
れを改善する方法として、同じ動画像データを記憶する
フレームメモリを複数系列、たとえば、第８図に示すよ
うに２系列、あるいは、４系列設けて並列処理を行う方
法が考えられる。第８図において、フレームメモリ（Ｆ
ＭＩＡ、ＦＭ２Ａ）３０４，３０８には現在のフレーム
の同じ動画像が記憶され、フレームメモリ（ＦＭＩＢＦ
Ｍ２Ｂ）３０６，３１０には前回のフレームの同じ動画
像が記憶されている。そして、上段の動きベクトル検出
プロセッサ（ＭＥＰＩ）２０２が画面の上半分について
の動きベクトルを検出し。
下段の動きベクトル検出プロセッサ（ＭＥＰ２）２０４
が画面の下半分についての動きベクトルを検出する。画
面中心の分割部分においても連続な動きベクトル検出を
行うため、フレームメモリ３０４．３０６，３０８，３
１０には全画像が記憶され２両動きベクトル検出プロセ
ッサ２０２，２０４は画面分割部を中心とした重複領域
についても動きベクトルを検出する。
が画面の下半分についての動きベクトルを検出する。画
面中心の分割部分においても連続な動きベクトル検出を
行うため、フレームメモリ３０４．３０６，３０８，３
１０には全画像が記憶され２両動きベクトル検出プロセ
ッサ２０２，２０４は画面分割部を中心とした重複領域
についても動きベクトルを検出する。
しかしながら、第８図に図示の構成においては、フレー
ムメモリのそれぞれが１画面分の動画検分のデータ記憶
量、たとえば、２５６Ｘ２５６Ｘ８＝５２４ ２８８ビ
ツトの記憶容量が必要であり、全体で４画面分の記憶量
のフレームメモリを設けなければならないという問題が
ある。
ムメモリのそれぞれが１画面分の動画検分のデータ記憶
量、たとえば、２５６Ｘ２５６Ｘ８＝５２４ ２８８ビ
ツトの記憶容量が必要であり、全体で４画面分の記憶量
のフレームメモリを設けなければならないという問題が
ある。
さらに多重系にすれば、上記設備構成がさらに大規模に
なる。
なる。
上記問題を解決するため１本発明は、ブロックマツチン
グ方式おいて、動きベクトル検出などの画像データの差
の検出を並列して行って処理スピードの向上させるとと
もに、フレームメモリの容量を増加させないようにした
動画像差検出装置を提供する。
グ方式おいて、動きベクトル検出などの画像データの差
の検出を並列して行って処理スピードの向上させるとと
もに、フレームメモリの容量を増加させないようにした
動画像差検出装置を提供する。
すなわち１本発明の動画像差検出装置は、第１図にブロ
ック図を示すように、１画面の動画像信号を分割して記
憶する少なくとも２つの独立したメモリ手段８，１２と
２画面の分割境界部分を中心に部分的に重複する領域を
含む対応する分割動画像信号を対応する前記メモリ手段
８，１２に記憶させるメモリ制御手段２と、前記メモリ
手段８１２に対応して設けられ、独立して動作し、対応
するメモリ手段内に記憶された動画像信号を所定の大き
さの動画像処理単位ブロックごとに前回フレーム画面と
今回フレーム画面との動画像の差を検出する画像差算出
手段６．１０を有する。
ック図を示すように、１画面の動画像信号を分割して記
憶する少なくとも２つの独立したメモリ手段８，１２と
２画面の分割境界部分を中心に部分的に重複する領域を
含む対応する分割動画像信号を対応する前記メモリ手段
８，１２に記憶させるメモリ制御手段２と、前記メモリ
手段８１２に対応して設けられ、独立して動作し、対応
するメモリ手段内に記憶された動画像信号を所定の大き
さの動画像処理単位ブロックごとに前回フレーム画面と
今回フレーム画面との動画像の差を検出する画像差算出
手段６．１０を有する。
２つの独立したメモリ手段８．１２はそれぞれ相互に１
画面の分割境界を中心に所定の広がりで部分的に重複し
た動画像信号をも記憶する容量を有する。この部分的に
重複する領域は動画像処理単位ブロックに応じて決定さ
れる。
画面の分割境界を中心に所定の広がりで部分的に重複し
た動画像信号をも記憶する容量を有する。この部分的に
重複する領域は動画像処理単位ブロックに応じて決定さ
れる。
１画面の動画像の構成と２つのメモリ手段８１２に分割
して記憶する場合の例を第２図に示す１画面１４の動画
像は画面中央部Ｘ−Ｘの上部と下部とに分割されるが、
第１のメモリ手段８には、中央部Ｘ−Ｘより下部のｃ−
ｃ’部までの領域、Ａ−Ａ’〜ｃ、−ｃ’ の動画像デ
ータが記憶される。一方、第２のメモリ手段１２には、
１画面１４の中央部Ｘ−χより上部のＢ−Ｂ’から残り
の領域、Ｂ−Ｂ”〜Ｄ−Ｄ’ の動画像が記憶される。
して記憶する場合の例を第２図に示す１画面１４の動画
像は画面中央部Ｘ−Ｘの上部と下部とに分割されるが、
第１のメモリ手段８には、中央部Ｘ−Ｘより下部のｃ−
ｃ’部までの領域、Ａ−Ａ’〜ｃ、−ｃ’ の動画像デ
ータが記憶される。一方、第２のメモリ手段１２には、
１画面１４の中央部Ｘ−χより上部のＢ−Ｂ’から残り
の領域、Ｂ−Ｂ”〜Ｄ−Ｄ’ の動画像が記憶される。
すなわち、第１のメモリ手段８および第２のメモリ手段
１２は、それぞれ、１画面の動画像データの半分に加え
て３重複領域Ｂ−Ｂ’〜Ｃ−Ｃ°の動画像データをも記
憶する容量を有している。この重複領域の画像データを
双方に記憶する理由は、第１の動画像差検出手段６およ
び第２の動画像差検出手段１０がそれぞれ独立に画面分
割中心部近傍についても連続して画像差を検出できるよ
うにするためである。この重複して記憶するデータ量は
、動画像検出単位ブロックの幅分であるメモリ制御手段
２は１画面１４の画像データを第２図に図解した形態で
第１のメモリ手段８および第２のメモリ手段工２に記憶
するように制御する。第１の動画像差検出手段６と第２
の動画像差検出手段１０とは独立して並列に９重複部を
含む画面上部と画面下部についての前回と今回の画像の
変化を動画像検出単位ブロック毎に検出する。
１２は、それぞれ、１画面の動画像データの半分に加え
て３重複領域Ｂ−Ｂ’〜Ｃ−Ｃ°の動画像データをも記
憶する容量を有している。この重複領域の画像データを
双方に記憶する理由は、第１の動画像差検出手段６およ
び第２の動画像差検出手段１０がそれぞれ独立に画面分
割中心部近傍についても連続して画像差を検出できるよ
うにするためである。この重複して記憶するデータ量は
、動画像検出単位ブロックの幅分であるメモリ制御手段
２は１画面１４の画像データを第２図に図解した形態で
第１のメモリ手段８および第２のメモリ手段工２に記憶
するように制御する。第１の動画像差検出手段６と第２
の動画像差検出手段１０とは独立して並列に９重複部を
含む画面上部と画面下部についての前回と今回の画像の
変化を動画像検出単位ブロック毎に検出する。
１画面１４の分割は、第２図に例示した上下に分割する
他、第３図に示すように、左右に分割してもよい。かか
る１画面の分割は、１画面が矩形のビクセル形態でない
場合は、各メモリ手段の記憶容量が最小になる方向に分
割することが望ましい。
他、第３図に示すように、左右に分割してもよい。かか
る１画面の分割は、１画面が矩形のビクセル形態でない
場合は、各メモリ手段の記憶容量が最小になる方向に分
割することが望ましい。
第４図に本発明の動画像差検出装置の１実施例としての
動きベクトル検出装置の構成を示す。
動きベクトル検出装置の構成を示す。
第４図において、第１図のメモリ制御手段２がカウンタ
２０．オフセットレジスタ２２．減算器２４、第１のマ
スク回路２６および第２のマスク回路２８．第１図の第
１の動画像差検出手段６が第１の動きベクトル検出プロ
セッサ（ＭＥＰＩ）６０、第１図の第１のメモリ手段８
が第１の現在フレームの動画像信号記憶用フレームメモ
リ（ＦＭＩＡ）８０．メモリバス８４および第２の前回
フレームの動画（＆（８号記憶用フレームメモリ（ＦＭ
ＩＢ）８２．第１図の第２の動画像差検出手段１０が第
２の動きベクトル検出プロセッサ（ＭｇＦ２）１００．
および、第１図の第２のメモリ手段１２が第２の現在フ
レームの動画像信号記憶用フレームメモリ（ＦＭ２Ａ）
１２０． メモリバス１２４および第２の前回フレーム
の動画像信号記憶用フレームメモリ（ＦＭ２Ｂ）１２２
でそれぞれ構成されている。
２０．オフセットレジスタ２２．減算器２４、第１のマ
スク回路２６および第２のマスク回路２８．第１図の第
１の動画像差検出手段６が第１の動きベクトル検出プロ
セッサ（ＭＥＰＩ）６０、第１図の第１のメモリ手段８
が第１の現在フレームの動画像信号記憶用フレームメモ
リ（ＦＭＩＡ）８０．メモリバス８４および第２の前回
フレームの動画（＆（８号記憶用フレームメモリ（ＦＭ
ＩＢ）８２．第１図の第２の動画像差検出手段１０が第
２の動きベクトル検出プロセッサ（ＭｇＦ２）１００．
および、第１図の第２のメモリ手段１２が第２の現在フ
レームの動画像信号記憶用フレームメモリ（ＦＭ２Ａ）
１２０． メモリバス１２４および第２の前回フレーム
の動画像信号記憶用フレームメモリ（ＦＭ２Ｂ）１２２
でそれぞれ構成されている。
この実施例における画面分割方法としては、第２図に示
した分割方向について例示する。また。
した分割方向について例示する。また。
１画面の大きさを２５６Ｘ２５６ビクセルとし。
１ピクセルは８ビツトの輝度（階調）を有するものとす
る。そして、第７図に例示した現在勤画像検出単位ブロ
ック５００および前回動画像検出単位ブロック５０２の
大きさを１６Ｘ１６ピクセルとする。したがって１各フ
レームメモリ８０，８２．１２０，１２２の記憶容量は
、（１２８Ｘ２５６＋２５６Ｘ１６）Ｘ８ビット＝３６
，８６４Ｘ８ビット＝２９４，９１２ビツト （３６，
８６４バイト）であるヶ重複領域の大きさは、２５６Ｘ
１６Ｘ８ピツ）＝４０９６Ｘ８ピッ） ＝ ３２７６８
ビツト（４０９６バイト）である。すなわち、各フレー
ムメモリ８０．８２，１２０．１２４の記憶容量は、従
来の場合の１画面分、２５６Ｘ２５６Ｘ８ビット−５２
４，２８８ビツトの半分の記憶容量に２重複部分の記憶
容量を加算した記憶容量である。
る。そして、第７図に例示した現在勤画像検出単位ブロ
ック５００および前回動画像検出単位ブロック５０２の
大きさを１６Ｘ１６ピクセルとする。したがって１各フ
レームメモリ８０，８２．１２０，１２２の記憶容量は
、（１２８Ｘ２５６＋２５６Ｘ１６）Ｘ８ビット＝３６
，８６４Ｘ８ビット＝２９４，９１２ビツト （３６，
８６４バイト）であるヶ重複領域の大きさは、２５６Ｘ
１６Ｘ８ピツ）＝４０９６Ｘ８ピッ） ＝ ３２７６８
ビツト（４０９６バイト）である。すなわち、各フレー
ムメモリ８０．８２，１２０．１２４の記憶容量は、従
来の場合の１画面分、２５６Ｘ２５６Ｘ８ビット−５２
４，２８８ビツトの半分の記憶容量に２重複部分の記憶
容量を加算した記憶容量である。
ＦＭＩＡ ８０．ＦＭ２Ａ １２０はそれぞれ、メ
モリ制御手段からの画像データの書き込みとＭＥＰＩ
６０．ＭＥＰ２ １００への画像データの読み出しを
同時に可能にするためデュアルポートタイプのＤＲＡＭ
で構成されている。またフレームメモリ８２．１２２も
それぞれＦＭＩＡ８０、ＦＭ２Ａ Ｉ２０からの画像
データの書き込みとＭＥＰＩ ６０．ＭＥＰ２ １０
０への画像データの読み出しを同時に可能にするため。
モリ制御手段からの画像データの書き込みとＭＥＰＩ
６０．ＭＥＰ２ １００への画像データの読み出しを
同時に可能にするためデュアルポートタイプのＤＲＡＭ
で構成されている。またフレームメモリ８２．１２２も
それぞれＦＭＩＡ８０、ＦＭ２Ａ Ｉ２０からの画像
データの書き込みとＭＥＰＩ ６０．ＭＥＰ２ １０
０への画像データの読み出しを同時に可能にするため。
デュアルポートタイプのＤＲＡＭで構成されている。
ＦＭＩＡ ８０には、第２図における１画面１４の領
域Ａ−Ａ−Ｃ−Ｃ’の０〜３６，８６３アドレス分の画
像データが記憶され、ＦＭ２Ａ１２０には、１画面１４
の領域Ｂ−Ｂ’〜Ｄ−Ｄの２８，６７２〜６５，５３５
アドレス分の画像データが記憶される。
域Ａ−Ａ−Ｃ−Ｃ’の０〜３６，８６３アドレス分の画
像データが記憶され、ＦＭ２Ａ１２０には、１画面１４
の領域Ｂ−Ｂ’〜Ｄ−Ｄの２８，６７２〜６５，５３５
アドレス分の画像データが記憶される。
第５図の動作タイミング図を参照して第４図の動画像信
号差算出装置の動作について述べる。この実施例におい
ては、各フレームメモリ８０，８２．１２０，１２２へ
の画像データの書き込み読み出しは１ピクセル（８ビツ
ト、１バイト）単位で行う。
号差算出装置の動作について述べる。この実施例におい
ては、各フレームメモリ８０，８２．１２０，１２２へ
の画像データの書き込み読み出しは１ピクセル（８ビツ
ト、１バイト）単位で行う。
カウンタ２０には、ＴＶ画面の水平同期信号■５ＹＮＣ
（第５図（ｂ））、垂直同期信号ｖｓｙＮＣ（第５図（
Ｃ））およびりｏ−、りＶＣＬＫ （第５図（ａ））が
印加されている。カウンタ２０はクロックＶＣＬＫをク
ロック端子に入力し垂直同期信号ＶＳＹＮＣをリセット
端子に入力して。
（第５図（ｂ））、垂直同期信号ｖｓｙＮＣ（第５図（
Ｃ））およびりｏ−、りＶＣＬＫ （第５図（ａ））が
印加されている。カウンタ２０はクロックＶＣＬＫをク
ロック端子に入力し垂直同期信号ＶＳＹＮＣをリセット
端子に入力して。
垂直同期信号ＶＳＹＮＣが入力されるたびにそのカウン
ト値をリセットし、クロックＶＣＬＫの入力ごとにカウ
ント値を増加させる回路構成となっている。このカウン
ト値が１画面１４の画像データ分、θ〜６５，５３５の
書き込みアドレスＷＡＤＲ（第５図（ｄ））となる。
ト値をリセットし、クロックＶＣＬＫの入力ごとにカウ
ント値を増加させる回路構成となっている。このカウン
ト値が１画面１４の画像データ分、θ〜６５，５３５の
書き込みアドレスＷＡＤＲ（第５図（ｄ））となる。
書き込みアドレスＷＡＤＲはＦＭＩＡ ８０に直接印
加されてＦＭＩＡ ８０のメモリアドレスＭＡＤＲＩ
（第５図（ｉ））になる。また書き込みアドレスＷＡＤ
Ｒは減算器２４に印加され、ＮＩＪｉ算器２４の他方の
入力端子にはオフセットレジスタ２２からのオフセット
値＝２８，６７２が印加されており、減算器２４は書き
込みアドレスＷＡＤＲからオフセット値を減じた大きさ
の書き込みアドレスＷＡＤＲ’ をＦＭ２Ａ １２０
に印加する。減算器２４からの書き込みアドレスＷＡＤ
Ｒ”がＦＭ２Ａ Ｉ２０に対するメモリアドレスＭＡ
ＤＲ２（第５図（ｊ））となる。
加されてＦＭＩＡ ８０のメモリアドレスＭＡＤＲＩ
（第５図（ｉ））になる。また書き込みアドレスＷＡＤ
Ｒは減算器２４に印加され、ＮＩＪｉ算器２４の他方の
入力端子にはオフセットレジスタ２２からのオフセット
値＝２８，６７２が印加されており、減算器２４は書き
込みアドレスＷＡＤＲからオフセット値を減じた大きさ
の書き込みアドレスＷＡＤＲ’ をＦＭ２Ａ １２０
に印加する。減算器２４からの書き込みアドレスＷＡＤ
Ｒ”がＦＭ２Ａ Ｉ２０に対するメモリアドレスＭＡ
ＤＲ２（第５図（ｊ））となる。
第１のマスク回路２６および第２のマスク回路２８は、
上記書き込みアドレスＷＡＤＲ，ＷＡＤＲ“を所定の時
間の間有効化させるため、マスキングした第１のライト
イネーブル信号ＷＥＩおよび第２のライトイネーブル信
号ＷＥ２（第５回（ｇ）、 （ｈ））を発生する。第
１のマスク回路２６にはライトイネーブル信号ＷＥが印
加されているが、第１のマスク回路２６は垂直同期信号
■５ＹＮＣが印加された後（時間ｔ２）、第１番〜第３
６８６３番のクロックＶＣＬＫが印加されている間（時
間ｔ４〜ｔ６の間）以外、第１のマスク信号ＭＳＫＩ
（第５図（ｅ））によってライトイネーブル信号ＷＥを
マスクしてＦＭＩＡ ８０に対する第１のライトイネ
ーブル信号ＷＥＩを出力する。同様に５第２のマスク回
路２８は、垂直同期信号ＶＳＹＮＣが印加された後、第
３２７６７番〜第６５５３５１番のクロックＶＣＬＫが
印加されている間（時間ｔ５〜ｔ７の間］以外、第２の
マスク信号ＭＳＫ２ （第５図（「））によってライト
イネーブル信号ＷＥをマスクしてＦＭ２Ａ１２０に対す
る第２のライトイネーブル信号ＷＥ２を出力する。
上記書き込みアドレスＷＡＤＲ，ＷＡＤＲ“を所定の時
間の間有効化させるため、マスキングした第１のライト
イネーブル信号ＷＥＩおよび第２のライトイネーブル信
号ＷＥ２（第５回（ｇ）、 （ｈ））を発生する。第
１のマスク回路２６にはライトイネーブル信号ＷＥが印
加されているが、第１のマスク回路２６は垂直同期信号
■５ＹＮＣが印加された後（時間ｔ２）、第１番〜第３
６８６３番のクロックＶＣＬＫが印加されている間（時
間ｔ４〜ｔ６の間）以外、第１のマスク信号ＭＳＫＩ
（第５図（ｅ））によってライトイネーブル信号ＷＥを
マスクしてＦＭＩＡ ８０に対する第１のライトイネ
ーブル信号ＷＥＩを出力する。同様に５第２のマスク回
路２８は、垂直同期信号ＶＳＹＮＣが印加された後、第
３２７６７番〜第６５５３５１番のクロックＶＣＬＫが
印加されている間（時間ｔ５〜ｔ７の間］以外、第２の
マスク信号ＭＳＫ２ （第５図（「））によってライト
イネーブル信号ＷＥをマスクしてＦＭ２Ａ１２０に対す
る第２のライトイネーブル信号ＷＥ２を出力する。
ＦＭＩＡ ８０およびＦＭ２Ａ １２０には同じ画
像データＤＡＴＡが印加されているが、 ＦＭＩＡ
８０には３時間Ｌ４〜ｔ６の間、第１のメモリアドレス
ＭＡＤＲ１： Ｏ〜３６８６３によって、第２図の領域
Ａ−Ａ’ 〜ｃ−ｃ’ に相当する画面１４におけるア
ドレス０〜３６８６３の画像データが記憶される。一方
、ＦＭ２Ａ １２０には１時間ｔ５〜Ｌ７の間、第２
のメモリアドレスＭＡＤＲ２：０〜３６８６３によって
第２図の領域Ｂ−Ｂ“〜Ｄ−Ｄ’に相当する画面１４に
おけるアドレス２８６７２〜６５５３５の画像データが
記憶される。時間ｔ５〜ｔ６の間は、第２図の領域Ｂ−
Ｂ’〜ｃ−ｃ’ に相当するアドレスの画像データが記
憶される。ＦＭＩＡ ８０とＦＭ２Ａ １２０には領
域Ｂ−Ｂ’〜ｃ−ｃ’の部分的に重複する画像データが
記憶されているので画像差検出の連続性は保たれており
、独立に並行して、動画像検出単位ブロックについて動
きベクトル検出を行うことができる。
像データＤＡＴＡが印加されているが、 ＦＭＩＡ
８０には３時間Ｌ４〜ｔ６の間、第１のメモリアドレス
ＭＡＤＲ１： Ｏ〜３６８６３によって、第２図の領域
Ａ−Ａ’ 〜ｃ−ｃ’ に相当する画面１４におけるア
ドレス０〜３６８６３の画像データが記憶される。一方
、ＦＭ２Ａ １２０には１時間ｔ５〜Ｌ７の間、第２
のメモリアドレスＭＡＤＲ２：０〜３６８６３によって
第２図の領域Ｂ−Ｂ“〜Ｄ−Ｄ’に相当する画面１４に
おけるアドレス２８６７２〜６５５３５の画像データが
記憶される。時間ｔ５〜ｔ６の間は、第２図の領域Ｂ−
Ｂ’〜ｃ−ｃ’ に相当するアドレスの画像データが記
憶される。ＦＭＩＡ ８０とＦＭ２Ａ １２０には領
域Ｂ−Ｂ’〜ｃ−ｃ’の部分的に重複する画像データが
記憶されているので画像差検出の連続性は保たれており
、独立に並行して、動画像検出単位ブロックについて動
きベクトル検出を行うことができる。
ＭＥＰＩ ６０はＦＭＩＡ ８０とＦＭＩＢ８２に
記憶された画像データについて、第７図に示した１６Ｘ
１６ビクセルの大きさの現在勤画像検出単位ブロック５
００と前回動画像検出単位ブロック５０２に対応したブ
ロック単位ごとの動画像Ｍｌ、Ｍ２の変化を順次検出す
る。この変化としては１画像の移動１階調の変化があり
、変化があった場合、検出中心Ｃａの座標、変化量、方
向、階調差が動きベクトルとして表される。同様に、Ｍ
ＥＰＩ １００はＦＭ２Ａ １２０とＦＭ２Ｂ １
２２に記憶された画像データについて１ＭＥＰＩ ６
０と並行してブロック単位毎の動きベクトルを順次検出
する。ＭＥＰＩ ６０およびＭＥＰ２ １００はマイ
クロプロセッサまたはＤＳＰで構成されている。
記憶された画像データについて、第７図に示した１６Ｘ
１６ビクセルの大きさの現在勤画像検出単位ブロック５
００と前回動画像検出単位ブロック５０２に対応したブ
ロック単位ごとの動画像Ｍｌ、Ｍ２の変化を順次検出す
る。この変化としては１画像の移動１階調の変化があり
、変化があった場合、検出中心Ｃａの座標、変化量、方
向、階調差が動きベクトルとして表される。同様に、Ｍ
ＥＰＩ １００はＦＭ２Ａ １２０とＦＭ２Ｂ １
２２に記憶された画像データについて１ＭＥＰＩ ６
０と並行してブロック単位毎の動きベクトルを順次検出
する。ＭＥＰＩ ６０およびＭＥＰ２ １００はマイ
クロプロセッサまたはＤＳＰで構成されている。
このようにＭＥＰＩ ６０およびＭＥＰ２ １００で
検出された動きベクトルのみが従来と同様符号化されて
受信側に送信される。
検出された動きベクトルのみが従来と同様符号化されて
受信側に送信される。
以上の動作処理は１フレームの画像更新周期たとえば、
３０ｍ５毎に行う。この処理が終了すると、ＦＭＩＡ
８０に記憶された画像データは第２のメモリバス８４
を介してＦＭＩＢ ８２に転送され、同様に、ＦＭ２
Ａ １２０に記憶された画像データはメモリバス１２
４を介してＦＭ２Ｂ １２２に転送される。
３０ｍ５毎に行う。この処理が終了すると、ＦＭＩＡ
８０に記憶された画像データは第２のメモリバス８４
を介してＦＭＩＢ ８２に転送され、同様に、ＦＭ２
Ａ １２０に記憶された画像データはメモリバス１２
４を介してＦＭ２Ｂ １２２に転送される。
以上述べたように、この実施例においてはＭＥＰｌ ６
０とＭＥＰ２ １００とを並列に設け１画面についての
動画像差の検出を分担して同時的に並列処理させること
によって動きベクトル検出スピードを２倍に向上させる
一方、フレームメモリ８０，８２，１２０，１２２全体
の記憶容量をほぼ２画面の画像データの記憶容量にして
いる。
０とＭＥＰ２ １００とを並列に設け１画面についての
動画像差の検出を分担して同時的に並列処理させること
によって動きベクトル検出スピードを２倍に向上させる
一方、フレームメモリ８０，８２，１２０，１２２全体
の記憶容量をほぼ２画面の画像データの記憶容量にして
いる。
また、このように画像データを分割処理することにより
、高速のＭＥＰＩ ６０．ＭＥＰ２ １００および高
速のフレームメモリ８０．８２，１２０．１２２を用い
ないで、たとえば、１フレーム３０ｍｓ内という時間的
制約のなかで画像変化を検出することができる。
、高速のＭＥＰＩ ６０．ＭＥＰ２ １００および高
速のフレームメモリ８０．８２，１２０．１２２を用い
ないで、たとえば、１フレーム３０ｍｓ内という時間的
制約のなかで画像変化を検出することができる。
動きベクトル検出装置およびフレームメモリをさらに多
重化した場合、たとえば、４系統設けた場合、動きベク
トル検出スピードは４倍になるがフレームメモリ全体の
記憶容量は上記実施例と同様はぼ２画面分の大きさでよ
い。すなわち、多重化しても１重複部分の画像データが
増加するだけで、フレームメモリ全体の記憶容量は常に
ほぼ２画面の画像データ分でよい。
重化した場合、たとえば、４系統設けた場合、動きベク
トル検出スピードは４倍になるがフレームメモリ全体の
記憶容量は上記実施例と同様はぼ２画面分の大きさでよ
い。すなわち、多重化しても１重複部分の画像データが
増加するだけで、フレームメモリ全体の記憶容量は常に
ほぼ２画面の画像データ分でよい。
以上の実施例は動きベクトルを検出する場合について述
べたが１本発明は単なる画像変化などを検出する場合に
も適用できる。さらに１本発明の適用はＴＶ会議システ
ムに限定されず１本発明は種々の画像相互の変化を検出
する場合にも適用できる。
べたが１本発明は単なる画像変化などを検出する場合に
も適用できる。さらに１本発明の適用はＴＶ会議システ
ムに限定されず１本発明は種々の画像相互の変化を検出
する場合にも適用できる。
以上述べたように４本発明によれば、フレームメモリ容
量をあまり増加させずに画面分割部の画像の連続性を保
って分割してフレームメモリに対応する画像データを記
憶させ画像の変化を並列して処理させるという方法によ
り、高速なプロセッサ フレームメモリを用いずに、そ
して、大容量のフレームメモリを用いずに、設備価格を
上昇させずに、高速な画像差検出が可能になる。
量をあまり増加させずに画面分割部の画像の連続性を保
って分割してフレームメモリに対応する画像データを記
憶させ画像の変化を並列して処理させるという方法によ
り、高速なプロセッサ フレームメモリを用いずに、そ
して、大容量のフレームメモリを用いずに、設備価格を
上昇させずに、高速な画像差検出が可能になる。
第１図は本発明の動画像差検出装置のブロック図、第２
図は第１図のメモリ手段の動画像信号分割記憶形態を示
す図、第３図は第１図のメモリ手段の動画像信号分割記
憶形態の他の例を示す図第４図は本発明の動画像差検出
装置の１実施例としての動きベクトル検出装置の構成図
、第５図は第４図の動きベクトル検出装置の動作タイミ
ング図、第６図は従来の動きベクトル検出装置の構成図
、第７図は動画像差検出の方法を示す図、第８図は他の
従来の動きベクトル検出装置の構成図である。 （符号の説明） ２・・・メモリ制御手段。 ６．１２・・・動画像差検出手段。 ８．１０・・・動画像差検出手段。 １４・・画面。 ５００・・・現在勤画像検出単位ブロック。 ５０２・・・前回動画像検出単位ブロック。
図は第１図のメモリ手段の動画像信号分割記憶形態を示
す図、第３図は第１図のメモリ手段の動画像信号分割記
憶形態の他の例を示す図第４図は本発明の動画像差検出
装置の１実施例としての動きベクトル検出装置の構成図
、第５図は第４図の動きベクトル検出装置の動作タイミ
ング図、第６図は従来の動きベクトル検出装置の構成図
、第７図は動画像差検出の方法を示す図、第８図は他の
従来の動きベクトル検出装置の構成図である。 （符号の説明） ２・・・メモリ制御手段。 ６．１２・・・動画像差検出手段。 ８．１０・・・動画像差検出手段。 １４・・画面。 ５００・・・現在勤画像検出単位ブロック。 ５０２・・・前回動画像検出単位ブロック。
Claims (1)
- １、１画面の動画像信号を分割して記憶するようになし
、相互に１画面の分割境界を中心に所定の広がりで部分
的に重複した前記動画像信号を記憶する容量を有する少
なくとも２つの独立したメモリ手段、画面の分割境界部
分を中心に部分的に重複する領域を含む対応する分割動
画像信号を対応する前記メモリ手段に記憶させるメモリ
制御手段、および、前記メモリ手段に対応して設けられ
、独立して動作し対応するメモリ手段内に記憶された動
画像信号を所定の大きさの動画像処理単位ブロックごと
に前回フレーム画面と今回フレーム画面との動画像の差
を検出する画像差算出手段を具備する動画像差検出装置
。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2179694A JPH0468986A (ja) | 1990-07-09 | 1990-07-09 | 動画像差検出装置 |
| KR1019910011363A KR100244622B1 (ko) | 1990-07-09 | 1991-07-05 | 동화상차 검출장치 |
| US07/726,853 US5153720A (en) | 1990-07-09 | 1991-07-08 | Motion image difference detecting apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2179694A JPH0468986A (ja) | 1990-07-09 | 1990-07-09 | 動画像差検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0468986A true JPH0468986A (ja) | 1992-03-04 |
Family
ID=16070244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2179694A Pending JPH0468986A (ja) | 1990-07-09 | 1990-07-09 | 動画像差検出装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5153720A (ja) |
| JP (1) | JPH0468986A (ja) |
| KR (1) | KR100244622B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5715005A (en) * | 1993-06-25 | 1998-02-03 | Matsushita Electric Industrial Co., Ltd. | Video coding apparatus and video decoding apparatus with an improved motion vector coding method |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2680619B1 (fr) * | 1991-08-21 | 1993-12-24 | Sgs Thomson Microelectronics Sa | Predicteur d'image. |
| US5351083A (en) * | 1991-10-17 | 1994-09-27 | Sony Corporation | Picture encoding and/or decoding system |
| JP2814832B2 (ja) * | 1992-04-08 | 1998-10-27 | 日本電気株式会社 | 画像符号化復号化装置 |
| DE4316168A1 (de) * | 1993-05-14 | 1994-11-17 | Sel Alcatel Ag | Bildanrufbeantworter |
| FR2719398B1 (fr) * | 1994-04-27 | 1996-07-19 | Sgs Thomson Microelectronics | Dispositif et procédé d'adressage d'une mémoire cache d'un circuit de compression d'images mobiles. |
| US5572248A (en) * | 1994-09-19 | 1996-11-05 | Teleport Corporation | Teleconferencing method and system for providing face-to-face, non-animated teleconference environment |
| US5577180A (en) * | 1995-01-05 | 1996-11-19 | The 3Do Company | Zone data streaming for 3-dimensional video environment |
| JPH10108143A (ja) * | 1996-09-27 | 1998-04-24 | Sony Corp | 画像表示制御装置および方法 |
| US6348946B1 (en) | 1997-08-14 | 2002-02-19 | Lockheed Martin Corporation | Video conferencing with video accumulator array VAM memory |
| TWI257817B (en) * | 2005-03-08 | 2006-07-01 | Realtek Semiconductor Corp | Method and apparatus for loading image data |
| WO2006105655A1 (en) * | 2005-04-06 | 2006-10-12 | March Networks Corporation | Method and system for counting moving objects in a digital video stream |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4096525A (en) * | 1976-03-08 | 1978-06-20 | William James Lathan | Video scanning change discriminator |
| US4272787A (en) * | 1978-09-07 | 1981-06-09 | Micro Consultants Limited | T.V. Picture freeze system |
-
1990
- 1990-07-09 JP JP2179694A patent/JPH0468986A/ja active Pending
-
1991
- 1991-07-05 KR KR1019910011363A patent/KR100244622B1/ko not_active Expired - Fee Related
- 1991-07-08 US US07/726,853 patent/US5153720A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5715005A (en) * | 1993-06-25 | 1998-02-03 | Matsushita Electric Industrial Co., Ltd. | Video coding apparatus and video decoding apparatus with an improved motion vector coding method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100244622B1 (ko) | 2000-02-15 |
| KR920003740A (ko) | 1992-02-29 |
| US5153720A (en) | 1992-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0466331B1 (en) | Motion image difference detecting apparatus | |
| JPH0385884A (ja) | 画像の動き検出回路 | |
| JPH0468986A (ja) | 動画像差検出装置 | |
| JPH10191236A (ja) | 画像処理装置及び画像データメモリ配置方法 | |
| US5729303A (en) | Memory control system and picture decoder using the same | |
| US20120169900A1 (en) | Image processing device and image processing method | |
| JPH07143455A (ja) | ビデオ画像デコーダおよびその信号処理方法 | |
| US5745101A (en) | Method and apparatus for controlling image display | |
| US7860166B2 (en) | Method and apparatus for motion estimation in video signal decoding | |
| JPS6145279A (ja) | スム−ジング回路 | |
| JPH03227179A (ja) | 画像データ処理装置 | |
| US6816202B1 (en) | Picture frame generating circuit and digital television system using the same | |
| US20080049035A1 (en) | Apparatus and method for accessing image data | |
| US20060203002A1 (en) | Display controller enabling superposed display | |
| JP2810528B2 (ja) | 動き補償フレーム間予測符号化における動きベクトルの探索回路 | |
| JPH0322118B2 (ja) | ||
| US20030086497A1 (en) | Motion vector detecting device improved in detection speed of motion vectors and system employing the same devices | |
| JP3382195B2 (ja) | 画像処理装置 | |
| JPH03114096A (ja) | 画像復号化装置 | |
| JPH07336689A (ja) | 動き補償回路 | |
| JPS61140270A (ja) | 画素密度変換装置 | |
| JPH03136480A (ja) | 静止画用映像演出装置 | |
| JPH11187424A (ja) | 動きベクトル検出装置及び動きベクトル検出方法 | |
| JPH0269878A (ja) | 画像データのラベル付け方式 | |
| JP3103282B2 (ja) | ブロック相関処理装置 |