JPH0385884A - 画像の動き検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、動き補償フレート間予側等を行うノコめに動
きベクトルを算出する画像の動き検出回路に関する。

［発明の概要］ 本発明は、一画面をｉｑ数ブロックに分割（２、現フレ
ームと前フレームの各ブロックの画像データを対比して
動きベクトルを算出する画像の動き検出回路において、 現フレームデータ用のメモリ部と前フレームデータ用の
メモリ部とをそれぞれ書き込みと読み出しを別個に制御
可能な二つの記憶領域部に区分した前置バッファメモリ
と、この前置バッファメモリから出力された画像データ
を各ブロック毎に演算して動きベクトルを算出する複数
の演算処理部と、書き込みと読み出しを別個に制御可能
な二つの記憶領域部を有ずろ後置バッファメモリとを有
し、現フレームと前フレームの画像データを前置バッフ
ァメモリの二つの記憶領域部に交互に記憶し、書き込み
中でない記憶領域部から画像データを読み出して各ブロ
ック毎に各演算処理部が動きベクトルを算出し、この動
きベクトルデータを後置バッファメモリの二つの記憶領
域部に交互に記憶し、書き込み中でない記憶領域部から
動きベクトルデータを読み出すことにより、 バッファメモリを有効に活用するためメモリ容量を可及
的に少なくできると共に複数の演算処理部が同時に動き
ベクトルを演算するため演算処理部の個数に比例してデ
ータ処理が速＜　ｊ；るため演算処理部内のデータ処理
を遅くでき、以しより動き検出回路を小規模に構成でき
る。

［従来の技術及び発明が解決しようとする課題］テレビ
信号の高能率符号化の一種に予測符号化手段があり、こ
の予測符号化の一つに動き補償フレーム間予測がある。

この動き浦償フレーム間予測を行うためには動きベクト
ルを知る必要があり、動きベクトルを算出するため動き
検出回路が用いられる。この動き検出回路は画面を複数
ブロックに分割し、各ブロック内での動きベクトルを算
出する。この動きベクトルの算出には大量のデータを処
理しなければならないので、数Ｍ〜数＋Ｍｂｐｓ程度の
テレビ信号の符号化装置となるとかなり高速に大量のデ
ータを処理する必要がある。

そのため、動き検出回路をＴＴＬ回路で構成することが
不可能であり、大規模な回路構成になるという欠点があ
った。

そこで、本発明はトータルのデータ処理速度は変わらな
いが、演算処理部内の演算処理速度を遅くして小規模な
回路構成とした画像の動き検出回路を提供することを目
的とする。

［課題を解決するための手段コ Ｌ足口的を達成するための本発明に係る画像の動き検出
回路は、数ラインの画像データを単位処理領域とし、こ
の単位処理領域を１夏数ブロツクに分割し、現フレーム
と前フレームの各ブロックの画像データを対比１．て動
きベクトルを算出する画像の動き検出回路において、現
フレームデータ用のメモリ部とＡｉｊフレームデータ用
のメモリ部とを１１ｉ−Ｌ、この各メモリ部を書き込み
と読み出しを別個に制御可能なＡ記憶領域部とｎ記憶領
域部に区分し、現フレームとボＪフレームの画像データ
を単位処理領域毎に前記各メモリ部の前記Ａ記憶領域部
と前記ｎ記憶領域部に交互に記憶し、書き込み中でムい
１ｊη記Ａ記憶記憶領域は前記ｎ記憶領域部から画像デ
ータを読み出す前置バッファメモリと、この前置バッフ
ァメモリから出力された現フレームと前フレームの対応
ブロックの画像データを演算して各ブロック毎の動きベ
クトルをそれぞれ算出する複数の演算処理部と、書き込
みと読み出しを別個に制御可能なＣ６２憶領域部とＸ）
記憶領域部とを有し、前記各演算処理部が出力する動き
ベクトルデータを単位処理領域毎にボｊ記Ｃ記憶領域部
と前記り記憶領域部に交互に記憶し、書き込み中でない
前記Ｃ記憶領域部又はｌ）記憶領域部から動きベクトル
データをテレビ信号の対応画像データに同期して読み出
す後置バッファメモリとを備えたものである。

［作用］ 演算処理部の前後にバッファメモリを設け、この各バッ
ファメモリを書き込みと読み出しを別個に制御可能な領
域部に区分し、前記演算処理部を複数設けて各ブロック
の動きベクトルをｊｊ１２列処理するために各演算処理
部の演算処理速度が遅くてよい。

［実施例］ 以Ｆ、本発明の実施例を図面を用いて説明する。

第２図にはＮＴＳＣ方式のテレビ信号の場合の動きベク
トル検出領域が示されている。第２図に才３いて、左側
が６０　！−１ｚで５２５走査線の場合を、右側が５０
　Ｎ−１ｚで６２５走査線の場合をそれぞれ示す。いず
れら８ラインの画像データが単位処理領域を構成し、単
位処理領域は水平方向に１６サンプル毎にｔ■−のブロ
ックに区分されて４３ブロツクから成る。第２図の左側
のテレビ信号は一フィールドにつき３０単位処理領域を
、右ｆｌｌ１１のテレヒ処理は一フイールドにつき３５
単位処理領域ををしている。

第１図には画像の動き検出回路の回路ブロック囚が示さ
れている。第１図において、ディノタルのテレビ信号は
遅延させないものと一フレーム遅延回路（図示ｔ！−ず
）を通ったものとがそれぞれ前置バゾファメモリ１に導
かれている。ＷＲバッファメモリ１は現フレームデータ
用のメモリ部２と前フレームデータｆＩＩのメモリ部３
とを有し、遅延しないテレビ信号が現フレームデータ用
のメモリ部２に、−フレーム遅延したテレビ信号がボｊ
フレームデータ用のメモリ部３にそれぞれ入力されてい
る。この各メモリ部２．３は書き込みと読み出しを別個
に制御可能なＡ記憶領域部４と８記憶領域部５とにそれ
ぞれ区分されている。このＡ記憶領域部４とＢ記憶領域
部５はそれぞれ４つのメモリバンクＡ１〜Ａ、、Ｂ、〜
Ｈ４に分離され、このメモリバンクＡｌ−Ａ４、Ｂ＋〜
Ｂ４への書き込みはＢコントローラ７の書き込み制御信
号によって制御され、又、読み出しはＡコントローラ６
の読み出し制御信号によって制御される。Ｂコントロー
ラ７及びＡコントローラ６の書き込み・読み出し制御信
号はアドレス切換回路８によってＡ記憶領域部４側かＢ
記憶領域部５側かに切換えられ、一方の制御信号がＡ記
憶領域部４　ＩＩの場合には他方の制御信号がＢ記憶領
域部５側に送られるよう制御される。このアドレス切換
回路８の切換えは例えばＢコントローラ７からの切換制
御信号によってなされ、この切換制御信号は８水平ライ
ン毎に出力される。従って、書き込みと読み出しは単位
処理領域毎に交換される。Ｂコントローラ７にはテレビ
信号の同期信号が導かれ、１３コントローラ７はこれに
基づいてＲＯＭの書き込みアドレスを出力する。この書
き込みアドレスは第３図に示すよ・）に任Ｑの！Ｐ位処
理領域の画像データかブロック１１１位でかつブｃ７ソ
ク配置順に４つのメモリバンクＡ１〜Ａ、、Ｂ、〜Ｂ４
に収納されるように設定されている。Ａコノトローラ６
はＲＯＭの読み出しアドレスを出力し、この読み出しア
ドレスは現フレームの代表ポイント（例えば３２ポイン
ト）の画像データと１１ｑフレームのｎｒｆ記代表ポイ
ントを基準と才る３０態様の画像データを；克み出すよ
う設定δれている。即ち、第４図には中央の黒丸を中心
とした動きへりトルの配置図が示され、代表ポイントに
対して動きベクトルの位差だけずれた前フレームの画像
データを順々に読み出す。このようにしてよ売み出され
ろ現フレームデータ用のメモリ部２と１１５ｊフレーム
データ用のメモリ部３の各４つのメモリバンクＡ、〜Ａ
４．８１−３４からの画像データは４（１！ｌの各演算
処理部９〜１２にそれぞれ導かれる。

各演算処理部９〜１２はブロックマブヂング法によって
動きベクトルを算出するもので、それぞれ差分絶対値演
算回路１３と累積加算回路１４と最小値検出回路１５と
から構成されている。差分絶対値演算回路１３は、Ｉｔ
（ｘｈ、ｙｈ）を第ｆフィールドの代表面素値（３２ポ
イント／ブＣＪ。

り）、（ｄｘｉ、ｄｙｅ、）を動きベクトルとすると、
ｄｋ＝ｌＩ＋（ｘｋ、Ｙｋ”）　　　Ｉｔ−ｚ（ｘｋ　
ｄｘｔｙｋ−ｄｙｅ）！　　　（１≦ｉ≦３０）を演算
して差分絶対値ｄｋを算出し、このデータを累積加算回
路１４に出力する。累積加算回路１４はＳ、−Σｄ２を
演算して各動きベクトルに対する差分絶対値ｄ５の総和
Ｓｉをそれぞれ算出し、このデータを最小値検出回路１
５に出力する。最小値検出回路１５は各動きベクトルの
総和ＳＬの内で最小の動きベクトル（Ｖｅ＝ＭＩＮ　（
Ｓｌ））を検出し、この最小の動きベクトル（Ｖｅ）の
コ−ドデータ（第４図にて黒丸の上に表示されたデータ
）を５ビツトのディノタル信号として出力する。この各
演算処理部９〜１２の動作はＡコントローラ６からのク
ロックにてなされ、各最小値検出回路１５の各出力はマ
ルチプレクサ１６に導かれている。このマルチプレクサ
１６はＡコントローラ６からの切換信号によって入力信
号を選択的に切換えて各最小値検出回路Ｉ５の全出力を
頭に後置ハソファメモリ１７に導く。

後置バヅファメモリ１７は書き込みと読み出しを別個に
制御可能なＣ記憶領域部１８とＤ記憶領域部１９とを存
する。このＣ記憶領域部１８とＤ記憶領域部Ｉ９への書
き込みはＡコン［・ローラ６の書き込み制御信号によっ
て制御され、又、読み出しはＢコントローラ７の読み出
し制御信号によって制御される。Ａコントローラ６及び
Ｂコントローラ７の書き込み・読み出し制御信号はアド
レス切換回路２０によってＣ記憶領域部１８側かＤ記憶
領域部１９側かに切換えられ、一方の制御信号がＣ記憶
領域１１８側の場合には他方の制御信号がＤ記憶領域部
１９側に送られるよう制御される。このアドレス切換回
路２０の切換えは、例えばＢコントローラ７からの切換
制御信号によってなされ、この切換制御信号は前記アド
レス切換回路２０のものと同一タイミングで８水平ライ
ン毎に出ツノされる。従って、Ｃ記憶領域部Ｉ８とＤ記
憶領域部１９には、動きベクトルデータが単位処理領域
毎に交互に記憶されると共に書き込み中でないＣ記憶領
域部１８又はＤ記憶領域部１９から動きベクトルデータ
がテレビ信号の対応画像データに同期して読み出される
。動きベクトルデータは動き検出回路の人力テレビ信号
に対して１６水平ライン分だけ遅れるため、テレビ信号
は１６水平ライン遅延回路（図示せず）を通して動きベ
クトルデータをテレビ信号に同期させている。

以下、上記構成の作用について説明する。

現フレームと前フレームのテレビ信号が同期して前置バ
ッファメモリ１に入力される。今、ｎ番目型α処理領域
の画像データが、第３図に示すように、Ｂ記憶領域部５
に書き込まれると、ｎ→−Ｉ番目単位処理領域の画像デ
ータがＡ記憶領域部４に書き込まれ、以後これが順次繰
り返されて画像データが前置バッファメモリ１に取り込
まれる。

ｎ、＋１番番目型処理領域の画像データの書き込み中に
は、Ｂ記憶領域部５のｎ番目単位処理領域の画像データ
が各演算処理部９〜１２に読み出され各ブロックの動き
ベクトルが算出され、ｎ番目単位処理領域の各ブロック
の動きベクトルが後段バッファメモリ１７の例えばＤ記
憶領域部１９に書き込まれる。次に、ｎ＋２番目単位処
理領域の画像データの書き込み中にはＡ記憶領域部４の
ｎ千１番目ｊｐ、位処理領域の画像データが各演算処理
部９〜Ｉ２にて演算処理され、ｎ＋１番目単位処理領域
の各ブロックの動きベクトルが後置バッファメモリ１７
のＣ記憶領域部１８に書き込まれる。

また、ｎ　＋　１番目型（立処理領域の動きベクトルの
古き込み中には、Ｄ記憶領域部１９のｎ番目型（在処理
領域の動きベクトルが【６水平ライン遅延したテレビ信
号に同期して読み出される。そして、以上の動作が繰り
返されて１６水平ライン伝送時間でテレビ信号の画素毎
の動きベクトルか検出される。

上記動作中の演算処理において、各演算処理部９〜Ｉ２
か並行して動きベクトルを算出するため、従来に較べて
４分のｌの処理スピードで同一・量の演算が可能であり
、各演算処理部９〜！２が１１ブロツクの動きベクトル
を算出すれば（Ｆ俺処理領域の全ての動きベクトルが算
出される。この尖施例では４個の演算処理部９〜１２を
並行に設けたが、演算処理部９〜１２の個数は演算処理
部９〜１２をＴＴＬ回路で構成可能な処理スピードとな
るよう適宜設定される。

［発明の効果］ 以上述べたように本発明よれば、−・画面を複数ブロッ
クに分割し、現フレーｌ、と前フレームの、１ブロツク
の画像データを対比（７て動きベクトルを算出する画像
の動き検出回路において、現フレームデータ用のメモリ
）事と＋ｉＶフレームデータ用のメモリ部とをそれぞれ
書き込みと読み出しを別個に制御可能な二つの記憶領域
部に区分した前置バッファメモリと、この前置バッファ
メモリから出力された画像データを各ブロック毎に演算
して動きベクトルを算出する複数の演算処理部と、書き
込みと読み出しを別個に制御可能な二つの記憶領域部を
有する後置バッファメモリとから構成したので、バッフ
ァメモリを有効に活用するためメモリ容積を可及的に少
なくできると共に複数の演算処理部が同時に動きベクト
ルを演算するため演算処理部の個数に比例して全体とし
てデータ処理が速くなる結果、演算処理部内のデータ処
理を遅くできるため演算処理部をＴＴＬ回路で構成でき
、以−Ｌより動き検出回路を小規模に構成できるという
効果を奏する。また、演算処理部を容易にＩＣ化できる
ため、この部分を１チツプ化することにより飛躍的にコ
ンパクトでかつ低コストな動き検出回路を構成できる。

【図面の簡単な説明】

第１図乃至第４図は本発明の実施例を示し、第１図は動
き検出回路の回路ブロック図、第２図は動きベクトル検
出領域を示す図、第３図は前置バッファメモリにおける
画面とメモリバンクの対応を示す図、第４図は動きベク
トルの配置図である。 １・・・前置バッファメモリ、９〜１２・・・演算処理
部、１７・・後置バッファメモリ。

Claims (1)

【特許請求の範囲】
1. （１）数ラインの画像データを単位処理領域とし、この
   単位処理領域を複数ブロックに分割し、現フレームと前
   フレームの各ブロックの画像データを対比して動きベク
   トルを算出する画像の動き検出回路において、 現フレームデータ用のメモリ部と前フレームデータ用の
   メモリ部とを有し、この各メモリ部を書き込みと読み出
   しを別個に制御可能なＡ記憶領域部とＢ記憶領域部に区
   分し、現フレームと前フレームの画像データを単位処理
   領域毎に前記各メモリ部の前記Ａ記憶領域部と前記Ｂ記
   憶領域部に交互に記憶し、書き込み中でない前記Ａ記憶
   領域部又は前記Ｂ記憶領域部から画像データを読み出す
   前置バッファメモリと、 この前置バッファメモリから出力された現フレームと前
   フレームの対応ブロックの画像データを演算して各ブロ
   ック毎の動きベクトルをそれぞれ算出する複数の演算処
   理部と、 書き込みと読み出しを別個に制御可能なＣ記憶領域部と
   Ｄ記憶領域部とを有し、前記各演算処理部が出力する動
   きベクトルデータを単位処理領域毎に前記Ｃ記憶領域部
   と前記Ｄ記憶領域部に交互に記憶し、書き込み中でない
   前記Ｃ記憶領域部又はＤ記憶領域部から動きベクトルデ
   ータをテレビ信号の対応画像データに同期して読み出す
   後置バッファメモリとを備えたことを特徴とする画像の
   動き検出回路。