JPH046964B2 - - Google Patents

Info

Publication number
JPH046964B2
JPH046964B2 JP57205301A JP20530182A JPH046964B2 JP H046964 B2 JPH046964 B2 JP H046964B2 JP 57205301 A JP57205301 A JP 57205301A JP 20530182 A JP20530182 A JP 20530182A JP H046964 B2 JPH046964 B2 JP H046964B2
Authority
JP
Japan
Prior art keywords
control
circuit
data
control sequence
white
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57205301A
Other languages
Japanese (ja)
Other versions
JPS5995612A (en
Inventor
Hisao Sudo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RKC Instrument Inc
Original Assignee
Rika Kogyo Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rika Kogyo Inc filed Critical Rika Kogyo Inc
Priority to JP57205301A priority Critical patent/JPS5995612A/en
Publication of JPS5995612A publication Critical patent/JPS5995612A/en
Publication of JPH046964B2 publication Critical patent/JPH046964B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00Testing or monitoring of control systems or parts thereof
    • G05B23/02Electric testing or monitoring

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Programmable Controllers (AREA)
  • Indicating Measured Values (AREA)
  • Testing And Monitoring For Control Systems (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】 本発明は、熱処理炉の温度制御等に用いられる
調節計等、予め設定した制御シーケンスにしたが
つて制御対象を制御し、その制御状態を内蔵の図
形表示装置により表示するようにした制御装置に
関するものである。
Detailed Description of the Invention The present invention controls a controlled object, such as a controller used for controlling the temperature of a heat treatment furnace, according to a preset control sequence, and displays the control state using a built-in graphic display device. The present invention relates to a control device configured to do so.

この種の装置としては、例えば特開昭56−
111903号、特開昭56−111904号に示すプログラム
設定装置等がある。このような装置の運用に際し
ては、現在の制御状態がどのようになつている
か、また、その制御状態が予め設定した制御シー
ケンス(制御パターン)上のどの位置にあるか等
を把握したい場合がある。
As this type of device, for example, JP-A-56-
There are program setting devices shown in No. 111903 and Japanese Unexamined Patent Publication No. 111904/1983. When operating such equipment, it may be necessary to understand the current control state and where the control state is in a preset control sequence (control pattern). .

この目的を達成する方法としては、例えば前記
公開特許公報に開示されているように、現在実行
している制御シーケンスのステツプ番号や、その
時に選択されている制御パラメータを発光素子で
表示することも有効である。また、制御開始から
現在までの経過時間を数値表示するようにしてお
き、経過時間と制御シーケンス図(表)から現在
の制御状態を推定するという方法も可能である。
As a method for achieving this purpose, for example, as disclosed in the above-mentioned published patent application, the step number of the currently executed control sequence and the control parameter selected at that time may be displayed using a light emitting element. It is valid. It is also possible to display a numerical value of the elapsed time from the start of control to the present, and estimate the current control state from the elapsed time and a control sequence diagram (table).

しかし、以上のような方法は、制御シーケンス
自体を把握しておくか、あるいは制御シーケンス
図(表)を用意しておく必要があり、また、制御
シーケンスと対応付けて現在の制御状態を把握す
るのに若干の時間を要し緊急時に不便であり、さ
らに、制御状態を誤認しやすい等、改善の余地が
ある。
However, with the above method, it is necessary to understand the control sequence itself or prepare a control sequence diagram (table), and also to understand the current control state by correlating it with the control sequence. It takes some time to complete the process, which is inconvenient in an emergency, and furthermore, there is room for improvement as it is easy to misidentify the control status.

したがつて、本発明の目的は、予め設定した制
御シーケンスにしたがつて制御対象を制御し、こ
の制御状態を図形表示装置により表示するように
した制御装置において、動作時点ならびにその前
後の制御状態を制御シーケンスと対応付けて、上
記図形表示装置から直読でき、前述の如き不都合
を悉く解消できる制御装置を提供するにある。
Therefore, an object of the present invention is to provide a control device that controls a controlled object according to a preset control sequence and displays the control state on a graphic display device, which displays the control state at the time of operation and before and after the control. It is an object of the present invention to provide a control device that can directly read the information from the graphic display device by associating it with a control sequence, and can eliminate all of the above-mentioned inconveniences.

このような本発明の制御装置は、制御シーケン
スを時間と対応付けて図形表示装置の画面に2次
元の図形として表示し、同図形の現時刻より以前
の部分と以後の部分とで白黒関係を逆転させると
いうものである。ただし、これは白黒表示の場合
であり、一般的には、表示図形の線と余白部の明
暗(濃度)または色彩の関係を上記のように逆転
させるものである。
Such a control device of the present invention associates a control sequence with time and displays it as a two-dimensional figure on the screen of a figure display device, and shows the black-and-white relationship between the part before and the part after the current time of the same figure. It is about reversing it. However, this is a case of black and white display, and generally the relationship between brightness (density) or color between the lines of the displayed figure and the margins is reversed as described above.

以下、図面を参照しながら本発明の一実施例に
ついて詳述する。
Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings.

第1図は、本発明に係る制御装置のブロツク図
である。
FIG. 1 is a block diagram of a control device according to the present invention.

同図において、1はマイクロプロセツサ
(MPU)である。2は入力制御回路であり、この
回路を通じてキーボード3から入力されるデータ
や制御対象(図示せず)からの帰還信号がMPU
1に取り込まれる。4は不揮発性のデータメモリ
であり、MPU1はキーボード3からの入力デー
タ(制御シーケンスの設定データ等)や、その他
の保存すべきデータをこのデータメモリ4に格納
する。尚、MPU1のプログラムは図示しない固
定メモリに格納されている。5は操作回路であ
り、MPU1から与えられるデータにしたがつて
制御対象を操作するための信号を出力する。尚、
制御対象の遅れ時間が小さい場合は、この操作回
路5の出力信号またはそれに関係した信号を前記
の帰還信号として用いる場合がある。6は液晶表
示パネルを用いた図形表示装置であり、これにつ
いては後述する。
In the figure, 1 is a microprocessor (MPU). 2 is an input control circuit, through which data input from the keyboard 3 and feedback signals from a controlled object (not shown) are sent to the MPU.
1. 4 is a nonvolatile data memory, and the MPU 1 stores input data from the keyboard 3 (control sequence setting data, etc.) and other data to be saved. Note that the program of the MPU 1 is stored in a fixed memory (not shown). Reference numeral 5 denotes an operation circuit, which outputs a signal for operating the controlled object according to data given from the MPU 1. still,
If the delay time of the controlled object is small, the output signal of the operating circuit 5 or a signal related thereto may be used as the feedback signal. 6 is a graphic display device using a liquid crystal display panel, which will be described later.

この制御装置の動作の概略は以下の通りであ
る。
An outline of the operation of this control device is as follows.

先ず、制御シーケンスの設定を行う場合、操作
者はその旨の指令をキーボード3から入力する。
この指令が入力されると、MPU1は制御シーケ
ンス設定用のプログラムを起動し、入力データ項
目等を図形表示装置6に表示させる。この表示内
容にしたがつて操作者がキーボード3より必要な
数値データを入力すると、MPU1はその入力デ
ータをデータメモリ4に順次格納する一方、その
入力データにしたがつて制御シーケンスのパター
ンを生成し、それを図形表示装置6に表示させ
る。
First, when setting a control sequence, the operator inputs a command to that effect from the keyboard 3.
When this command is input, the MPU 1 starts a control sequence setting program and causes the graphic display device 6 to display input data items and the like. When the operator inputs necessary numerical data from the keyboard 3 according to the displayed contents, the MPU 1 sequentially stores the input data in the data memory 4 while generating a control sequence pattern according to the input data. , and display it on the graphic display device 6.

このようにして、操作者は表示内容を観察しな
がら所望の制御シーケンスを設定する。
In this way, the operator sets a desired control sequence while observing the displayed content.

実際の制御動作を実行させるには、先ず、キー
ボード3から制御シーケンスを指定する。MPU
1は指定された制御シーケンスのデータをデータ
メモリ4から読み出し、制御シーケンスのパター
ン等を生成して図形表示装置6に表示させ、それ
が完了すると準備完了の旨を図形表示装置6に表
示する。その後、キーボード3より起動指令を入
力すると、MPU1は制御動作用のプログラムを
起動し、制御シーケンスによつて決まる各時点の
目標値と帰還信号の値との偏差を算出し、同偏差
が最小となるように操作回路5を制御する。
To execute an actual control operation, first, a control sequence is designated from the keyboard 3. MPU
1 reads the data of the designated control sequence from the data memory 4, generates a control sequence pattern, etc. and displays it on the graphic display device 6, and when it is completed, displays on the graphic display device 6 that preparation is complete. After that, when a start command is input from the keyboard 3, the MPU 1 starts the program for control operation, calculates the deviation between the target value at each point determined by the control sequence and the value of the feedback signal, and calculates the deviation between the target value and the value of the feedback signal at each point determined by the control sequence. The operating circuit 5 is controlled so that this occurs.

以後、図形表示装置6において、本発明装置の
制御状態の表示が行われるが、これについては以
下に説明する。
Thereafter, the control state of the device of the present invention is displayed on the graphic display device 6, which will be explained below.

第2図は、図形表示装置6のブロツク図であ
る。
FIG. 2 is a block diagram of the graphic display device 6.

11はドライバ回路を内蔵した公知の液晶表示
パネルであり、表示画面はM行×N列のマトリツ
クスに構成されている。12はMPU1から供給
されるクロツクで駆動されるカウンタである。液
晶表示パネル11のラスタ走査用の行/列アドレ
ス信号はこのカウンタ12で生成し、液晶表示パ
ネル11および制御回路13へ供給される。ま
た、列アドレス信号は比較回路14にも入力され
る。15,16はMPU1のデータバスに接続さ
れたラツチ回路であり、これらのラツチ回路1
5,16の保持内容は制御回路13と比較回路1
4へそれぞれ入力される。17,18はランダム
アクセスメモリ(RAM)であり、制御回路13
によつて読み書きされる。19は文字や記号等の
パターンを発生するための固定メモリ(ROM)
である。20はオア回路であり、ROM19と
RAM18の出力データ(ビツト並列)を論理和
する。21はオア回路20の出力データをビツト
直列のデータに変換する並列/直列変換回路(例
えばシフトレジスタ)である。この並列/直列変
換回路21の出力データは例えば白/黒反転回路
22を経由し、ビデオ信号として液晶表示パネル
11へ入力される。この白/黒反転回路22は、
比較回路14の出力信号がオフ状態であれば、入
力データの「1」(黒)は「1」として、「0」
(白)は「0」としてそのまゝ出力するが、比較
回路14の出力信号がオン状態の時は、入力デー
タの「1」と「0」をそれぞれ「0」と「1」に
反転して出力する。
Reference numeral 11 denotes a known liquid crystal display panel having a built-in driver circuit, and the display screen is arranged in a matrix of M rows and N columns. 12 is a counter driven by a clock supplied from MPU1. Row/column address signals for raster scanning of the liquid crystal display panel 11 are generated by this counter 12 and supplied to the liquid crystal display panel 11 and the control circuit 13. The column address signal is also input to the comparator circuit 14. 15 and 16 are latch circuits connected to the data bus of MPU1, and these latch circuits 1
The contents held in 5 and 16 are the control circuit 13 and comparison circuit 1.
4 respectively. 17 and 18 are random access memories (RAM), and the control circuit 13
read and written by 19 is a fixed memory (ROM) for generating patterns such as characters and symbols.
It is. 20 is an OR circuit, and ROM19 and
The output data (bit parallel) of the RAM 18 is ORed. Reference numeral 21 denotes a parallel/serial conversion circuit (for example, a shift register) that converts the output data of the OR circuit 20 into bit-serial data. The output data of this parallel/serial conversion circuit 21 is input to the liquid crystal display panel 11 as a video signal via, for example, a white/black inversion circuit 22. This white/black inversion circuit 22 is
If the output signal of the comparator circuit 14 is in the off state, the input data "1" (black) is treated as "1" and "0".
(white) is output as is as "0", but when the output signal of the comparator circuit 14 is on, the input data "1" and "0" are inverted to "0" and "1" respectively. and output it.

尚、各部の制御信号の詳細は図中省略してあ
る。
Note that details of control signals for each part are omitted in the figure.

次に、表示動作について説明する。 Next, the display operation will be explained.

MPU1は制御動作の開始に先立つて、液晶表
示パネル11に表示する制御シーケンスやその他
のパターンのデータをRAM18に、また、文字
や記号のパターンを発生するためのデータ
(ROM19のアドレス)をRAM17に書き込
む。これらのデータの書込みは制御回路13によ
つて行われる。即ち、MPU1からデータバスと
ラツチ回路15を経由して書込みモードが指定さ
れると、制御回路13は、MPU1からラツチ回
路15に転送されてくるデータを、同じくラツチ
回路15に転送されたアドレスデータで指定され
るRAM17または18のアドレスに書き込む。
Prior to the start of control operations, the MPU 1 transfers control sequence and other pattern data to be displayed on the liquid crystal display panel 11 to the RAM 18, and also transfers data (addresses of the ROM 19) for generating character and symbol patterns to the RAM 17. Write. Writing of these data is performed by the control circuit 13. That is, when the write mode is designated from the MPU 1 via the data bus and the latch circuit 15, the control circuit 13 converts the data transferred from the MPU 1 to the latch circuit 15 into the address data also transferred to the latch circuit 15. Write to the address of RAM 17 or 18 specified by .

このようにしてRAM17,18に必要なデー
タの書込みが完了すると、MPU1はラツチ回路
15を通じて制御回路13を読出しモードに切り
替え、また、ラツチ回路16をリセツトする。読
出しモードに切り替わると、制御回路13はカウ
ンタ12から供給される行/列アドレス信号にし
たがつてRAM17,18をアドレス指定しなが
ら同RAM17,18を連続的にアクセスする。
RAM17の読出しデータはROM19のアドレ
ス入力に与えられ、文字や記号等のドツトパター
ンデータがビツト並列(例えば8ビツト)に
ROM19から読み出され、一方、RAM18か
らは制御シーケンスや時間軸等のドツトパターン
データがビツト並列に読み出される。これらの2
つのドツトパターンデータはオア回路20で論理
和合成され、並列/直列変換回路21でビツト直
列のデータに変換された後、白/黒反転回路22
を経由して液晶表示パネル11へ送られ、表示さ
れる。この時点ではラツチ回路16はリセツトさ
れているため、液晶表示パネル11の全走査期間
にわたつて比較回路14の出力はオフ状態とな
り、白/黒反転回路22は白黒反転を行わない。
When writing of the necessary data to the RAMs 17 and 18 is completed in this manner, the MPU 1 switches the control circuit 13 to the read mode through the latch circuit 15, and also resets the latch circuit 16. When switching to the read mode, the control circuit 13 sequentially accesses the RAMs 17 and 18 while addressing them in accordance with the row/column address signals supplied from the counter 12.
The read data of RAM 17 is given to the address input of ROM 19, and dot pattern data such as characters and symbols are arranged in bit parallel (e.g. 8 bits).
Data is read out from the ROM 19, while dot pattern data such as control sequences and time axes are read out in parallel bits from the RAM 18. These two
The two dot pattern data are logically summed in an OR circuit 20, converted into bit-serial data in a parallel/serial conversion circuit 21, and then transferred to a white/black inversion circuit 22.
It is sent to the liquid crystal display panel 11 via , and displayed. At this point, the latch circuit 16 has been reset, so the output of the comparator circuit 14 is off during the entire scanning period of the liquid crystal display panel 11, and the white/black inversion circuit 22 does not perform black and white inversion.

この時の液晶表示パネル11の画面表示の一例
を第3図に示す。同図において、Aは制御シーケ
ンスのパターン、Bは経過時間を目盛つた時間軸
のパターン、Cは制御量(例えば温度)を目盛つ
たパターンである。これらのパターンA、B、C
は全域にわたって「黒」で表示され、余白部は
「白」で表示される。尚、パターンB、Cの目盛
単位等を示す数字や文字、その他の記号も一般に
表示するが、煩雑さを避けるため図中省略してあ
る。
An example of the screen display on the liquid crystal display panel 11 at this time is shown in FIG. In the figure, A is a pattern of a control sequence, B is a pattern of a time axis in which elapsed time is calibrated, and C is a pattern in which a control amount (for example, temperature) is calibrated. These patterns A, B, C
is displayed in "black" over the entire area, and the margins are displayed in "white". Note that although numbers, letters, and other symbols indicating the scale units of patterns B and C are generally displayed, they are omitted from the drawings to avoid complication.

実際の制御動作を起動した後は、一定の時間間
隔で、MPU1は現在までの経過時間に相当する
データ、即ち、画面の時間軸上で現在の時刻に対
応する列アドレスをデータバスを通じてラツチ回
路16に設定する。このラツチ回路16に設定さ
れた列アドレスよりも、カウンタ12から出力さ
れる列アドレス信号で示される列アドレスの方が
小さい期間は、比較回路14の出力がオン状態に
なり白/黒反転回路22で白/黒反転が行われ
る。
After starting the actual control operation, the MPU 1 transmits data corresponding to the elapsed time up to the present time, that is, the column address corresponding to the current time on the time axis of the screen, to the latch circuit through the data bus at regular time intervals. Set to 16. During a period in which the column address indicated by the column address signal output from the counter 12 is smaller than the column address set in the latch circuit 16, the output of the comparator circuit 14 is turned on and the white/black inversion circuit 22 White/black inversion is performed.

したがつて、液晶表示パネル11の表示は例え
ば第4図に示した如くになる。即ち、現在の時刻
に相当する列アドレス位置を境にして、左側の領
域では黒地にパターンA、Bが「白」で表示さ
れ、右側の領域と白黒の関係が逆になる。白黒反
転の境界位置は、時間の経過につれ図中右側へ
徐々に移動する。
Therefore, the display on the liquid crystal display panel 11 is as shown in FIG. 4, for example. That is, with the column address position corresponding to the current time as the border, in the area on the left, patterns A and B are displayed in "white" on a black background, and the relationship between black and white is reversed in the area on the right. The boundary position of black and white reversal gradually moves to the right in the figure as time passes.

このように、制御シーケンス全体のパターンが
現存以前とそれ以後とで白黒関係を反転して表示
されるので、現存ならびにその前後の制御状態と
その制御シーケンスとの関係は一目瞭然である。
In this way, the pattern of the entire control sequence is displayed with the black and white relationship reversed between before and after the current state, so the relationship between the current, previous and subsequent control states and the control sequence is obvious at a glance.

第5図は画面表示の他の一例を示す図である。 FIG. 5 is a diagram showing another example of screen display.

本例は複数のリレー等を時間と共に一定の制御
シーケンスにしたがつてオン/オフするような場
合であり、符号Dで示すパターンは個々のリレー
等のオン期間を示し、これらのパターン全体で制
御シーケンスを示すことになる。Bは前例と同様
の時間軸パターンであり、Eは各リレー等を識別
する文字等のパターンである。この例において
も、現在の時刻に相当する列アドレス位置を境に
して、白黒関係を反転して表示するので、現在な
らびにその前後の制御状態とその制御シーケンス
との関係を直読できる。
This example is a case where multiple relays, etc. are turned on/off according to a certain control sequence over time, and the pattern indicated by the symbol D indicates the ON period of each relay, etc., and the control is performed using these patterns as a whole. It will show the sequence. B is a time axis pattern similar to the previous example, and E is a pattern of characters etc. that identifies each relay etc. In this example as well, since the black-and-white relationship is inverted and displayed with the column address position corresponding to the current time as the boundary, the relationship between the current and previous and subsequent control states and their control sequences can be directly read.

尚、本実施例では、上記液晶表示パネル11に
おいて、白黒表示するものであつたが、例えば緑
色の明暗によつて図形表示を行うものであつても
よく、その場合の表示の制御は白黒表示の場合と
同様である。さらに、2種の色彩で、図形を表示
する表示パネルを用いることもでき、その場合
は、白/黒反転回路22のかわりに色彩の関係を
逆転させる回路を設け、それを比較回路14の出
力によつて制御すればよい。
In this embodiment, the liquid crystal display panel 11 displays a black and white display, but it may also display a figure by changing the brightness and darkness of green, for example. The same is true for . Furthermore, it is also possible to use a display panel that displays figures in two types of colors; in that case, a circuit for reversing the color relationship is provided in place of the white/black inversion circuit 22, and the output of the comparison circuit 14 is It can be controlled by

こゝまで一実施例について説明したが、本発明
は同実施例の構成にのみ限定されるものではな
い。例えば、図形表示装置の表示素子はプラズマ
表示パネル等、図形表示の可能な他の素子を用い
てもよい。図形表示装置の回路構成も必要に応じ
て種々変更してもよい。このことは、本発明制御
装置の全体構成についても同様である。
Although one embodiment has been described so far, the present invention is not limited to the configuration of the same embodiment. For example, as the display element of the graphic display device, other elements capable of displaying graphics, such as a plasma display panel, may be used. The circuit configuration of the graphic display device may also be modified in various ways as necessary. This also applies to the overall configuration of the control device of the present invention.

以上に詳述したように、本発明に係る制御装置
は、図形表示装置を有し、この図形表示装置に制
御シーケンスを2次元の図形として表示し、同図
形の現時刻より以前の部分とそれ以後の部分とで
白黒関係を逆転させるから(明暗または色彩関係
を逆転させるから)、表示画面から動作時点なら
びにその前後の制御状態を制御シーケンスと関係
付けて直読することができ、迅速かつ容易に現在
ならびにその前後の制御状態が把握可能となり、
また、誤認識の危険も減る等、多くの効果が得ら
れる。
As described in detail above, the control device according to the present invention has a graphic display device, displays a control sequence as a two-dimensional graphic on the graphic display device, and displays a portion of the graphic before the current time and a portion thereof. Since the black-and-white relationship is reversed in the subsequent parts (the brightness and color relationship is reversed), the operating point and the control status before and after that can be directly read from the display screen in relation to the control sequence, quickly and easily. It becomes possible to grasp the current and previous control status,
In addition, many effects can be obtained, such as reducing the risk of misrecognition.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の制御装置の一実施例を示す概
略ブロツク図、第2図は上記制御装置中の図形表
示装置の詳細ブロツク図、第3図ないし第5図は
図形表示装置の表示例を示す図である。 1……マイクロプロセツサ(MPU)、6……図
形表示装置、11……液晶表示パネル、12……
カウンタ、13……制御回路、14……比較回
路、15,16……ラツチ回路、17,18……
ランダムアクセスメモリ(RAM)、19……固
定メモリ(ROM)、20……オア回路、21…
…並列/直列変換回路、22……白/黒反転回
路。
FIG. 1 is a schematic block diagram showing one embodiment of the control device of the present invention, FIG. 2 is a detailed block diagram of a graphic display device in the control device, and FIGS. 3 to 5 are display examples of the graphic display device. FIG. 1... Microprocessor (MPU), 6... Graphic display device, 11... Liquid crystal display panel, 12...
Counter, 13... Control circuit, 14... Comparison circuit, 15, 16... Latch circuit, 17, 18...
Random access memory (RAM), 19... fixed memory (ROM), 20... OR circuit, 21...
...Parallel/serial conversion circuit, 22...White/black inversion circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 予め設定した制御シーケンスにしたがつて制
御対象を制御し、当該制御状態を図形表示装置に
より表示するようにした制御装置において、前記
図形表示装置の画面に前記制御シーケンスを経過
時間と対応付けて2次元の図形として表示し、か
つ同図形の現時刻より以前の部分とそれ以後の部
分とで、同図形の線と余白部の明暗または色彩の
関係を逆転させて、制御状態を表示することを特
徴とする制御装置。
1. In a control device that controls a controlled object according to a preset control sequence and displays the control state on a graphic display device, the control sequence is associated with elapsed time on the screen of the graphic display device. To display a control state by displaying a two-dimensional figure and reversing the brightness or color relationship between the lines and margins of the same figure between the part before the current time and the part after the current time. A control device characterized by:
JP57205301A 1982-11-23 1982-11-23 Control state display system Granted JPS5995612A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57205301A JPS5995612A (en) 1982-11-23 1982-11-23 Control state display system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57205301A JPS5995612A (en) 1982-11-23 1982-11-23 Control state display system

Publications (2)

Publication Number Publication Date
JPS5995612A JPS5995612A (en) 1984-06-01
JPH046964B2 true JPH046964B2 (en) 1992-02-07

Family

ID=16504688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57205301A Granted JPS5995612A (en) 1982-11-23 1982-11-23 Control state display system

Country Status (1)

Country Link
JP (1) JPS5995612A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4803039A (en) * 1986-02-03 1989-02-07 Westinghouse Electric Corp. On line interactive monitoring of the execution of process operating procedures
JPH01258105A (en) * 1988-04-08 1989-10-16 Fanuc Ltd Pc program displaying system
JP2546890B2 (en) * 1989-03-22 1996-10-23 株式会社チノー Program controller

Also Published As

Publication number Publication date
JPS5995612A (en) 1984-06-01

Similar Documents

Publication Publication Date Title
US3973244A (en) Microcomputer terminal system
US5138305A (en) Display controller
JPS644193B2 (en)
US4642625A (en) Graphic processor for color and positional data of an image to be displayed
JPS60124724A (en) Touch panel input device
US6028587A (en) Display device for controlling display gradation in display dots by writing image data in image memory
JPH046964B2 (en)
USRE30785E (en) Microcomputer terminal system
JPH06118942A (en) Liquid crystal display controller and liquid crystal display system
US4772883A (en) CRT display control system
JP2635627B2 (en) Display control method
JP2568217B2 (en) Character processor
JP3891311B2 (en) Image display device
JPH11109937A (en) Display control device
JP2901658B2 (en) Display controller
JPH0445875B2 (en)
JP3518306B2 (en) Bitmap display method and apparatus
JP2822421B2 (en) Scanning display
JPH03164793A (en) Liquid crystal display device
KR880000993B1 (en) Rome use method for a fixed pattern
JPS604988A (en) Image display
JP2562557Y2 (en) Display control device
JPH0337024Y2 (en)
JPH0227677B2 (en)
JPS6242277B2 (en)