JPH0469719A - 情報処理素子 - Google Patents
情報処理素子Info
- Publication number
- JPH0469719A JPH0469719A JP2184526A JP18452690A JPH0469719A JP H0469719 A JPH0469719 A JP H0469719A JP 2184526 A JP2184526 A JP 2184526A JP 18452690 A JP18452690 A JP 18452690A JP H0469719 A JPH0469719 A JP H0469719A
- Authority
- JP
- Japan
- Prior art keywords
- neuron
- molecular
- transparent
- electrode
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/067—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using optical means
- G06N3/0675—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using optical means using electro-optical, acousto-optical or opto-electronic means
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Computational Linguistics (AREA)
- Data Mining & Analysis (AREA)
- Artificial Intelligence (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Neurology (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、神経情報処理におけるニューロン間の配線
状態を表すシナプス強度マトリックス（Ｔｉ ｊ）を素
子内部に形成された発光素子から光で書き込むことので
きる情報処理素子に関するものである。
状態を表すシナプス強度マトリックス（Ｔｉ ｊ）を素
子内部に形成された発光素子から光で書き込むことので
きる情報処理素子に関するものである。
〔従来の技術］
第４図は例えば、ジヱイ ジェイ ホップフィールド（
Ｊ 、 Ｊ 、 Ｈｏｐｆｉｅｌｄ ）他、サイエンス
、２３３，６２５頁１９８６年（５ｃｉｅｎｃｅ 、
２３３． ｐ６２５（１９８６））に示された神経回路
網を模擬した情報処理素子の集積回路構成図であり、図
において、（１）は１つのニューロンの構成単位を表し
、（２）はニューロンの構成要素である抵抗、（３）は
二、−ロンの構成要素であるコンデンサ、（４）はニュ
ーロンの構成要素である増幅器、（５）はニューロン間
の相互作用の度合を表すＴｉｊ 、 （６）ハニューロ
ンへ（７）入力線、（７＋ハニユーロンからの出力線で
ある。
Ｊ 、 Ｊ 、 Ｈｏｐｆｉｅｌｄ ）他、サイエンス
、２３３，６２５頁１９８６年（５ｃｉｅｎｃｅ 、
２３３． ｐ６２５（１９８６））に示された神経回路
網を模擬した情報処理素子の集積回路構成図であり、図
において、（１）は１つのニューロンの構成単位を表し
、（２）はニューロンの構成要素である抵抗、（３）は
二、−ロンの構成要素であるコンデンサ、（４）はニュ
ーロンの構成要素である増幅器、（５）はニューロン間
の相互作用の度合を表すＴｉｊ 、 （６）ハニューロ
ンへ（７）入力線、（７＋ハニユーロンからの出力線で
ある。
次に動作について説明する。外部信号により入力された
情報は、情報処理素子の入力として例えば電流として配
線（６）中に伝わってニューロン（１）に入力される。
情報は、情報処理素子の入力として例えば電流として配
線（６）中に伝わってニューロン（１）に入力される。
ニューロン（１）に入力される手前で他のニューロンの
出力線（７）とＴｉｊ（５）をはさんで結合されており
、当初の入力電流は、これらの影響を受けたものとして
ニューロン（１）に入力される。Ｔｉｊは一般的には、
固定抵抗で作られており、情報処理素子を形成する時に
素子内に同時に形成される。
出力線（７）とＴｉｊ（５）をはさんで結合されており
、当初の入力電流は、これらの影響を受けたものとして
ニューロン（１）に入力される。Ｔｉｊは一般的には、
固定抵抗で作られており、情報処理素子を形成する時に
素子内に同時に形成される。
ニューロン内では、電流値が抵抗（２）、コンデンサ（
３）により電圧に変換され、増幅器で処理されることに
より、発火（＋■）あるいは抑制（−Ｖ〕の出力を出す
。各ニューロンの出力がネットワーク全体として安定し
た時に出力値から最適とされる目的情報が得られる。
３）により電圧に変換され、増幅器で処理されることに
より、発火（＋■）あるいは抑制（−Ｖ〕の出力を出す
。各ニューロンの出力がネットワーク全体として安定し
た時に出力値から最適とされる目的情報が得られる。
従来の情報処理素子は以上のように構成されているので
、素子内にニューロンと配線部、Ｔｉｊを予め作らなけ
ればならないので、素子内に集積化できるニューロンの
数が少なかったり、Ｔｉｊを違う値に変更することが不
可能であるなどの問題点があった。
、素子内にニューロンと配線部、Ｔｉｊを予め作らなけ
ればならないので、素子内に集積化できるニューロンの
数が少なかったり、Ｔｉｊを違う値に変更することが不
可能であるなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、ニューロンの集積度を高めることができると
ともに、Ｔｉｊの値を容特に書き換えることのできる情
報処理素子を得ることを目的する。
たもので、ニューロンの集積度を高めることができると
ともに、Ｔｉｊの値を容特に書き換えることのできる情
報処理素子を得ることを目的する。
この発明に係る情報処理素子は、神経回路網のうちのニ
ューロン機能を模擬した半導体集積回路部と、この集積
回路部上に設けられたヘテロ分子接合を持つ分子膜を電
極ではさんだ構造の光電変換機能部と発光機能部とを備
え、この光電変換機能部に対して発光機能部分からのＴ
ｉｊ光信号を書き込めるようにしたものである。
ューロン機能を模擬した半導体集積回路部と、この集積
回路部上に設けられたヘテロ分子接合を持つ分子膜を電
極ではさんだ構造の光電変換機能部と発光機能部とを備
え、この光電変換機能部に対して発光機能部分からのＴ
ｉｊ光信号を書き込めるようにしたものである。
また、この発明に係る情報処理素子は、上記光電変換機
能部と発光機能部を多層構造として、ニューロン回路領
域がマトリクス状に設けられた半導体集積回路上に形成
したものである。
能部と発光機能部を多層構造として、ニューロン回路領
域がマトリクス状に設けられた半導体集積回路上に形成
したものである。
この発明においては、ニューロン回路頭域柑互間の結合
Ｔｉｊ部を、ニューロン回路領域が設けられた半導体集
積回路部上に設けられた光電変換機能を有するヘテロ分
子接合を持つ分子膜とこれをはさむ電極とで構成し、発
光機能を有するヘテロ接合をもつ分子膜とこれをはさむ
電極とで構成されるマトリックス発光素子の光により結
合関係を入力する構成としたから、これらの結合関係を
変史することができるとともに、ヘテロ分子接合を持つ
分子膜とこれをはさむ電極で構成された充電変換機能部
と発光機能部とを半導体集積回路上に三次元的に構築す
ることにより、単位面積あたりに集積化できるニューロ
ンの数を飛躍的に増加させることかできる。
Ｔｉｊ部を、ニューロン回路領域が設けられた半導体集
積回路部上に設けられた光電変換機能を有するヘテロ分
子接合を持つ分子膜とこれをはさむ電極とで構成し、発
光機能を有するヘテロ接合をもつ分子膜とこれをはさむ
電極とで構成されるマトリックス発光素子の光により結
合関係を入力する構成としたから、これらの結合関係を
変史することができるとともに、ヘテロ分子接合を持つ
分子膜とこれをはさむ電極で構成された充電変換機能部
と発光機能部とを半導体集積回路上に三次元的に構築す
ることにより、単位面積あたりに集積化できるニューロ
ンの数を飛躍的に増加させることかできる。
また、この発明においては、上記光電変換機能部を多層
構造として、ニューロン回路頭域が７トリクス状に設け
られた半導体集積回路上に設けた構成としたから、Ｔｊ
Ｊ結合をつくるための配線数を減少することができ、集
積化できるニューロンの数を増大することができる。
構造として、ニューロン回路頭域が７トリクス状に設け
られた半導体集積回路上に設けた構成としたから、Ｔｊ
Ｊ結合をつくるための配線数を減少することができ、集
積化できるニューロンの数を増大することができる。
以下、この発明の一実施例を図について説明する。
第１図（ａ） 、 （ｂｌは本発明の一実施例による情
報処理素子の構成を示すそれぞれ配線図およびそのＡ−
Ａ線断面図であり、図において、０１）はニューロン、
０２は光電変換機能を持つ分子膜、０３）は入力用配線
、（１４）は出力用配線、（１６）はシナプス結合部、
（１７）はシリコン基板、０８）は絶縁膜、ノ１１は発
光素子用電極、０々は発光機能を持つ分子膜、（３３）
は発光素子用透明電極、（３４１は透明絶縁層、（３５
）は発光素子電極用リード配線である。
報処理素子の構成を示すそれぞれ配線図およびそのＡ−
Ａ線断面図であり、図において、０１）はニューロン、
０２は光電変換機能を持つ分子膜、０３）は入力用配線
、（１４）は出力用配線、（１６）はシナプス結合部、
（１７）はシリコン基板、０８）は絶縁膜、ノ１１は発
光素子用電極、０々は発光機能を持つ分子膜、（３３）
は発光素子用透明電極、（３４１は透明絶縁層、（３５
）は発光素子電極用リード配線である。
次に本実施例の製造方法について説明する。
集積回路製造技術を用いてシリコン基板内（１７１に、
生体のニューロン動作を模擬したアナログあるいはデジ
タル電子回路で構成したニューロンＱＩＪを、縦一列に
配列する。次にアルミの真空蒸着により、集積回路上に
配線（１３）を形成する。配線０３）を形成していない
集積回路表面は絶縁膜例えば５ｉｆｔ膜０８）などによ
り、表面を平坦化する。次にこの集積回路と配線を形成
したウェハ上にラングミュアブロジェット法により、ま
ずポルフィリン誘導体を数層積層し、引き続いてその上
にフラビン誘導体を数層積層してヘテロ分子接合を持つ
分子膜（１２１を形成する。
生体のニューロン動作を模擬したアナログあるいはデジ
タル電子回路で構成したニューロンＱＩＪを、縦一列に
配列する。次にアルミの真空蒸着により、集積回路上に
配線（１３）を形成する。配線０３）を形成していない
集積回路表面は絶縁膜例えば５ｉｆｔ膜０８）などによ
り、表面を平坦化する。次にこの集積回路と配線を形成
したウェハ上にラングミュアブロジェット法により、ま
ずポルフィリン誘導体を数層積層し、引き続いてその上
にフラビン誘導体を数層積層してヘテロ分子接合を持つ
分子膜（１２１を形成する。
この分子膜（１旧ま照射される光の強度に応じて電極間
を流れる電流が変化する性質がある。
を流れる電流が変化する性質がある。
次に分子膜叩上に１１１部分（１６）で市なるようにア
ルミやＩＴＯやＳｎＯ２の真空蒸着を用いて配線０４）
を形成する。この際、１１１部分では分子膜部に光が透
過するように透明にアルミやＩＴＯを蒸着する。
ルミやＩＴＯやＳｎＯ２の真空蒸着を用いて配線０４）
を形成する。この際、１１１部分では分子膜部に光が透
過するように透明にアルミやＩＴＯを蒸着する。
次に分子膜（１２）あるいは配線（１４）上に５ｔＯ２
や高分子で透明絶縁層Ｇ４を形成し、その上部に発光素
子用の透明電極（３３）をＩＴＯやＳｎ、０２やアルミ
で形成する。
や高分子で透明絶縁層Ｇ４を形成し、その上部に発光素
子用の透明電極（３３）をＩＴＯやＳｎ、０２やアルミ
で形成する。
次に、透明電極（３３）上にホール輸送膜としてＴＰＤ
（Ｎ、Ｎ’−ジフェニル−Ｎ、Ｎ’−（３−メチルフェ
ニル）−１，１’−ビフェニル−４，４′−ジアミン〉
などのアミン系の材料をクラスタイオンビーム（ＩＣＢ
）法で成膜し、その上層にアントラセンなどのエミッタ
材料をＩＣＢ法で成膜し、その上層に電子輸送膜として
ペリレンテトラカルボン酸誘導体をＩＣＢ法で成膜し、
発光機能を持つ分子膜（９）を得る。
（Ｎ、Ｎ’−ジフェニル−Ｎ、Ｎ’−（３−メチルフェ
ニル）−１，１’−ビフェニル−４，４′−ジアミン〉
などのアミン系の材料をクラスタイオンビーム（ＩＣＢ
）法で成膜し、その上層にアントラセンなどのエミッタ
材料をＩＣＢ法で成膜し、その上層に電子輸送膜として
ペリレンテトラカルボン酸誘導体をＩＣＢ法で成膜し、
発光機能を持つ分子膜（９）を得る。
最後に、電子輸送膜の上層に発光素子用電極頭１として
ＭＰ電極を真空蒸着法で形成する。リード配線（至）は
Ｍ２電極部と接続をとってアルミなどの金属材料を真空
蒸着法で形成する。
ＭＰ電極を真空蒸着法で形成する。リード配線（至）は
Ｍ２電極部と接続をとってアルミなどの金属材料を真空
蒸着法で形成する。
次に動作について説明する。ニユーロネツトワーりでは
ある１つのニューロンに対する入力信号は、そのニュー
ロンに入力されるまでに、そのニューロン以外の他のニ
ューロンの出力信号との間で結合がつくられ、そのニュ
ーロンの入力状態に影響を与えるようになっている。し
かし、すべてのニューロンの出力が１つのニューロンに
影響を必ず与えるというわけではない。あるニューロン
の出力があるニューロンの入力に影響を与える様式を処
理する情報に応じて決めてやると、入力情報を効率良く
畠速に処理することか可能になる。
ある１つのニューロンに対する入力信号は、そのニュー
ロンに入力されるまでに、そのニューロン以外の他のニ
ューロンの出力信号との間で結合がつくられ、そのニュ
ーロンの入力状態に影響を与えるようになっている。し
かし、すべてのニューロンの出力が１つのニューロンに
影響を必ず与えるというわけではない。あるニューロン
の出力があるニューロンの入力に影響を与える様式を処
理する情報に応じて決めてやると、入力情報を効率良く
畠速に処理することか可能になる。
本実施例によるＴ１３部分は分子膜部のフォトコンダク
ティビイティと分子膜部の発光機能を利用することによ
り、分子膜（３２１の光信号を分子膜ＵＪで受光し、コ
ンダクティビティが変化することにより各ニューロン０
１）の出力信号を１云達している。すなわち分子膜Ｑ２
）上の出力用配線（浦と下に存在する入力用配線（］３
）が導通するので、分子膜（３りの光パターンをマトリ
ックスの信号としてＴｉ ｊ Ｑ６１マトリックス部に
照射することにより、上記のような効率の良い情報処理
が実現される。またＴｉｊ部（１６）は光の強度により
出力用配線（１，３１と入力用配線（１４）の間を流れ
る電流が制御できる。すなわち、光の強度によりＴ１１
部０６）の抵抗を変化できるので、Ｔｉｊ部口６）への
光信号としてマトリックス供部のＯＮ −ＯＦＦ とい
うディジタルパターン以外に電極（３１１と（３３）と
の間に印加する電圧を変化させることにより分子膜（３
カの発光強度を変化させることによりＴｉｊとして２値
を用いる場合よりさらに効率の高い情報処理か可能とな
る。またＴｉｊパターンは上記したように光書き込みで
作製するため、書き換えが可能となりＴｉｊ固定の場合
よりも高度な情報処理が可能となる。
ティビイティと分子膜部の発光機能を利用することによ
り、分子膜（３２１の光信号を分子膜ＵＪで受光し、コ
ンダクティビティが変化することにより各ニューロン０
１）の出力信号を１云達している。すなわち分子膜Ｑ２
）上の出力用配線（浦と下に存在する入力用配線（］３
）が導通するので、分子膜（３りの光パターンをマトリ
ックスの信号としてＴｉ ｊ Ｑ６１マトリックス部に
照射することにより、上記のような効率の良い情報処理
が実現される。またＴｉｊ部（１６）は光の強度により
出力用配線（１，３１と入力用配線（１４）の間を流れ
る電流が制御できる。すなわち、光の強度によりＴ１１
部０６）の抵抗を変化できるので、Ｔｉｊ部口６）への
光信号としてマトリックス供部のＯＮ −ＯＦＦ とい
うディジタルパターン以外に電極（３１１と（３３）と
の間に印加する電圧を変化させることにより分子膜（３
カの発光強度を変化させることによりＴｉｊとして２値
を用いる場合よりさらに効率の高い情報処理か可能とな
る。またＴｉｊパターンは上記したように光書き込みで
作製するため、書き換えが可能となりＴｉｊ固定の場合
よりも高度な情報処理が可能となる。
出力信号に応じてＴｉｊパターンやＴｉｊ抵抗を変化す
るように制御することにより、情報処理に学習機能を付
与することも可能となる。
るように制御することにより、情報処理に学習機能を付
与することも可能となる。
第２図（ａ）は本発明の他の実施例による情報処理素子
を示す配線図、第２図（ｂｌ 、 （ｃ）はそれぞれ第
２図ｆａ）のＡ−Ａ’線およびＢ−Ｂ’線断面図であり
、図において第１図と同一符号は同−又は相当部分であ
り、■は出力用電極、２１＋は入力用電極、■、啜は１
層目の分子膜（１，２）上の配線でのは出力電極（支）
）上、内は入力電極（２１）上に配置されている。（２
４）は２層目の分子膜（１ｚ）上の配線、の〜房）は光
の照射部、（２））はニューロン（１１）から離れた場
所にあるニューロンである。
を示す配線図、第２図（ｂｌ 、 （ｃ）はそれぞれ第
２図ｆａ）のＡ−Ａ’線およびＢ−Ｂ’線断面図であり
、図において第１図と同一符号は同−又は相当部分であ
り、■は出力用電極、２１＋は入力用電極、■、啜は１
層目の分子膜（１，２）上の配線でのは出力電極（支）
）上、内は入力電極（２１）上に配置されている。（２
４）は２層目の分子膜（１ｚ）上の配線、の〜房）は光
の照射部、（２））はニューロン（１１）から離れた場
所にあるニューロンである。
次に本実施例の製造方法について説明する。
集積回路技術を用いて、シリコン基板内Ｕりに、生体の
ニューロン動作を模擬したアナログあるいはデジタル電
子回路で構成したニューロンＧ１１をマトリックス状に
配列する。次にアルミなどの金属の真空蒸着により集積
回路上に、ニューロンの出力電極（支））、入力電極（
２１）を形成する。電極を形成していない集積回路表面
は５ｉ０２膜０８）などにより、表面を平坦化する。次
にこの集積回路に電極を形成したウェハ上にラングミュ
アブロジェット法により上記第１図の実施例と同様の要
領で第１層目のヘテロ接合を持つ分子膜０２）を形成す
る。この第１層目の分子膜（１２）上に、横方向に並ん
だニューロン（１１）の出力電極■の真」二と入力電極
０１）の真上を通過するように、半透明のアルミの配線
（２２＋ 、 Ｅｌを形成する。この後第２層目の分子
膜（１２つを第１層目と同じ方法で形成する。この第２
層目の分子累積膜（１２つ上に、縦方向に並んだニュー
ロン０１）の出力電極（支））や入力電極（２υと臣な
らないように、１つのニューロンにつき２本の半透明ア
ルミ電極（２４）を形成する。発光素子部計〜（３０の
形成方法は第１図の場合と同様である。
ニューロン動作を模擬したアナログあるいはデジタル電
子回路で構成したニューロンＧ１１をマトリックス状に
配列する。次にアルミなどの金属の真空蒸着により集積
回路上に、ニューロンの出力電極（支））、入力電極（
２１）を形成する。電極を形成していない集積回路表面
は５ｉ０２膜０８）などにより、表面を平坦化する。次
にこの集積回路に電極を形成したウェハ上にラングミュ
アブロジェット法により上記第１図の実施例と同様の要
領で第１層目のヘテロ接合を持つ分子膜０２）を形成す
る。この第１層目の分子膜（１２）上に、横方向に並ん
だニューロン（１１）の出力電極■の真」二と入力電極
０１）の真上を通過するように、半透明のアルミの配線
（２２＋ 、 Ｅｌを形成する。この後第２層目の分子
膜（１２つを第１層目と同じ方法で形成する。この第２
層目の分子累積膜（１２つ上に、縦方向に並んだニュー
ロン０１）の出力電極（支））や入力電極（２υと臣な
らないように、１つのニューロンにつき２本の半透明ア
ルミ電極（２４）を形成する。発光素子部計〜（３０の
形成方法は第１図の場合と同様である。
次に動作について説明する。例えば第２図の左」二のニ
ューロン０１）の出力と、右下のニューロン□□□）の
入力の結合は次のように行なう。第２図のニューロンの
電極や配線が交差している部分に複数の光を発光素子に
より照射する。例えば左」ニュ−ロン間 成された配線■の交点万に光照射すると、出力電極（２
０）と配線（支）が導通し、出力電極（支））の電気信
号が配線のに受は渡される。次に配線のと第２層目の分
子膜上の配線図）の交点伽）に光照射すると、配線のと
配線図）か導通し、配線（〃に受は渡されたニューロン
Ｃｌ１１の出力電極（３））の電気信号か配線図）に受
は渡される。そし、て配線２＋と第１層目の分子膜−に
に形成され入力電極シ１）上を通過する配線（２３）の
交点（イ）に光照射すると、配線（財）と配線のが導通
し、ニューロン０１）の出力電極（５）ｊの電気信号が
配線（２３）に受は渡される。配線（至）とニューロン
■の入力電極＋２１１が交わる点■上に光照射すると、
配線がと電極Ｑｌ＋か導通し、ニューロン０１）の出力
電極■からの電気信号をニューロン■の入力電極ｔ２］
）に受は渡すことかできる。
ューロン０１）の出力と、右下のニューロン□□□）の
入力の結合は次のように行なう。第２図のニューロンの
電極や配線が交差している部分に複数の光を発光素子に
より照射する。例えば左」ニュ−ロン間 成された配線■の交点万に光照射すると、出力電極（２
０）と配線（支）が導通し、出力電極（支））の電気信
号が配線のに受は渡される。次に配線のと第２層目の分
子膜上の配線図）の交点伽）に光照射すると、配線のと
配線図）か導通し、配線（〃に受は渡されたニューロン
Ｃｌ１１の出力電極（３））の電気信号か配線図）に受
は渡される。そし、て配線２＋と第１層目の分子膜−に
に形成され入力電極シ１）上を通過する配線（２３）の
交点（イ）に光照射すると、配線（財）と配線のが導通
し、ニューロン０１）の出力電極（５）ｊの電気信号が
配線（２３）に受は渡される。配線（至）とニューロン
■の入力電極＋２１１が交わる点■上に光照射すると、
配線がと電極Ｑｌ＋か導通し、ニューロン０１）の出力
電極■からの電気信号をニューロン■の入力電極ｔ２］
）に受は渡すことかできる。
従って以上４つの交点（２５＋ 、 （２６＋ 、 （
潤、 Ｃ！１ｌｌ）を同時に光照射することにより、ニ
ューロン（１１）の出力とニューロン（２９）の入力を
結合することができる。このような結合関係を他のニュ
ーロン間にも適用することにより、全てのニューロンの
入出力結合の表現が可能となる。
潤、 Ｃ！１ｌｌ）を同時に光照射することにより、ニ
ューロン（１１）の出力とニューロン（２９）の入力を
結合することができる。このような結合関係を他のニュ
ーロン間にも適用することにより、全てのニューロンの
入出力結合の表現が可能となる。
第３図は分子膜（１２） 、 （１２’） のフォト
コンダクティビティの一例を示す特性図である。
コンダクティビティの一例を示す特性図である。
以上のように、この発明によれば、神経回路網のうちの
ニューロン機能を模擬した半導体集積回路部と、該集積
回路部−Ｌに設けられた光電機能を有し、集積回路部に
設けられた複数のニューロン回路頭域のＴｌｊが光によ
り書き込まれる分子膜素子とを備えた構成としたから、
Ｔｆｊマトリックスを任意に書き込むことが可能で、し
かも配線数が少なくできることから、高効率な情報処理
が達成されるとともにニューロンの集積度の高い情報処
理素子が得られる効果がある。
ニューロン機能を模擬した半導体集積回路部と、該集積
回路部−Ｌに設けられた光電機能を有し、集積回路部に
設けられた複数のニューロン回路頭域のＴｌｊが光によ
り書き込まれる分子膜素子とを備えた構成としたから、
Ｔｆｊマトリックスを任意に書き込むことが可能で、し
かも配線数が少なくできることから、高効率な情報処理
が達成されるとともにニューロンの集積度の高い情報処
理素子が得られる効果がある。
第１図はこの発明の一実施例による情報処理素子のＴｌ
ｊマ） ＩＪフックス線図とその一部断面図、第２図は
この発明の他の実施例による情報処理素子のニューロン
結線図とその一部断面図、第３図はヘテロ累積膜による
分子膜の電圧−電流特性図、第４図は従来の情報処理素
子の結線図である。 図において、（１）はニューロンの構成単位、（２）は
抵抗、（３）はコンデンサ、（４）は増幅器、（５）は
Ｔｉｊ、（６）は入力線、（７）は出力線、０１）はニ
ューロン、（１２１はヘテロ接合を持つ分子膜、（１３
）は入力用配線、ｔ１４）は出力用配線、（１，６）は
シナプス結合、（１７）はシリコン基板、０＆は絶縁膜
、■は出力用電極、（２Ｄは入力用電極、り）は第一層
上の出方電極上の配線、（５））は第一層上の入力電極
上の配線、（２）は第二層上の配線、（２５＋ 、 （
２６＋ 、 ＠ 、（支）は光の照射部、（２９）はニ
ューロン、（３１１は発光素子用電極、（３４は発光機
能を持つ分子膜、（３３）は発光素子用透明電極、（３
揃は透明絶縁膜、錦■は発光素子電極用リード配線であ
る。 なお、各図中同一符号は同一または相当部分をボすもの
とする。
ｊマ） ＩＪフックス線図とその一部断面図、第２図は
この発明の他の実施例による情報処理素子のニューロン
結線図とその一部断面図、第３図はヘテロ累積膜による
分子膜の電圧−電流特性図、第４図は従来の情報処理素
子の結線図である。 図において、（１）はニューロンの構成単位、（２）は
抵抗、（３）はコンデンサ、（４）は増幅器、（５）は
Ｔｉｊ、（６）は入力線、（７）は出力線、０１）はニ
ューロン、（１２１はヘテロ接合を持つ分子膜、（１３
）は入力用配線、ｔ１４）は出力用配線、（１，６）は
シナプス結合、（１７）はシリコン基板、０＆は絶縁膜
、■は出力用電極、（２Ｄは入力用電極、り）は第一層
上の出方電極上の配線、（５））は第一層上の入力電極
上の配線、（２）は第二層上の配線、（２５＋ 、 （
２６＋ 、 ＠ 、（支）は光の照射部、（２９）はニ
ューロン、（３１１は発光素子用電極、（３４は発光機
能を持つ分子膜、（３３）は発光素子用透明電極、（３
揃は透明絶縁膜、錦■は発光素子電極用リード配線であ
る。 なお、各図中同一符号は同一または相当部分をボすもの
とする。
Claims (2)
- （１）ニューラルネットワーク（神経回路網）機能を有
し、情報の処理を行なう情報処理素子において、 上記ニューラルネットワーク機能のうちのニューロン（
神経細胞）機能を構成する複数のニューロン回路領域が
設けられた半導体集積回路素子部と、 上記集積回路素子部上に設けられた、光電変換機能を持
つ分子膜素子と発光機能を持つ分子膜素子とを備え、 上記複数のニューロン間の結合を上記分子膜素子の発光
特性と受光特性とを組合せて実現するものであることを
特徴とする情報処理素子。 - （２）縦横Ｎ×Ｍ個のマトリクス状に配列されたニュー
ロン回路領域が設けられた半導体集積回路素子部と、 上記半導体集積回路素子部上に設けられた光電変換機能
を持つ第１のヘテロ接合分子膜と、上記第１の分子膜上
に、それぞれＭ個のニューロン回路領域の出力電極上、
あるいは入力電極上を通過するように横方向に設けられ
た２Ｎ本の第１の透明配線と、 上記配線が設けられた上記第１の分子膜上に設けられた
光電変換機能を持つ第２のヘテロ接合分子膜と、 上記第２の分子膜上に、それぞれＮ個のニューロン回路
領域上をその出力電極上、入力電極上を通過しない位置
で通過し、１つのニューロン回路領域に２本づつ通過す
るように縦方向に設けられた２Ｍ本の第２の透明配線と
、 上記第２の分子膜と第２の透明配線上に設けられた透明
絶縁層と、 上記透明絶縁層上に設けられた第３のベタ透明電極と、 上記第３の透明電極上に設けられた発光機能を持つ第３
のヘテロ接合分子膜と、 上記第３の分子膜上で且つ上記ニューロン回路領域の出
力電極、あるいは入力電極と第１の透明配線との交点、
及び第１の透明配線と第２の透明配線との交点部に設け
られた計４×Ｎ×Ｍ個の第４の電極部と、 上記第４の電極部のリード部とを備え、 上記ニューロン回路領域の出力電極、あるいは入力電極
と第１の透明配線との交点、及び第１の透明配線と第２
の透明配線との交点に、上記発光機能を持つ第３のヘテ
ロ接合分子膜からの光が照射され、上記Ｎ×Ｍ個のニュ
ーロン回路領域間の結合強度（Ｔｉｊ）がコントロール
されるものであることを特徴とする請求項１記載の情報
処理素子。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2184526A JP2705287B2 (ja) | 1990-07-10 | 1990-07-10 | 情報処理素子 |
| DE69132418T DE69132418T2 (de) | 1990-07-10 | 1991-07-09 | Informationsverarbeitungsanlage mit optischer Einstellmöglichkeit der Synapsengewichts-Matrix |
| EP91111433A EP0466116B1 (en) | 1990-07-10 | 1991-07-09 | Information processing devices capable of optically writing synapse strength matrix |
| US07/728,165 US5388187A (en) | 1990-07-10 | 1991-07-10 | Information processing device capable of optically writing synapse strength matrix |
| US08/337,153 US5546504A (en) | 1990-07-10 | 1994-11-09 | Information processing device capable optically writing synapse strength matrix |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2184526A JP2705287B2 (ja) | 1990-07-10 | 1990-07-10 | 情報処理素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0469719A true JPH0469719A (ja) | 1992-03-04 |
| JP2705287B2 JP2705287B2 (ja) | 1998-01-28 |
Family
ID=16154744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2184526A Expired - Fee Related JP2705287B2 (ja) | 1990-07-10 | 1990-07-10 | 情報処理素子 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5388187A (ja) |
| EP (1) | EP0466116B1 (ja) |
| JP (1) | JP2705287B2 (ja) |
| DE (1) | DE69132418T2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2591269B2 (ja) * | 1990-07-10 | 1997-03-19 | 三菱電機株式会社 | 視覚情報処理素子 |
| IT1276221B1 (it) * | 1995-10-12 | 1997-10-27 | Univ Roma | Rete neurale cellulare optoelettronica progammabile otticamente |
| GB2350926A (en) | 1999-05-27 | 2000-12-13 | Seiko Epson Corp | Monolithic,semiconductor light emitting and receiving device |
| US6829598B2 (en) | 2000-10-02 | 2004-12-07 | Texas Instruments Incorporated | Method and apparatus for modeling a neural synapse function by utilizing a single conventional MOSFET |
| US6662091B2 (en) * | 2001-06-29 | 2003-12-09 | Battelle Memorial Institute | Diagnostics/prognostics using wireless links |
| US6889165B2 (en) | 2001-07-02 | 2005-05-03 | Battelle Memorial Institute | Application specific intelligent microsensors |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0261709A (ja) * | 1988-08-26 | 1990-03-01 | Nec Corp | 光演算装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4760437A (en) * | 1986-01-03 | 1988-07-26 | American Telephone And Telegraph Company, At&T Bell Laboratories | Neural networks |
| US4766471A (en) * | 1986-01-23 | 1988-08-23 | Energy Conversion Devices, Inc. | Thin film electro-optical devices |
| JPH0226077A (ja) * | 1988-07-15 | 1990-01-29 | Fujitsu Ltd | 半導体機能素子 |
| US5028969A (en) * | 1988-09-13 | 1991-07-02 | Nec Corporation | Semiconductor device for a space modulation matrix and method for driving a space modulation matrix |
| US5229623A (en) * | 1988-10-21 | 1993-07-20 | Hitachi, Ltd. | Electric circuit using multiple differential negative resistance elements, semiconductor device and neuro chip using the same |
| JPH02210334A (ja) * | 1989-02-09 | 1990-08-21 | Matsushita Electric Ind Co Ltd | 光電子集積回路 |
| US4999688A (en) * | 1989-02-17 | 1991-03-12 | Mitsubishi Denki Kabushiki Kaisha | Optical logic element with short switching time |
| US4988891A (en) * | 1989-05-09 | 1991-01-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor neural network including photosensitive coupling elements |
| JP2752442B2 (ja) * | 1989-06-28 | 1998-05-18 | 三菱電機株式会社 | 視覚情報処理素子 |
| JPH0394317A (ja) * | 1989-09-07 | 1991-04-19 | Nec Corp | 光接続装置 |
| JP2591269B2 (ja) * | 1990-07-10 | 1997-03-19 | 三菱電機株式会社 | 視覚情報処理素子 |
| US5159603A (en) * | 1991-06-05 | 1992-10-27 | United States Of America As Represented By The Administrator, National Aeronautics And Space Administration | Quantum well, beam deflecting surface emitting lasers |
-
1990
- 1990-07-10 JP JP2184526A patent/JP2705287B2/ja not_active Expired - Fee Related
-
1991
- 1991-07-09 EP EP91111433A patent/EP0466116B1/en not_active Expired - Lifetime
- 1991-07-09 DE DE69132418T patent/DE69132418T2/de not_active Expired - Fee Related
- 1991-07-10 US US07/728,165 patent/US5388187A/en not_active Expired - Fee Related
-
1994
- 1994-11-09 US US08/337,153 patent/US5546504A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0261709A (ja) * | 1988-08-26 | 1990-03-01 | Nec Corp | 光演算装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5388187A (en) | 1995-02-07 |
| DE69132418T2 (de) | 2001-04-19 |
| EP0466116B1 (en) | 2000-09-20 |
| JP2705287B2 (ja) | 1998-01-28 |
| US5546504A (en) | 1996-08-13 |
| EP0466116A2 (en) | 1992-01-15 |
| DE69132418D1 (de) | 2000-10-26 |
| EP0466116A3 (en) | 1994-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4764416A (en) | Electric element circuit using oxidation-reduction substances | |
| US3863231A (en) | Read only memory with annular fuse links | |
| US4032947A (en) | Controllable charge-coupled semiconductor device | |
| ATE44335T1 (de) | Elektronische matrix und verfahren zu deren herstellung mit gleichzeitiger oder nachtraeglicher programmierung. | |
| EP2230633A1 (en) | Neural network circuit comprising nanoscale synapses and CMOS neurons | |
| CN101889343A (zh) | 混合微米级-纳米级神经形态集成电路 | |
| US5129040A (en) | Neural network system for image processing | |
| JPH0469719A (ja) | 情報処理素子 | |
| EP0411761B1 (en) | Neuronal processing element | |
| Berco et al. | Programmable photoelectric memristor gates for in situ image compression | |
| KR20160046031A (ko) | 3차원 구조의 인공 뉴런 반도체 소자 및 이를 이용한 인공 뉴런 반도체 시스템 | |
| Panin et al. | Memristive Systems Based on Two-Dimensional | |
| JP2591269B2 (ja) | 視覚情報処理素子 | |
| JP2752441B2 (ja) | 情報処理素子 | |
| US5267347A (en) | Information processing element | |
| JP2648386B2 (ja) | 光ニューロコンピュータ | |
| JP5252413B2 (ja) | 量子導電分子スイッチを用いたニューラル素子 | |
| JPS6257266A (ja) | 神経ネツトワ−ク素子 | |
| JPH03236275A (ja) | メモリ素子およびメモリ装置 | |
| JP2752443B2 (ja) | 視覚情報処理素子 | |
| US5440150A (en) | Non-crystalline silicon active device for large-scale digital and analog networks | |
| JPH0854283A (ja) | 画像入力装置 | |
| Xia | Fully Integrated Memristor System for Neuromorphic and Analog Computing | |
| JPH02178960A (ja) | 神経回路装置 | |
| JPS5850581A (ja) | デイスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071009 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |