JPH0469741A - シフトパスエラー検出方式 - Google Patents
シフトパスエラー検出方式Info
- Publication number
- JPH0469741A JPH0469741A JP2183024A JP18302490A JPH0469741A JP H0469741 A JPH0469741 A JP H0469741A JP 2183024 A JP2183024 A JP 2183024A JP 18302490 A JP18302490 A JP 18302490A JP H0469741 A JPH0469741 A JP H0469741A
- Authority
- JP
- Japan
- Prior art keywords
- shift
- lsi
- lsi chip
- storage means
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、複数ＬＳＩチップを連結したシフトパスを有
するデータ処理装置において、スタック故障のＬＳＩチ
ップを特定するシフトパス工ラー検出方式に関する。
するデータ処理装置において、スタック故障のＬＳＩチ
ップを特定するシフトパス工ラー検出方式に関する。
〔従来の技術］
従来この種初期化を行う際には、個々の１−８■へ初期
化信号を夫々分配する形をとっていたが、その後ＬＳＩ
のｒ１０ビンの削減のために、シフトパス経由で初期化
データをレッ１〜し分配して初期化を行う形になってい
る。この場合、シフトパスのスタック故障の有無を確認
する方法は、ファームウェアとシフトパス制御部を利用
して、シフ１〜インデータどシフトアウトデータをヂ］
ニックして行っていた。
化信号を夫々分配する形をとっていたが、その後ＬＳＩ
のｒ１０ビンの削減のために、シフトパス経由で初期化
データをレッ１〜し分配して初期化を行う形になってい
る。この場合、シフトパスのスタック故障の有無を確認
する方法は、ファームウェアとシフトパス制御部を利用
して、シフ１〜インデータどシフトアウトデータをヂ］
ニックして行っていた。
」二連した従来のシフ１〜バス工ラー検出方式では、電
源投入直後の初期化を、シフトパスを使用して行い、シ
フトパス」二にあるフリップフロップ回路（以下Ｆ／Ｆ
と称する）の値は、初期化シフトインの時、シフトアウ
トデータとして捨てられる。
源投入直後の初期化を、シフトパスを使用して行い、シ
フトパス」二にあるフリップフロップ回路（以下Ｆ／Ｆ
と称する）の値は、初期化シフトインの時、シフトアウ
トデータとして捨てられる。
前記動作時に、シフトパス上の何れかのＬＳＩにＦ ／
Ｆのスタック故障があると仮定し場合、正常に初期化
される部分は、シフトイン直後の［／Ｆから当該スタッ
クＦ／Ｆの前までとなり、シフ１〜時にも該Ｆ／Ｆの値
が変化Ｖず、それ以降はすべて固定値で埋められること
になる。
Ｆのスタック故障があると仮定し場合、正常に初期化
される部分は、シフトイン直後の［／Ｆから当該スタッ
クＦ／Ｆの前までとなり、シフ１〜時にも該Ｆ／Ｆの値
が変化Ｖず、それ以降はすべて固定値で埋められること
になる。
又、ＬＳＩの正常性チエツクのジノ１〜アウト動作に於
ては、上記スタックＦ／Ｆ以降の連鎖伝播に加え、それ
以前のＦ／Ｆにもスタック値エラが拡がり、シフトパス
全般が同じ値でシフ１〜イン１〜されることになり、当
該故障ＬＳＩを特定できない。このことは、初期化にお
りるシフトパスエラー検出り式の分解能が悪いという欠
員を示Ｊムのである。
ては、上記スタックＦ／Ｆ以降の連鎖伝播に加え、それ
以前のＦ／Ｆにもスタック値エラが拡がり、シフトパス
全般が同じ値でシフ１〜イン１〜されることになり、当
該故障ＬＳＩを特定できない。このことは、初期化にお
りるシフトパスエラー検出り式の分解能が悪いという欠
員を示Ｊムのである。
本発明の目的は、１−８ＩにまたがるＦ／Ｆのスタック
故障による）１１鎖伝播を発見し、その結果故障１．、
− Ｓ Ｉを一個に特定する手段を提供することである
。
故障による）１１鎖伝播を発見し、その結果故障１．、
− Ｓ Ｉを一個に特定する手段を提供することである
。
（課題を解決するための手段〕
本発明のシフトパス■ラ一検出方式は、各１−８Ｉデツ
プ内のシフトパスの最後にシフ１〜イン］〜される位置
に接続され、かつシフ１〜モードでなりれば固定の値に
保持される２ピツ１〜のＦ ／ ＦにＪ：す、各ＬＳＩ
の境界を識別する手段と、 各ＩＳＩデツプの前記Ｆ／ｌ−を含む全シフトパスピツ
１〜数に関する情報を格納される第１の記憶手段と、 前記連結された複数のＬＳＩチップからなるシフトパス
の、最初にシフトアウトされる位置に接続されたＬＳＩ
デツプから始めて連結されたシフトパスの順に、当該Ｌ
ＳＩチップのシフトパスビット数を、第１の記憶手段か
ら読み出すビット読み出し手段と、 前記読み出されたＩｓＩチップ位圏を保持覆る第２の記
憶手段と、 前記ビット読み出し手段が読み出したシフトパスビット
数分だけ、シフアラｉ〜を行うシフトアウト手段と、 該シフ１〜アウＩ〜手段がシフ１−アウトしたビット列
の最後の２ピツ１〜の値を保持する記憶手段と、保持さ
れた前記の値と、２ビットの境界識別Ｆ／Ｆに固定され
た値とを比較して、不一致しているか否かを検出する比
較手段ど、 該比較手段の結果と、第２の記憶１段とからスタック故
障のＩｓＩチップを特定する手段とを右覆る。
プ内のシフトパスの最後にシフ１〜イン］〜される位置
に接続され、かつシフ１〜モードでなりれば固定の値に
保持される２ピツ１〜のＦ ／ ＦにＪ：す、各ＬＳＩ
の境界を識別する手段と、 各ＩＳＩデツプの前記Ｆ／ｌ−を含む全シフトパスピツ
１〜数に関する情報を格納される第１の記憶手段と、 前記連結された複数のＬＳＩチップからなるシフトパス
の、最初にシフトアウトされる位置に接続されたＬＳＩ
デツプから始めて連結されたシフトパスの順に、当該Ｌ
ＳＩチップのシフトパスビット数を、第１の記憶手段か
ら読み出すビット読み出し手段と、 前記読み出されたＩｓＩチップ位圏を保持覆る第２の記
憶手段と、 前記ビット読み出し手段が読み出したシフトパスビット
数分だけ、シフアラｉ〜を行うシフトアウト手段と、 該シフ１〜アウＩ〜手段がシフ１−アウトしたビット列
の最後の２ピツ１〜の値を保持する記憶手段と、保持さ
れた前記の値と、２ビットの境界識別Ｆ／Ｆに固定され
た値とを比較して、不一致しているか否かを検出する比
較手段ど、 該比較手段の結果と、第２の記憶１段とからスタック故
障のＩｓＩチップを特定する手段とを右覆る。
シフトパスを形成する各ＬＳＩのシフト動作を行いなが
ら、境界識別Ｆ ／ Ｆを検索づ“る回路、おＪ：び検
索された境界識別Ｆ／Ｆとその期待される定値とを比較
する回路にＪ：って、ＩｓＩにまたがるＦ／Ｆのスタッ
ク故障による連鎖伝播を発見し、その結果、故障ＬＳＩ
を１個に特定することかできる。
ら、境界識別Ｆ ／ Ｆを検索づ“る回路、おＪ：び検
索された境界識別Ｆ／Ｆとその期待される定値とを比較
する回路にＪ：って、ＩｓＩにまたがるＦ／Ｆのスタッ
ク故障による連鎖伝播を発見し、その結果、故障ＬＳＩ
を１個に特定することかできる。
（実施例］
次に、本発明のシフトパス工ラー検出方式の一実施例に
ついで、図面を参照して説明する。
ついで、図面を参照して説明する。
第１図は本発明の実施例を示すブロック図であってポイ
ンタメモリ２．ポインタレジスタ２１１゜シフトカウン
タレジスタ２１２．比較器２１．境界識別レジスター１
１１期待伯レジスター１２゜及び、比較器１１から成っ
ている。
ンタメモリ２．ポインタレジスタ２１１゜シフトカウン
タレジスタ２１２．比較器２１．境界識別レジスター１
１１期待伯レジスター１２゜及び、比較器１１から成っ
ている。
第２図は、本発明の実施例を示すシフトパス構成概略図
であって、各ＬＳＩは、夫々境界識別Ｆ／ＦＸ、Ｖを有
し、ｙはシフ１〜インに接続されるＦ／Ｆで、Ｘはその
次に位置しているＦ／Ｆである。ＬＳＩ夫々のシフトア
ウトとシフ１〜インを連結して複数ＬＳＩを１本のシフ
１〜バスで結ぶ構成となっている。
であって、各ＬＳＩは、夫々境界識別Ｆ／ＦＸ、Ｖを有
し、ｙはシフ１〜インに接続されるＦ／Ｆで、Ｘはその
次に位置しているＦ／Ｆである。ＬＳＩ夫々のシフトア
ウトとシフ１〜インを連結して複数ＬＳＩを１本のシフ
１〜バスで結ぶ構成となっている。
次に本発明の動作について具体的に説明する。
データ処理装置の電源が投入された時は、第２図のシフ
ミルパス上のＦ／Ｆの値は、境界識別Ｆ／Ｆも含め、個
々の素子の特性等により一定ではなく初期化が必要であ
る。このため、前記境界識別Ｆ／Ｆ５の入力条件がＸ≠
ｙどなるようにＦ／Ｆの入力端子を設定し、この方法に
Ｊ：り電源投入後のクロックで全ＬＳＩについて境界識
別Ｆ／Ｆ５がセットされる。次に、ファームウェアによ
り、シフトパス上のＦ／Ｆのクロックを停止し、第１図
のシフトカウンタレジスタ２１２に対し、リセッ１〜信
号２１３を与えて、初期化を行う。
ミルパス上のＦ／Ｆの値は、境界識別Ｆ／Ｆも含め、個
々の素子の特性等により一定ではなく初期化が必要であ
る。このため、前記境界識別Ｆ／Ｆ５の入力条件がＸ≠
ｙどなるようにＦ／Ｆの入力端子を設定し、この方法に
Ｊ：り電源投入後のクロックで全ＬＳＩについて境界識
別Ｆ／Ｆ５がセットされる。次に、ファームウェアによ
り、シフトパス上のＦ／Ｆのクロックを停止し、第１図
のシフトカウンタレジスタ２１２に対し、リセッ１〜信
号２１３を与えて、初期化を行う。
更に、ファームウェアにより、全シフトパスピツ１〜数
の情報をもつポインタメ七り２から、初＋９１化するシ
フトパスの中で、シフ１〜アウトに一番近いＬＳＩのポ
インタ値Ｌ Ｓ Ｉ （Ｎ）ポインタ［ｎ］をポインタ
レジスタ２１１へ移送し、ポインタレジスタはこれを一
時保管する。
の情報をもつポインタメ七り２から、初＋９１化するシ
フトパスの中で、シフ１〜アウトに一番近いＬＳＩのポ
インタ値Ｌ Ｓ Ｉ （Ｎ）ポインタ［ｎ］をポインタ
レジスタ２１１へ移送し、ポインタレジスタはこれを一
時保管する。
次に、ファームウェアによるシフＩ〜動作指示２１５１
こより、シフトパス」二のＦ／Ｆがシフトされる。これ
に伴ってシフトカウンタレジスタ２１２が加算器２１４
の出力を制御する。この動作を繰返し行い、ポインタレ
ジスタ２１１ど、シフトレジスタ２１２の値が、比較器
２１で一致づ−るど、その出力３により、その後からシ
フトアラｊ・される２ビットｘ、ｙの値１を境界識別レ
ジスタ１１１へｘ’ 、ｙ’ と（）てセットする。こ
のセットされた値ｘ ′、 ｙ ｌ と、期待値レジス
タ１１２を比較器１１にＪ：り検証し、その結果４をフ
ァームウェアに通知する。これで第１番目のＬＳＩ（Ｎ
）のエラー検出が終ったことになる。
こより、シフトパス」二のＦ／Ｆがシフトされる。これ
に伴ってシフトカウンタレジスタ２１２が加算器２１４
の出力を制御する。この動作を繰返し行い、ポインタレ
ジスタ２１１ど、シフトレジスタ２１２の値が、比較器
２１で一致づ−るど、その出力３により、その後からシ
フトアラｊ・される２ビットｘ、ｙの値１を境界識別レ
ジスタ１１１へｘ’ 、ｙ’ と（）てセットする。こ
のセットされた値ｘ ′、 ｙ ｌ と、期待値レジス
タ１１２を比較器１１にＪ：り検証し、その結果４をフ
ァームウェアに通知する。これで第１番目のＬＳＩ（Ｎ
）のエラー検出が終ったことになる。
検証の結果、境界識別Ｆ／Ｆが正常であれば、前述のシ
フ１〜カウンタレジスタ２１２の初期化の手順まで戻り
、最模のＬ Ｓ Ｉ （Ａ）まで処理が繰返される。
フ１〜カウンタレジスタ２１２の初期化の手順まで戻り
、最模のＬ Ｓ Ｉ （Ａ）まで処理が繰返される。
又、異常がある場合は、前段のスタック故障Ｆ／Ｆの連
鎖伝播された値がｘ’ 、ｙ’ としてセットされ、ｘ
ｌ、ｙ′の何れかで不一致が検出されファームウェアに
報告される。ファームウェアは、ポインタレジスタ２１
１ヘポインタ値を移送した時のポインタメモリのアドレ
スをテーブルでチエツクし当該１−＄１が示され、１個
に特定して報告することができる。
鎖伝播された値がｘ’ 、ｙ’ としてセットされ、ｘ
ｌ、ｙ′の何れかで不一致が検出されファームウェアに
報告される。ファームウェアは、ポインタレジスタ２１
１ヘポインタ値を移送した時のポインタメモリのアドレ
スをテーブルでチエツクし当該１−＄１が示され、１個
に特定して報告することができる。
以上説明したように本発明は、各ＬＳＩのシフト動作を
行いながら、境界識別Ｆ／Ｆを検索する回路と、検索さ
れた境界識別Ｆ／Ｆの値とその期待される定値とを比較
する回路により、ＬＳＩにまたがるＦ／Ｆのスタック故
障による連鎖伝播を発見することができ、その結果、故
障ＬＳＩを１個に特定することができる効果がある。
行いながら、境界識別Ｆ／Ｆを検索する回路と、検索さ
れた境界識別Ｆ／Ｆの値とその期待される定値とを比較
する回路により、ＬＳＩにまたがるＦ／Ｆのスタック故
障による連鎖伝播を発見することができ、その結果、故
障ＬＳＩを１個に特定することができる効果がある。
第１図は、シフトパスエラー検出方式の境界識別Ｆ／Ｆ
を比較判別する回路の概略を示すブロック図である。 第２図は、本発明におけるシフトパスエラー検出方式の
シフトパス構成概略図である。 １・・・シフ１〜アウ１〜データ １１・・・比較器 １１１・・・境界識別レジスタ １１２・・・期待値レジスタ ２・・・ポインタメモリ ２１・・・比較器 ２１１・・・ポインタレジスタ ２１２・・・シフトカウンタレジスタ ２１３・・・リセッ１〜信号 ２１４・・・加算器 ２１５・・・シフ１ル動作指示信号 ３・・・シフトカウンタが識別Ｆ／Ｆを指したことを示
す信号 ４・・・シフｌ−アウトされた識別Ｆ／Ｆの検証結果を
示す信号 ５・・・境界識別Ｆ／Ｆ
を比較判別する回路の概略を示すブロック図である。 第２図は、本発明におけるシフトパスエラー検出方式の
シフトパス構成概略図である。 １・・・シフ１〜アウ１〜データ １１・・・比較器 １１１・・・境界識別レジスタ １１２・・・期待値レジスタ ２・・・ポインタメモリ ２１・・・比較器 ２１１・・・ポインタレジスタ ２１２・・・シフトカウンタレジスタ ２１３・・・リセッ１〜信号 ２１４・・・加算器 ２１５・・・シフ１ル動作指示信号 ３・・・シフトカウンタが識別Ｆ／Ｆを指したことを示
す信号 ４・・・シフｌ−アウトされた識別Ｆ／Ｆの検証結果を
示す信号 ５・・・境界識別Ｆ／Ｆ
Claims (1)
- 【特許請求の範囲】 複数のＬＳＩチップが連結されてなるシフトパスを有す
るデータ処理装置において、 各ＬＳＩチップ内のシフトパスの最後にシフトアウトさ
れる位置に接続され、かつシフトモードでなければ固定
の値に保持される２ビットのフリップフロップ回路によ
り、各ＬＳＩチップの境界を識別する手段と、 各ＬＳＩチップの前記フリップフロップ回路を含む全シ
フトパスビット数が格納される第１の記憶手段と、 前記シフトパスの、最初にシフトアウトされる位置に接
続されたＬＳＩチップから始めて、連結されたシフトパ
スの順に、当該ＬＳＩチップのシフトパスビット数を、
第１の記憶手段から読出すビット読出し手段と、 該ビット読出し手段によつて読み出されたＬＳＩチップ
位置を保持する第２の記憶手段と、前記ビット読み出し
手段が読み出したシフトパスビット数分だけ、シフアウ
トを行うシフトアウト手段と、 該シフトアウト手段がシフトアウトしたビット列の最後
の２ビットの値を保持する記憶手段と、該記憶手段に保
持された値と、前記２ビットの境界識別フリップフロッ
プに固定された値とを比較して、その不一致を検出する
比較手段と、該比較手段の結果と、第２の記憶手段とを
比較して一致する時は正常で、一致しない時はスタック
故障ＬＳＩチップを特定出来るエラー検出手段とを有す
るシフトトパスエラー検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2183024A JPH0469741A (ja) | 1990-07-11 | 1990-07-11 | シフトパスエラー検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2183024A JPH0469741A (ja) | 1990-07-11 | 1990-07-11 | シフトパスエラー検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0469741A true JPH0469741A (ja) | 1992-03-04 |
Family
ID=16128408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2183024A Pending JPH0469741A (ja) | 1990-07-11 | 1990-07-11 | シフトパスエラー検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0469741A (ja) |
-
1990
- 1990-07-11 JP JP2183024A patent/JPH0469741A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5959914A (en) | Memory controller with error correction memory test application | |
| JP2590294B2 (ja) | 回路ボードテストシステムとテストベクトル供給システム及び生成方法 | |
| US5130988A (en) | Software verification by fault insertion | |
| US7844867B1 (en) | Combined processor access and built in self test in hierarchical memory systems | |
| US5758065A (en) | System and method of establishing error precedence in a computer system | |
| US7392449B2 (en) | Method, apparatus, and computer program product for diagnosing a scan chain failure employing fuses coupled to the scan chain | |
| US4507784A (en) | Data processing systems | |
| JPH0442691B2 (ja) | ||
| US5898705A (en) | Method for detecting bus shorts in semiconductor devices | |
| JPH0469741A (ja) | シフトパスエラー検出方式 | |
| JPS6227479B2 (ja) | ||
| US5513189A (en) | Boundary scan system with improved error reporting using sentinel bit patterns | |
| US6445205B1 (en) | Method of testing integrated circuits | |
| Ouyang et al. | A Methdology for Testing Scan Chain with Diagnostic Enhanced Structure | |
| US6421810B1 (en) | Scalable parallel test bus and testing method | |
| JP4111801B2 (ja) | 半導体装置の故障位置特定方法 | |
| US20030097645A1 (en) | On-chip diagnostic system, integrated circuit and method | |
| GB2120818A (en) | Data processing systems | |
| JPH04148258A (ja) | バス線試験方法および該方法を実施する装置 | |
| JP2704062B2 (ja) | 情報処理装置 | |
| JP2964487B2 (ja) | カウンタ | |
| JPS6077246A (ja) | デ−タ処理装置 | |
| JP6970023B2 (ja) | 半導体記憶装置及びその検査方法 | |
| US9429621B2 (en) | Implementing enhanced scan chain diagnostics via bypass multiplexing structure | |
| JPH08152459A (ja) | 半導体装置及びその試験方法 |