JPH046977B2 - - Google Patents

Info

Publication number
JPH046977B2
JPH046977B2 JP58203485A JP20348583A JPH046977B2 JP H046977 B2 JPH046977 B2 JP H046977B2 JP 58203485 A JP58203485 A JP 58203485A JP 20348583 A JP20348583 A JP 20348583A JP H046977 B2 JPH046977 B2 JP H046977B2
Authority
JP
Japan
Prior art keywords
axis
signal lines
data register
circuit
photo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58203485A
Other languages
Japanese (ja)
Other versions
JPS6095629A (en
Inventor
Yoshikazu Suzuki
Hiroshi Sugimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Communication Equipment Co Ltd
Original Assignee
Toyo Communication Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Communication Equipment Co Ltd filed Critical Toyo Communication Equipment Co Ltd
Priority to JP58203485A priority Critical patent/JPS6095629A/en
Publication of JPS6095629A publication Critical patent/JPS6095629A/en
Publication of JPH046977B2 publication Critical patent/JPH046977B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Input From Keyboards Or The Like (AREA)

Description

【発明の詳細な説明】 本発明はマトリツクススイツチを用いた入力装
置に於いて押圧接続した押釦スイツチのマトリツ
クス上に於ける位置を検出する押釦スイツチ入力
回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a push-button switch input circuit for detecting the position on a matrix of a press-connected push-button switch in an input device using a matrix switch.

従来多数のスイツチの開状態から閉状態への変
化を検出する方式として、例えばキーボード装置
や操作卓上に設けたスイツチ等の如くスイツチを
マトリツクス状に配置することによつて入力信号
線数を節約することが行なわれているが、その際
の入力回路として従来は第1図に示す如く構成す
るのが一般的であつた。
Conventionally, as a method for detecting the change of a large number of switches from an open state to a closed state, the number of input signal lines is saved by arranging the switches in a matrix, such as switches installed on a keyboard device or an operation desk. Conventionally, the input circuit for this purpose has generally been constructed as shown in FIG.

即ち1はマトリツクススイツチであるがそのX
軸信号ラインx1,x2,……をタイミング信号発生
回路2に、又Y軸信号ラインy1,y2,……をラツ
チ回路3に夫々接続したものであり、前記タイミ
ング信号発生回路2は第2図に示す如く各X軸信
号ラインx1,x2,……に順次タイミングパルスを
送出する。
In other words, 1 is a matrix switch, but its
The axis signal lines x 1 , x 2 , . . . are connected to the timing signal generation circuit 2, and the Y-axis signal lines y 1 , y 2 , . sequentially sends timing pulses to each X-axis signal line x 1 , x 2 , . . . as shown in FIG.

今、前記マトリツクススイツチのいづれか1つ
を押圧接続すると前記タイミングパルスは該押圧
されたスイツチを介してこれに対応するY軸信号
ラインy1,y2,……のいづれかに伝達され前記ラ
ツチ回路3にてラツチされてその出力端子a1
a2,……のいづれかにデジタル信号となつて現れ
るのでこれをデータ処理することによつて押圧し
たスイツチのマトリツクス上に於ける位置を識別
するものである。
Now, when any one of the matrix switches is pressed and connected, the timing pulse is transmitted to any of the corresponding Y-axis signal lines y 1 , y 2 , . . . through the pressed switch, and the latch circuit 3 and its output terminal a 1 ,
Since it appears as a digital signal in either a 2 , . . . , the position of the pressed switch on the matrix can be identified by processing this data.

しかしながら第1図に示した如き従来の回路で
は、押釦スイツチが押圧されている間に少なくと
も1つのタイミングパルスが送出される必要があ
るので各X軸信号ラインに送出するタイミングパ
ルスの1周期Tを短く設定しなければならず、押
釦スイツチが多数になると前記タイミング回路2
及びラツチ回路3の極度の高速化が要求されるこ
ととなり複雑かつ高価になると云う欠点があつ
た。
However, in the conventional circuit shown in FIG. 1, at least one timing pulse needs to be sent while the push button switch is pressed, so one period T of the timing pulse sent to each X-axis signal line is The timing circuit 2 must be set short, and if there are many push button switches, the timing circuit 2
Moreover, the latch circuit 3 is required to be extremely high-speed, making it complicated and expensive.

本発明は上述の如き従来の押釦スイツチ入力回
路の欠点を除去するためになされたものであつ
て、前記各X軸及びY軸信号ラインを夫々第1及
び第2のフオト・カプラ群の発光素子に接続しこ
れに流れる電流によつてその受光素子の出力に発
生する信号を夫々データ・レジスタの各入力端子
に入力すると共に前記第2のフオト・カプラ群の
発光素子に接続しこれに流れる電流によつてその
受光素子の出力に発生する信号を夫々データ・レ
ジスタの各入力端子に入力すると共に前記第2の
フオト・カプラ群に流れた電流がすべて通過する
ようにこれに直列にトリガ用フオト・カプラを接
続しその受光素子出力をラツチパルス発生器及び
遅延回路を介して所要の遅延をもつてラツチパル
スを前記データ・レジスタのセツト入力端に入力
するようにした押釦スイツチ入力回路を提供する
ことを目的とする。
The present invention has been made in order to eliminate the drawbacks of the conventional push button switch input circuit as described above, and the present invention is to connect each of the X-axis and Y-axis signal lines to light emitting elements of the first and second photo coupler groups, respectively. A signal generated at the output of the light-receiving element by the current flowing therein is inputted to each input terminal of the data register, and also connected to the light-emitting element of the second photo coupler group, and a current flowing therethrough. The signals generated at the outputs of the light receiving elements are input to each input terminal of the data register, respectively, and a trigger photo is connected in series with the second photo coupler group so that all the current flowing through the photo coupler group passes through.・Providing a push button switch input circuit in which a coupler is connected and the output of the light receiving element is inputted to the set input terminal of the data register with a required delay through a latch pulse generator and a delay circuit. purpose.

以下本発明を図面に示した実施例に基づいて詳
細に説明する。
The present invention will be described in detail below based on embodiments shown in the drawings.

第3図は本発明に係る押釦スイツチ入力装置の
一実施例を示す回路図である。
FIG. 3 is a circuit diagram showing an embodiment of the push button switch input device according to the present invention.

本図に於いて1はマトリツクス・スイツチ回路
であるがX軸信号ラインx1,x2,……xnとY軸
信号ラインy1,y2,……yoの交点に夫々押釦スイ
ツチS11乃至sonを配置したものでありX軸信号ラ
インx1乃至xoを第1のフオトカプラ群4に於ける
各フオトカプラ41乃至4mのフオト・ダイオー
ド401乃至40mのカソードに夫々接続し、ア
ノード側には保護抵抗51乃至5mを介して電力
を供給しておき、これらフオトダイオードと対に
なるフオトトランジスタ411乃至41mに発生
するフオトカプラ出力を夫々データレジスタの所
定の入力端子D41,D42,……,D4mに入力する
よう構成する。
In this figure, 1 is a matrix switch circuit, and there are push buttons S at the intersections of the X-axis signal lines x 1 , x 2 , ... x n and the Y-axis signal lines y 1 , y 2 , ... y o , respectively. X -axis signal lines x 1 to x o are connected to the cathodes of photo diodes 401 to 40 m of each photo coupler 41 to 4 m in the first photo coupler group 4 , and the anode side are supplied with power through protective resistors 51 to 5m, and the photocoupler outputs generated in phototransistors 411 to 41m paired with these photodiodes are input to predetermined input terminals D 41 , D 42 , . . . of the data register, respectively. ..., D 4 m.

一方、Y軸信号ラインy1乃至yoを夫々第2のフ
オト・カプラ群7を構成するフオト・ダイオード
701乃至70nのアノードに接続すると共にカ
ソード側は一点に集中してトリガ用フオト・カプ
ラ8のフオト・ダイオード801アノードに接続
しそのカソード側を接地し、前記第2のフオトカ
プラ群5前記フオト・ダイオードと対をなすフオ
ト・トランジスタ711乃至71nの出力端を
夫々前記データレジユタ6の所定の入力端D71
至D7oに接続する。又、前記トリガ用フオト・カ
プラ8と対をなすフオトトランジスタ811の出
力をラツチパルス発生回路9及びこの出力を遅延
回路10を介して前記データレジスタ6のセツト
信号入力端に接続したものである。
On the other hand, the Y-axis signal lines y 1 to y o are connected to the anodes of the photo diodes 701 to 70n constituting the second photo coupler group 7, respectively, and the cathodes are concentrated at one point to the trigger photo coupler 8. The output terminals of the photo transistors 711 to 71n paired with the photo diode of the second photo coupler group 5 are respectively connected to the anode of the photo diode 801 and its cathode side is grounded. Connect to input terminals D 71 to D 7o . Further, the output of a phototransistor 811 paired with the trigger photocoupler 8 is connected to a latch pulse generating circuit 9, and this output is connected to the set signal input terminal of the data register 6 via a delay circuit 10.

以上説明した様に構成した本発明の押釦スイツ
チ入力装置は以下の如く動作する。今仮にマトリ
ツクススイツチ群1のスイツチS11を押圧すると、
保護抵抗51を介して供給する電源+Vによつて
フオトダイオード401、X軸ラインx1、スイツ
チs11、Y軸ラインy1、フオト・ダイオード70
1及びフオト・ダイオード801によつて構成す
る閉ループに前記スイツチs11を押圧している間
第4図aに示す如き電流iが流れる。この結果前
記フオト・カプラ41,71及び8の内部のフオ
トトランジスタ夫々411,711及び811が
同図bに示す如きタイミングで導通するので前記
データレジスタ6の入力端D41及びD71の電位が
アース電位となる。一方、前記ラツチパルス発生
回路10は前記トリガ用フオト・カプラ8の出力
を得てラツチパルスを発生し、この信号は次段の
遅延回路10により第4図cに示す如く所要の遅
延時間tをもつて前記データ・レジスタ6のセツ
ト信号入力端子sに達する。
The push button switch input device of the present invention constructed as described above operates as follows. Now, if switch S 11 of matrix switch group 1 is pressed,
The photodiode 401, the X-axis line x1 , the switch s11 , the Y-axis line y1 , and the photodiode 70 are connected to the photodiode 401 by the power supply +V supplied through the protective resistor 51.
While the switch s 11 is pressed, a current i as shown in FIG. As a result, the phototransistors 411, 711 and 811 inside the photo couplers 41, 71 and 8 become conductive at the timing shown in FIG. It becomes electric potential. On the other hand, the latch pulse generating circuit 10 generates a latch pulse by receiving the output of the trigger photo coupler 8, and this signal is processed by the delay circuit 10 in the next stage with a required delay time t as shown in FIG. 4c. The signal reaches the set signal input terminal s of the data register 6.

而して前記データ・レジスタ6は前記3種の信
号に対し所要の論理演算を施し入力端D41及び
D71のアース電位信号に対応する出力端O41及び
O71に第4図dに示す如き高電位を又他の出力端
子O42乃至O4o及びO72乃至O7oには低電位を出力
する。
The data register 6 then performs the necessary logical operations on the three types of signals and inputs them to the input terminals D41 and
Output O 41 and corresponding to the ground potential signal of D 71
A high potential as shown in FIG. 4d is output to O 71 , and low potential is output to other output terminals O 42 to O 4o and O 72 to O 7o .

斯くして得た前記データ・レジスタ6の出力端
に於けるデジタル信号を例えばマイクロコンピユ
ータ等によりデータ処理することによつて前記押
圧したスイツチがs11であることを識別すること
ができる。
By processing the digital signal at the output terminal of the data register 6 obtained in this way using, for example, a microcomputer, it is possible to identify that the pressed switch is s11 .

本発明は以上説明した如く構成し且つ動作する
ものであるから、従来の押釦スイツチ入力装置の
如く高価な高速タイミングパルス発生回路を必要
とせずその周期にスイツチ押圧動作を制限される
こともないのでオペレータの操作習熟度に拘りな
く常に正確な動作を期待しうると共に信号の授受
がフオトカプラを介して行なわれるのでノイズに
よる誤動作を防止する効果をも併せもつものであ
る。
Since the present invention is configured and operates as described above, it does not require an expensive high-speed timing pulse generation circuit as in conventional push button switch input devices, and the switch pressing operation is not limited to the period thereof. Accurate operation can always be expected regardless of the operating proficiency of the operator, and since signals are sent and received via a photocoupler, it also has the effect of preventing malfunctions due to noise.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の押釦スイツチ入力回路を示すブ
ロツク図、第2図はその動作を示すタイミングチ
ヤート図、第3図は本発明に係る押釦スイツチ入
力回路の一実施例を示すブロツク図、第4図a乃
至dは夫々その各部の動作を説明するタイミング
チヤート図である。 1……マトリツクススイツチ回路、s11乃至son
……押釦スイツチ、x1乃至xn……X軸信号線、
y1乃至yo……Y軸信号線、4及び7……第1及び
第2のフオトカプラ群、401乃至40m及び7
01乃至70n……フオトカプラの発光素子、4
11乃至41m及び711乃至71n……フオト
カプラの受光素子、6……データ・レジスタ、8
……トリガ用フオトカツプラ、801……トリガ
用フオトカプラの発光素子、811……トリガ用
フオトカプラの受光素子、9……ラツチパルス発
生器、10……遅延回路。
FIG. 1 is a block diagram showing a conventional push button switch input circuit, FIG. 2 is a timing chart showing its operation, FIG. 3 is a block diagram showing an embodiment of the push button switch input circuit according to the present invention, and FIG. Figures a to d are timing charts illustrating the operation of each part. 1...Matrix switch circuit, s11 to s on
...Push button switch, x 1 to x n ...X axis signal line,
y 1 to y o ...Y-axis signal lines, 4 and 7...First and second photocoupler groups, 401 to 40m and 7
01 to 70n...photocoupler light emitting element, 4
11 to 41m and 711 to 71n...Photocoupler light receiving element, 6...Data register, 8
...Trigger photo coupler, 801... Light emitting element of trigger photo coupler, 811... Light receiving element of trigger photo coupler, 9... Latch pulse generator, 10... Delay circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 多数のX軸信号ラインとY軸信号ラインとの
交点に夫々スイツチを配置したマトリツクス・ス
イツチ入力回路に於いて、前記各X軸及びY軸信
号ラインを夫々第1及び第2のフオト・カプラ群
の発光素子に接続し前記第1及び第2のフオト・
カプラ群の受光素子出力を夫々データ・レジスタ
の所定の入力端子に入力するように構成すると共
に前記第2のフオト・カプラ群の発光素子に直列
にトリガ用フオト・カプラの発光素子を接続しそ
の受光素子出力をラツチパルス発生器及び遅延回
路を介して前記データ・レジスタのセツト入力端
子に入力することによつて前記データ・レジスタ
の前記X軸及びY軸信号ラインに夫々対応する入
力端に現れる信号と前記セツト入力端子に現れる
信号との論理を用いて前記マトリツクス・スイツ
チのいづれが開状態から閉状態に移行したかを検
出するようにしたことを特徴とする押釦スイツチ
入力回路。
1. In a matrix switch input circuit in which switches are arranged at the intersections of a large number of X-axis signal lines and Y-axis signal lines, each of the X-axis and Y-axis signal lines is connected to a first and a second photo coupler, respectively. connected to the light emitting elements of the group and said first and second photo-diodes.
The light receiving element output of each coupler group is configured to be inputted to a predetermined input terminal of a data register, and the light emitting element of the trigger photo coupler is connected in series with the light emitting element of the second photo coupler group. By inputting the light receiving element output to the set input terminal of the data register via a latch pulse generator and a delay circuit, a signal appears at the input terminals of the data register corresponding to the X-axis and Y-axis signal lines, respectively. and a signal appearing at the set input terminal to detect which of the matrix switches has transitioned from an open state to a closed state.
JP58203485A 1983-10-28 1983-10-28 Push-button switch inputting circuit Granted JPS6095629A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58203485A JPS6095629A (en) 1983-10-28 1983-10-28 Push-button switch inputting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58203485A JPS6095629A (en) 1983-10-28 1983-10-28 Push-button switch inputting circuit

Publications (2)

Publication Number Publication Date
JPS6095629A JPS6095629A (en) 1985-05-29
JPH046977B2 true JPH046977B2 (en) 1992-02-07

Family

ID=16474932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58203485A Granted JPS6095629A (en) 1983-10-28 1983-10-28 Push-button switch inputting circuit

Country Status (1)

Country Link
JP (1) JPS6095629A (en)

Also Published As

Publication number Publication date
JPS6095629A (en) 1985-05-29

Similar Documents

Publication Publication Date Title
US4617461A (en) Fluorescent optical switch and keyboard apparatus
AU572536B2 (en) Ambient light and electromagnetic noise reduction circuit
US4420841A (en) Optically coupled bidirectional transceiver
US4058735A (en) Opto-electronic contact mechanism
GB1567023A (en) Controlled electrical supply arrangements
JPH046977B2 (en)
GB1407246A (en) High voltage switching systems
US4596984A (en) Digital data input circuit
US3014663A (en) Binary full adders
US12061408B1 (en) Apparatus with light-based control of light-based computation
US2995666A (en) Exclusive or logical circuit
US3873978A (en) Keyboard circuit
CN115376263A (en) Smoke sensor based on high-precision comparator and smoke detection equipment
US3035767A (en) Preset circuit for a counter
US3798433A (en) Decimal-to-binary code conversion circuit
SU1223259A2 (en) Selector of minimum signal
US4812816A (en) Electronic circuit with complementary data line
SU984039A1 (en) Voltage-to-code converter
SU1534453A1 (en) Information input device
SU828438A1 (en) Device for fast switching of communication channels
SU1175027A1 (en) Transistor switch
SU736383A1 (en) Optronic pulse counter
SU1275181A1 (en) Protection arrangement to press
KR910002977Y1 (en) Printer port transfer circuit
JP2935823B2 (en) Input/Output Devices