JPH0469869A - データセパレータ - Google Patents
データセパレータInfo
- Publication number
- JPH0469869A JPH0469869A JP2182036A JP18203690A JPH0469869A JP H0469869 A JPH0469869 A JP H0469869A JP 2182036 A JP2182036 A JP 2182036A JP 18203690 A JP18203690 A JP 18203690A JP H0469869 A JPH0469869 A JP H0469869A
- Authority
- JP
- Japan
- Prior art keywords
- data
- mislock
- circuit
- window
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 abstract description 2
- 238000001514 detection method Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は磁気ディスク装置におけるデータセパレータに
関し、特に磁気ディスクドライブからの読み出しのり−
ドデータから再生データとウィンドウ信号とを作りだす
データセパレータに関する。
関し、特に磁気ディスクドライブからの読み出しのり−
ドデータから再生データとウィンドウ信号とを作りだす
データセパレータに関する。
従来、かかるデータセパレータはフェース・ロックド・
ループ（ＰＬＬ）を有して構成される。
ループ（ＰＬＬ）を有して構成される。
第６図はかかる従来の一例を示すデータセパレータのブ
ロック例である。
ロック例である。
第６図に示すように、従来のデータセパレータは入力デ
ータと分周信号とを比較する位相比較器らと、ローパス
フィルタ（ＬＰＦ）４と、発振回路２およびウィンドウ
信号を作成する分周回路３Ａとを有している０位相比較
器５はディスクドライブから出力されたり−ドデータと
分周回路３Ａからの出力との位相差を求める。この位相
比較器５で求めた位相差はローパスフィルター４で直流
化されてから分周回路３Ａに供給される０分周回路３Ａ
は分周比を変えることにより出力を変化させ、入力信号
の位相に合わせる動作を行う。尚、位相差がないどきに
は分周比を変えることは行なわない。
ータと分周信号とを比較する位相比較器らと、ローパス
フィルタ（ＬＰＦ）４と、発振回路２およびウィンドウ
信号を作成する分周回路３Ａとを有している０位相比較
器５はディスクドライブから出力されたり−ドデータと
分周回路３Ａからの出力との位相差を求める。この位相
比較器５で求めた位相差はローパスフィルター４で直流
化されてから分周回路３Ａに供給される０分周回路３Ａ
は分周比を変えることにより出力を変化させ、入力信号
の位相に合わせる動作を行う。尚、位相差がないどきに
は分周比を変えることは行なわない。
第７図は第６図におけるデータセパｌノー夕がミスロッ
ク状態のときのタイミング図である。
ク状態のときのタイミング図である。
第７図に示すように、入力データとしてディスクドライ
ブから出力される５ＹＮＣバイ■・に対して規則的なビ
ットシフトαがある場合に、Ｐ Ｌ、［。
ブから出力される５ＹＮＣバイ■・に対して規則的なビ
ットシフトαがある場合に、Ｐ Ｌ、［。
回路がミスロックしている様子を示している。本来５Ｙ
ＮＣバイ）・は転送レートが５００Ｋｂｐｓのときには
２μｓごとに出力されるが、ディスクドライブの読み出
しヘッドが非対称のときやディスクドライブ内部の増幅
器の調整がずれているときには、第７図のような１ビツ
トおきにビットシフトαをもったデータが出力される。
ＮＣバイ）・は転送レートが５００Ｋｂｐｓのときには
２μｓごとに出力されるが、ディスクドライブの読み出
しヘッドが非対称のときやディスクドライブ内部の増幅
器の調整がずれているときには、第７図のような１ビツ
トおきにビットシフトαをもったデータが出力される。
このようなリードデータが出力されるディスクドライブ
て゛且つ書き込み時にデータの位相不連続点においてミ
スロック状態におちいる場合がある。このように−度ミ
スロック状態になった場合、データセパドータは正確に
再生データとウィンドウ信号を作ることができなくなる
。
て゛且つ書き込み時にデータの位相不連続点においてミ
スロック状態におちいる場合がある。このように−度ミ
スロック状態になった場合、データセパドータは正確に
再生データとウィンドウ信号を作ることができなくなる
。
〔発明が解決しようとする課題］
］−述Ｌ７た従来のデータセパレータは、リードデータ
に規則的なビットシフトがある場合Ｃ＝、データの書き
込み時にできたデータの（ｌｉ’７相の小連続点などで
一度ミスロック状態になってしまうと、ウィンドウ信号
が追従できなくなるという欠点かある。
に規則的なビットシフトがある場合Ｃ＝、データの書き
込み時にできたデータの（ｌｉ’７相の小連続点などで
一度ミスロック状態になってしまうと、ウィンドウ信号
が追従できなくなるという欠点かある。
本発明の目的は、かかるウィンドウ信号の追従を可能に
するデータセパレータを提供することにある。
するデータセパレータを提供することにある。
本発明のデータセパレータは、ディスクドライブから出
力されるリードデータを再生データおよびデータウィン
ドウ信号に分離するためのｌ）Ｌ １回路を内蔵するデ
ータセパレータにおいて、基準クロックを分周しウィン
ドウ信号を作り出す分周回路と、前記ディスクドライブ
からの前記リードデータおよび前記ウィンドウ信号の位
相差を検出する位相比較器と、前記ウィンドウ信号ごと
に再生データのサンプリングを行ない且つサンプリング
した結果を保持する複数の保持回路と、府記複数の保持
回路の出力の組み合わせによりミスクロック状態を判定
する判定回路とを含み、前記判定回路がミスクロックを
判定したときに次に入力するリードデータに同期して前
記分周回路をセットするように構成される。
力されるリードデータを再生データおよびデータウィン
ドウ信号に分離するためのｌ）Ｌ １回路を内蔵するデ
ータセパレータにおいて、基準クロックを分周しウィン
ドウ信号を作り出す分周回路と、前記ディスクドライブ
からの前記リードデータおよび前記ウィンドウ信号の位
相差を検出する位相比較器と、前記ウィンドウ信号ごと
に再生データのサンプリングを行ない且つサンプリング
した結果を保持する複数の保持回路と、府記複数の保持
回路の出力の組み合わせによりミスクロック状態を判定
する判定回路とを含み、前記判定回路がミスクロックを
判定したときに次に入力するリードデータに同期して前
記分周回路をセットするように構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第一の実施例を示すデータセパレータ
のブロック図である。
のブロック図である。
第１図に示すように、本実施例は前述した従来例の回路
に対し、入力データＡと分周回路３からの分周信号Ｂと
からミスロック状態を検出するミスロック検出回路１を
付加し、その出力Ｃにより分周ｒｇＪ＆’ｆｉ３を制御
するようにと７たことにある。すなわち、ミスロック検
出回路１は、リードデータＡと分周回路３からの出力Ｂ
とを入力し、ミスロック状態を検出すると、リードデー
タＡに同期［５゜たセット信号Ｃを分周回路３に出力す
る。このセット信号Ｃを受は取ると、分周回路３はリー
ドデータＡがウィンドウの中心にくるように分周回路３
をセットし、ウィンドウを補正する。
に対し、入力データＡと分周回路３からの分周信号Ｂと
からミスロック状態を検出するミスロック検出回路１を
付加し、その出力Ｃにより分周ｒｇＪ＆’ｆｉ３を制御
するようにと７たことにある。すなわち、ミスロック検
出回路１は、リードデータＡと分周回路３からの出力Ｂ
とを入力し、ミスロック状態を検出すると、リードデー
タＡに同期［５゜たセット信号Ｃを分周回路３に出力す
る。このセット信号Ｃを受は取ると、分周回路３はリー
ドデータＡがウィンドウの中心にくるように分周回路３
をセットし、ウィンドウを補正する。
第２図は第１図に示すミスロック検出回路図である。
第２図に示すように、このミスロック検出囲路は、複数
のＤ型フリップフロップ（Ｄ−Ｆ／Ｆ）回路６および７
と、複数のｌｌ−Ｆ／Ｆで構成したシフトレジスタ８と
、シフ■・レジスタ８の出力を直接およびインバータ９
．１０を介して入力するＡ Ｎ Ｉ）ゲート１１と、Ａ
ＮＤゲート１１の出力によりセットされるＲ８型フリッ
プフロップ１２と、ＡＮＤゲート１３とで構成されてい
る。
のＤ型フリップフロップ（Ｄ−Ｆ／Ｆ）回路６および７
と、複数のｌｌ−Ｆ／Ｆで構成したシフトレジスタ８と
、シフ■・レジスタ８の出力を直接およびインバータ９
．１０を介して入力するＡ Ｎ Ｉ）ゲート１１と、Ａ
ＮＤゲート１１の出力によりセットされるＲ８型フリッ
プフロップ１２と、ＡＮＤゲート１３とで構成されてい
る。
第３図は第１図および第２図に示すミスロック検出口路
のタイミング図である。
のタイミング図である。
第３図に示すように、ここではミスロック検出回路１の
入出力信号Ａ、Ｂ、Ｃと第２図のａ、 ｂ点の各部のタ
イミングを示している。Ａはり−ドデータであり、Ｂは
ウィンドウの２倍の周波数の信号で２分周することによ
りウィンドウ信号が作られる。また、ａはウィンドウ毎
にリードデータをサンプリングする２つのＤ−Ｆ／Ｆ回
路６７で作成される。このウィンドウ毎にサンプリング
されたデータは、シフトレジスタ８によってウィンドウ
毎にシフトされる。この結果、ミスロックの判定はシフ
トレジスタ８の出力からインバータ９．１０とＡＮＤゲ
ート１１とで判定される。本実施例では、規則的なビッ
トシフトがある場合を判定しているので、ミスロックを
判定するとミスロック検出回Ｂｌは、次にデータセパレ
ータ回路に入ってくるり−ドデータＡに同期してセット
信号Ｃを出力する。従って、セット信号Ｃを受は取ると
、分周回路３はリードデータＡが中心にくるように分周
回路３をセットするので、リードデータＡをウィンドウ
の中心にすることによりミスロック状態を回避すること
ができる。
入出力信号Ａ、Ｂ、Ｃと第２図のａ、 ｂ点の各部のタ
イミングを示している。Ａはり−ドデータであり、Ｂは
ウィンドウの２倍の周波数の信号で２分周することによ
りウィンドウ信号が作られる。また、ａはウィンドウ毎
にリードデータをサンプリングする２つのＤ−Ｆ／Ｆ回
路６７で作成される。このウィンドウ毎にサンプリング
されたデータは、シフトレジスタ８によってウィンドウ
毎にシフトされる。この結果、ミスロックの判定はシフ
トレジスタ８の出力からインバータ９．１０とＡＮＤゲ
ート１１とで判定される。本実施例では、規則的なビッ
トシフトがある場合を判定しているので、ミスロックを
判定するとミスロック検出回Ｂｌは、次にデータセパレ
ータ回路に入ってくるり−ドデータＡに同期してセット
信号Ｃを出力する。従って、セット信号Ｃを受は取ると
、分周回路３はリードデータＡが中心にくるように分周
回路３をセットするので、リードデータＡをウィンドウ
の中心にすることによりミスロック状態を回避すること
ができる。
要するに、本実施例によれば、ミスロック状態の検出機
構を備え且つリードデータに同期してデータセパレータ
内部のＰＬＬ回路の分周回路３をセットすることにより
、ウィンドウの中心にり一ドデータがくるようにするこ
とができ、データの位相の不連続点があっため、ウィン
ドウ信号に追従することができる。
構を備え且つリードデータに同期してデータセパレータ
内部のＰＬＬ回路の分周回路３をセットすることにより
、ウィンドウの中心にり一ドデータがくるようにするこ
とができ、データの位相の不連続点があっため、ウィン
ドウ信号に追従することができる。
第４図は本発明の第二の実施例を説明するためのミスロ
ック検出回路図であり、第５図は第４図に示すミスロッ
ク検出回路のタイミング図である。
ック検出回路図であり、第５図は第４図に示すミスロッ
ク検出回路のタイミング図である。
第４図および第５図に示すように、本実施例はＭＦＭ方
式の変調が行なわれたディスクに対してのミスロック状
態の検出を行なう例である。このＭＦＭ方式では、デー
タビットとクロックビットが隣り合うウィンドウ信号に
表われることがないので、この性質を利用してミスロッ
クの検出を行なっている。
式の変調が行なわれたディスクに対してのミスロック状
態の検出を行なう例である。このＭＦＭ方式では、デー
タビットとクロックビットが隣り合うウィンドウ信号に
表われることがないので、この性質を利用してミスロッ
クの検出を行なっている。
まず、２つのフリップフロップ回路６と７はウィンドウ
毎にリードデータをサンプリングし、このフリップフロ
ップ６の出力ａに接続されたシフトレジスタ１４はウィ
ンドウ毎にデータをシフトする。このシフトレジスタ１
４の出力す、ｃを入力とするＡＮＤゲート１５はミスロ
ックの条件判定を行う。以下、フリップフロップ１２と
ＡＮＤゲート１３は第一の実施例と同様の動作を行なう
、これらは第５図に示す入力波形Ａ、Ｂと出力波形Ｃ５
および内部波形ａ〜ｄのタイミングから明らかである。
毎にリードデータをサンプリングし、このフリップフロ
ップ６の出力ａに接続されたシフトレジスタ１４はウィ
ンドウ毎にデータをシフトする。このシフトレジスタ１
４の出力す、ｃを入力とするＡＮＤゲート１５はミスロ
ックの条件判定を行う。以下、フリップフロップ１２と
ＡＮＤゲート１３は第一の実施例と同様の動作を行なう
、これらは第５図に示す入力波形Ａ、Ｂと出力波形Ｃ５
および内部波形ａ〜ｄのタイミングから明らかである。
以上説明したように、本発明のデータセパレータは、ミ
スロック検出回路を設けることにより、ミスロック状態
を回避することができるので、データへの追従性を向上
させ、データの位相の不連続点などがあっても、ウィン
ドウ信号が追従することができるという効果がある。
スロック検出回路を設けることにより、ミスロック状態
を回避することができるので、データへの追従性を向上
させ、データの位相の不連続点などがあっても、ウィン
ドウ信号が追従することができるという効果がある。
第１図は本発明の第一の実施例を示すデータセパレータ
のブロック図、第２図は第１図に示すミスロック検出回
路図、第３図は第１図および第２図に示すミスロック検
出回路のタイミング図、第４図は本発明の第二の実施例
を説明するためのミスロック検出回路図、第５図は第４
図に示すミスロック検出回路のタイミング図、第６図は
従来の一例を示すデータセパレータのブロック図、第７
図は第６図におけるデータセパレータがミスロック状態
のときのタイミング図である。 １・・・ミスロック検出回路、２・・・発振回路、３・
・分周回路、４・・・ローパスフィルタ（ＬＰＦ）、５
・・・位相比較器、６．７・・・Ｄ型フリップフロップ
（Ｄ−Ｆ／Ｆ） 、８．１４・・・シフトレジスタ、９
．１０・・・インバータ、１１，１３．１５・・・ＡＮ
Ｄゲート、１２・・・Ｒ３型フリッププロップ（Ｒ８−
Ｆ／Ｆ ）。
のブロック図、第２図は第１図に示すミスロック検出回
路図、第３図は第１図および第２図に示すミスロック検
出回路のタイミング図、第４図は本発明の第二の実施例
を説明するためのミスロック検出回路図、第５図は第４
図に示すミスロック検出回路のタイミング図、第６図は
従来の一例を示すデータセパレータのブロック図、第７
図は第６図におけるデータセパレータがミスロック状態
のときのタイミング図である。 １・・・ミスロック検出回路、２・・・発振回路、３・
・分周回路、４・・・ローパスフィルタ（ＬＰＦ）、５
・・・位相比較器、６．７・・・Ｄ型フリップフロップ
（Ｄ−Ｆ／Ｆ） 、８．１４・・・シフトレジスタ、９
．１０・・・インバータ、１１，１３．１５・・・ＡＮ
Ｄゲート、１２・・・Ｒ３型フリッププロップ（Ｒ８−
Ｆ／Ｆ ）。
Claims (1)
- ディスクドライブから出力されるリードデータを再生デ
ータおよびデータウィンドウ信号に分離するためのＰＬ
Ｌ回路を内蔵するデータセパレータにおいて、基準クロ
ックを分周しウィンドウ信号を作り出す分周回路と、前
記ディスクドライブからの前記リードデータおよび前記
ウィンドウ信号の位相差を検出する位相比較器と、前記
ウィンドウ信号ごとに再生データのサンプリングを行な
い且つサンプリングした結果を保持する複数の保持回路
と、前記複数の保持回路の出力の組み合わせによりミス
クロック状態を判定する判定回路とを含み、前記判定回
路がミスクロックを判定したときに次に入力するリード
データに同期して前記分周回路をセットすることを特徴
とするデータセパレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2182036A JPH0469869A (ja) | 1990-07-10 | 1990-07-10 | データセパレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2182036A JPH0469869A (ja) | 1990-07-10 | 1990-07-10 | データセパレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0469869A true JPH0469869A (ja) | 1992-03-05 |
Family
ID=16111218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2182036A Pending JPH0469869A (ja) | 1990-07-10 | 1990-07-10 | データセパレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0469869A (ja) |
-
1990
- 1990-07-10 JP JP2182036A patent/JPH0469869A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6147530A (en) | PLL circuit | |
| CA1070395A (en) | Versatile phase-locked loop phase detector | |
| JPS6231069A (ja) | 記録媒体 | |
| US6078451A (en) | Method and apparatus for adjusting data window phase when retrieving data stored on a recording medium | |
| JP3033520B2 (ja) | クロック抽出回路 | |
| US6580775B1 (en) | Method of detecting frequency of digital phase locked loop | |
| US6674330B2 (en) | Recording clock generation circuit | |
| US4580100A (en) | Phase locked loop clock recovery circuit for data reproducing apparatus | |
| US5612938A (en) | Correcting recorded marks and land lengths taken from an optical disk | |
| JPH0469869A (ja) | データセパレータ | |
| JP2537999B2 (ja) | アナログフロッピ―ディスクデ―タセパレ―タ | |
| JPS59167813A (ja) | 位相同期回路 | |
| JPH01293738A (ja) | 復調回路 | |
| JPH118656A (ja) | スライスレベル評価方法、２値化方法、それを用いた回路及びそれを用いた装置 | |
| JPH01307317A (ja) | Ｐｌｌ回路 | |
| JPH02132682A (ja) | ディスク装置のデータ復調回路 | |
| JP2636349B2 (ja) | 位相制御回路 | |
| JPH07201137A (ja) | 位相同期ループのロック検出方法及びロック検出装置 | |
| JPH0247653Y2 (ja) | ||
| JPS59117347A (ja) | 位相同期回路 | |
| JPH04119737A (ja) | データ復調回路 | |
| JPS61250876A (ja) | デ−タセパレ−ト回路 | |
| JP2001053600A (ja) | Ｐｌｌ回路 | |
| JPH04132048A (ja) | Ｐｌｌ擬似ロック検出回路 | |
| JPS63122066A (ja) | クロツク同期回路 |