JPH0469872A - フレキシブルデイスク装置のステツピングモータ駆動回路 - Google Patents
フレキシブルデイスク装置のステツピングモータ駆動回路Info
- Publication number
- JPH0469872A JPH0469872A JP18149690A JP18149690A JPH0469872A JP H0469872 A JPH0469872 A JP H0469872A JP 18149690 A JP18149690 A JP 18149690A JP 18149690 A JP18149690 A JP 18149690A JP H0469872 A JPH0469872 A JP H0469872A
- Authority
- JP
- Japan
- Prior art keywords
- output
- decoder
- input
- winding
- windings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004804 winding Methods 0.000 claims abstract description 57
- 230000035939 shock Effects 0.000 abstract description 2
- 230000010355 oscillation Effects 0.000 abstract 1
- 230000001960 triggered effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 1
Landscapes
- Moving Of Head For Track Selection And Changing (AREA)
- Control Of Stepping Motors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はフレキシブルディスク装置のステッピングモー
タ駆動回路に係り、特にセンタタップを有する４相ステ
ッピングモータを駆動し、単一の電源を使用するスデツ
ビングモータ駆動［回路に関するものである。
タ駆動回路に係り、特にセンタタップを有する４相ステ
ッピングモータを駆動し、単一の電源を使用するスデツ
ビングモータ駆動［回路に関するものである。
１従来の技術〕
従来の単一の電源を使用Ｊるステツビングモタ駆動回路
の一例を第４図に示し説明する。
の一例を第４図に示し説明する。
この従来のフレキシブルディスク装置のステッピングモ
ータ駆動回路の一例を示す第４図において、１はアップ
ダウンカウンタで、このアップダウンカウンタ１は、ホ
ストより送られるＤＩＲ（Ｄｉｒｅｃｔｉｏｎ ）イに
号に一方の入力が接続ζｆ＋た排他的論理和回路２−１
と、この排他的論理和回路２−１．の出力に一力の入
力が接続された排他的論理和回路２−２ と、この排他
的論理和回路２−２の出力がＤ入力に接続されポストよ
シ送られるＳＴＰ （ｓ ｔｏｐ ） ｉｓ号がＣＫ大
入力接続されフレキシブルディスク装置！置の磁気ヘッ
ドの外周限度を示すＴＫＯ（Ｔｒａｃｋ Ｚｅｒｏ）信
号がＲ入力に接続されたＤ型フリップフロップ３−１
と、Ｄ・入力に自身のＱ出力が接続されＣＫ大入力ＳＴ
Ｐｍ号が接続されＲ入力にＴＫＯ信号が接続され念り型
フリップフロップ３−２で構成されている。
ータ駆動回路の一例を示す第４図において、１はアップ
ダウンカウンタで、このアップダウンカウンタ１は、ホ
ストより送られるＤＩＲ（Ｄｉｒｅｃｔｉｏｎ ）イに
号に一方の入力が接続ζｆ＋た排他的論理和回路２−１
と、この排他的論理和回路２−１．の出力に一力の入
力が接続された排他的論理和回路２−２ と、この排他
的論理和回路２−２の出力がＤ入力に接続されポストよ
シ送られるＳＴＰ （ｓ ｔｏｐ ） ｉｓ号がＣＫ大
入力接続されフレキシブルディスク装置！置の磁気ヘッ
ドの外周限度を示すＴＫＯ（Ｔｒａｃｋ Ｚｅｒｏ）信
号がＲ入力に接続されたＤ型フリップフロップ３−１
と、Ｄ・入力に自身のＱ出力が接続されＣＫ大入力ＳＴ
Ｐｍ号が接続されＲ入力にＴＫＯ信号が接続され念り型
フリップフロップ３−２で構成されている。
４はＤ型フリップフロップ３−１および３−２の各Ｑ出
力に接続されたデコーダ、５−１と５−２および５−３
と ５−４はそれぞれ一端が相互に接続されその接続
点が単一の電源７（ＶＤＤ）に接続された巻線、６−１
．６−２および６−３．６−４はそれぞれ一端が巻線５
−１ 、 Ｓ−２および５−３゜５−４ の相互接続さ
れていない側に接続され、他ｉがグランド側に接続され
、制御入力がデコーダ４の出力に接続されたスイッチン
グ素子である。
力に接続されたデコーダ、５−１と５−２および５−３
と ５−４はそれぞれ一端が相互に接続されその接続
点が単一の電源７（ＶＤＤ）に接続された巻線、６−１
．６−２および６−３．６−４はそれぞれ一端が巻線５
−１ 、 Ｓ−２および５−３゜５−４ の相互接続さ
れていない側に接続され、他ｉがグランド側に接続され
、制御入力がデコーダ４の出力に接続されたスイッチン
グ素子である。
下記第１表はこの第４図におけるデコーダ４の真理値表
である。
である。
第１表
この第１表において、Ｑ＋およびＱｏはＤ型フリップフ
ロップ３−１および３−２のＱ出力を示し、Ｇ １．
＋ Ｇ２ ＊ Ｇｌ ｒ ｃ、はデコーダ４から
スイッチング索子６−１ 、６−２ 、６−３ 、６−
４の各ゲートに供給される信号を示す。
ロップ３−１および３−２のＱ出力を示し、Ｇ １．
＋ Ｇ２ ＊ Ｇｌ ｒ ｃ、はデコーダ４から
スイッチング索子６−１ 、６−２ 、６−３ 、６−
４の各ゲートに供給される信号を示す。
第５図は第４図の動作説明に供するタイムチャト・で、
（ａ）はＴＫＯ信号を示したものであり、（ｂ）はＤｉ
Ｒ信月何月ｃ）はＳＴＰ信月何月ｄ）はＤ型フリップフ
ロップ３−１ のＱ出力Ｑｘ、（ｅ）はＤ型フリップフ
ロップ３−２のＱ出力Ｑ ｏ 、（ｆ） 、 （ｇ）
、缶）、（１）はそれぞれデコーダ４からスイッチング
素子６１〜６−４の各ゲートに供給される信号Ｇ１．Ｇ
２゜Ｇ ３ ＋ Ｇ４を示したものである。
（ａ）はＴＫＯ信号を示したものであり、（ｂ）はＤｉ
Ｒ信月何月ｃ）はＳＴＰ信月何月ｄ）はＤ型フリップフ
ロップ３−１ のＱ出力Ｑｘ、（ｅ）はＤ型フリップフ
ロップ３−２のＱ出力Ｑ ｏ 、（ｆ） 、 （ｇ）
、缶）、（１）はそれぞれデコーダ４からスイッチング
素子６１〜６−４の各ゲートに供給される信号Ｇ１．Ｇ
２゜Ｇ ３ ＋ Ｇ４を示したものである。
つぎに第４図に示すステッピングモータ駆動回路の動作
について第５図を１照して説明する。
について第５図を１照して説明する。
まず、第５図（ｃ）に示−ｉ ＳＴＰ信号の立上りが入
るごとにアップダウンカウンタ１が内周ヘシーク時はカ
ウントアツプし、外周ヘシーク時はカウントダウンする
。つぎに、このアップダウンカウンタ１のカウント値に
したがいデコーダ４から出力される第５図（ｆ）、（２
）ｌ） 、 （ｈ） 、 （ｉ）に示す信号Ｇ１．Ｇ、
。
るごとにアップダウンカウンタ１が内周ヘシーク時はカ
ウントアツプし、外周ヘシーク時はカウントダウンする
。つぎに、このアップダウンカウンタ１のカウント値に
したがいデコーダ４から出力される第５図（ｆ）、（２
）ｌ） 、 （ｈ） 、 （ｉ）に示す信号Ｇ１．Ｇ、
。
Ｇ＊ ｒ Ｇ４によりスイッチング素子Ｌ−１，６−
２゜６−３ 、 Ｌ−４がそれぞれ動作する。
２゜６−３ 、 Ｌ−４がそれぞれ動作する。
そして、シーク動作終了後は最後の状態がそのまま保持
されてスイッチング素子６−１と ６−２の何れか一方
とスイッチング索子６−３と ６−４の何れか一方の２
つのスイッチング素子はオン（ＯＮ）状態の壕まとなる
。
されてスイッチング素子６−１と ６−２の何れか一方
とスイッチング索子６−３と ６−４の何れか一方の２
つのスイッチング素子はオン（ＯＮ）状態の壕まとなる
。
第６図は従来のフレキシブルディスク装置のステッピン
グモータ駆動回路の他の例を示す回路図である。
グモータ駆動回路の他の例を示す回路図である。
この第６図において第４図と同一部分には同一符号を何
して説明を省略する。８はＳＴＰ信号に接続された単安
定マルチバイブレータ（ＭＭ）−１’、この単安定マル
チバイブレータ８はＳＴＰ信号の立上シから一定時間パ
ルスを出力するように構成されている。９はＤ型フリッ
プフロップ３−１゜３−２の各Ｑ出力Ｑ＋、Ｑｏ と単
安定マルチバイブレータ８の出力に接続されたデコーダ
で、このデコーダ９はＤ型フリップ７０ツブ３−１．３
−２と単安定マルチバイブレータ８の各出力によυ出力
を変化させるデコード回路で、下記第２表に水弟２表 第７図は第６図の動作説明に供するタイムチャートで、
（ａ）はＴＫＯ信号を示したものであり、（ｂ）はＤＩ
Ｒ侶号、（Ｃ）はＳＴＰ侶号、（ｄ）は単安定マルチバ
イブレーク８の出力、（ｅ）はＤ型フリップフロップ３
−１ のＱ出力Ｑ！、（ｆ）はＤ型フリップフロップ３
−２のＱ出力Ｑｏ −（ｇ）、（ｈＬ（１）、（ｊ）は
それぞれデコーダ９からスイッチング索子６−１〜６−
４の各ゲートに供給される信号ｃ、 Ｔ ｃｔ ｌ Ｇ
３゜Ｇ４ を示したものである。
して説明を省略する。８はＳＴＰ信号に接続された単安
定マルチバイブレータ（ＭＭ）−１’、この単安定マル
チバイブレータ８はＳＴＰ信号の立上シから一定時間パ
ルスを出力するように構成されている。９はＤ型フリッ
プフロップ３−１゜３−２の各Ｑ出力Ｑ＋、Ｑｏ と単
安定マルチバイブレータ８の出力に接続されたデコーダ
で、このデコーダ９はＤ型フリップ７０ツブ３−１．３
−２と単安定マルチバイブレータ８の各出力によυ出力
を変化させるデコード回路で、下記第２表に水弟２表 第７図は第６図の動作説明に供するタイムチャートで、
（ａ）はＴＫＯ信号を示したものであり、（ｂ）はＤＩ
Ｒ侶号、（Ｃ）はＳＴＰ侶号、（ｄ）は単安定マルチバ
イブレーク８の出力、（ｅ）はＤ型フリップフロップ３
−１ のＱ出力Ｑ！、（ｆ）はＤ型フリップフロップ３
−２のＱ出力Ｑｏ −（ｇ）、（ｈＬ（１）、（ｊ）は
それぞれデコーダ９からスイッチング索子６−１〜６−
４の各ゲートに供給される信号ｃ、 Ｔ ｃｔ ｌ Ｇ
３゜Ｇ４ を示したものである。
この第６図に示す回路においては、第４図に示す回路に
おけるＳＴＰ信号の入力したときの動作は同じであるが
、単安定マルチバイブレータ８で規定された時間後、ス
イッチング素子６−１〜６−４がすべてオフ（ＯＦＦ）
される。
おけるＳＴＰ信号の入力したときの動作は同じであるが
、単安定マルチバイブレータ８で規定された時間後、ス
イッチング素子６−１〜６−４がすべてオフ（ＯＦＦ）
される。
上述した第４図に示す従来のフレキシブルディスク装置
のステッピングモータ駆動回路では、シーク終了後もス
イッチング素子がオンのままであるため、電流が流れ続
けるので、消費電力が大きいという課題があった。また
、第６図に示す従来のフレキシブルディスク装置のステ
ッピングモータ駆動回路では、シーク終了後スイッチン
グ素子がすべてオフになるため、消費電力は小となるが
、この状態で振動・衝撃が加わると位置が変化し易いと
いう課題があった。
のステッピングモータ駆動回路では、シーク終了後もス
イッチング素子がオンのままであるため、電流が流れ続
けるので、消費電力が大きいという課題があった。また
、第６図に示す従来のフレキシブルディスク装置のステ
ッピングモータ駆動回路では、シーク終了後スイッチン
グ素子がすべてオフになるため、消費電力は小となるが
、この状態で振動・衝撃が加わると位置が変化し易いと
いう課題があった。
本発明のフレキシブルディスク装置のステッピングモー
タ駆動回路は、ホストよシ送られるＤＩＲ信号に一方の
入力が接続された第１の排他的論理和回路と、この第１
の排他的論理和回路の出力に一方の入力が接続された第
２の排他的論理和回路と、この第２の排他的論理和回路
の出力がＤ入力に接続され、上記ホストより送られるＳ
ＴＰ信号がＣＫ大入力接続され、フレキシブルディスク
装置の磁気ヘッドの外周限度を示すＴＫＯ信号がＲ入力
に接続された第１のＤ型フリップフロップと。
タ駆動回路は、ホストよシ送られるＤＩＲ信号に一方の
入力が接続された第１の排他的論理和回路と、この第１
の排他的論理和回路の出力に一方の入力が接続された第
２の排他的論理和回路と、この第２の排他的論理和回路
の出力がＤ入力に接続され、上記ホストより送られるＳ
ＴＰ信号がＣＫ大入力接続され、フレキシブルディスク
装置の磁気ヘッドの外周限度を示すＴＫＯ信号がＲ入力
に接続された第１のＤ型フリップフロップと。
Ｄ入力に自身のＱ出力が接続されＣＫ大入力上記ＳＴＰ
信号が接続されＲ入力に上記ＴＫＯ信号が接続された第
２のＤ型７リツプフロツプで構成されたアップダウンカ
ウンタと、上記ＳＴＰ債号に接続された単安定マルチバ
イブレータと、上記第１および第２のＤ型フリップ７０
ツブの各Ｑ出力と上記単安定マルチバイブレータの出力
にそれぞれ接続されたデコーダと、ステッピングモータ
ニ起磁力を与え巻線の一端が相互に接続された第１と第
２の巻線と、この第１と第２の巻線から電気的に９０度
離れた位置にあり巻線の一端が相互に接続された第３と
第４の巻線と、一端が上記第１の巻線の相互接続されて
いない側に接続され他端が電源およびグランド側に接続
され制御入力が上記デコーダの出力に接続された第１お
よび第２のスイッチング素子と、一端が上記第１と第２
の巻線の接続点に接続され他端が上記電源およびグラン
ド側に接続され制御入力が上記デコーダの出力に接続さ
れた第３および第４のスイッチング素子と、一端が十記
第２の巻線の相互接続されていない側に接続され他端が
上記１ＰＬｍおよびグランド側に接続さえ１制御入力が
上記デコーダの出力に接続された第５および第６のスイ
ッチング素子と、端が上記第３の巻線の相互接続されて
いない側に接続され他端が上ｎｔシ電源およびグランド
側に接続され制御入力が上記デコーダの出力に接続され
た第７および第８のスイッチング素子ど、一端が上記第
３と第４の巻線の接続点に接続され他端が上記電源およ
びグランド側に接続され制御入力が上記デコーダの出力
に接続された第９および第１０のスイッチング素子と、
一端が上記第４の巻線の相互接続されていない側に接続
され他端が上記電源およびグランド側に接続され制御入
力が上記デコーダの出力に接続された第１１および第１
２のスイッチング素子とを備えたものである。
信号が接続されＲ入力に上記ＴＫＯ信号が接続された第
２のＤ型７リツプフロツプで構成されたアップダウンカ
ウンタと、上記ＳＴＰ債号に接続された単安定マルチバ
イブレータと、上記第１および第２のＤ型フリップ７０
ツブの各Ｑ出力と上記単安定マルチバイブレータの出力
にそれぞれ接続されたデコーダと、ステッピングモータ
ニ起磁力を与え巻線の一端が相互に接続された第１と第
２の巻線と、この第１と第２の巻線から電気的に９０度
離れた位置にあり巻線の一端が相互に接続された第３と
第４の巻線と、一端が上記第１の巻線の相互接続されて
いない側に接続され他端が電源およびグランド側に接続
され制御入力が上記デコーダの出力に接続された第１お
よび第２のスイッチング素子と、一端が上記第１と第２
の巻線の接続点に接続され他端が上記電源およびグラン
ド側に接続され制御入力が上記デコーダの出力に接続さ
れた第３および第４のスイッチング素子と、一端が十記
第２の巻線の相互接続されていない側に接続され他端が
上記１ＰＬｍおよびグランド側に接続さえ１制御入力が
上記デコーダの出力に接続された第５および第６のスイ
ッチング素子と、端が上記第３の巻線の相互接続されて
いない側に接続され他端が上ｎｔシ電源およびグランド
側に接続され制御入力が上記デコーダの出力に接続され
た第７および第８のスイッチング素子ど、一端が上記第
３と第４の巻線の接続点に接続され他端が上記電源およ
びグランド側に接続され制御入力が上記デコーダの出力
に接続された第９および第１０のスイッチング素子と、
一端が上記第４の巻線の相互接続されていない側に接続
され他端が上記電源およびグランド側に接続され制御入
力が上記デコーダの出力に接続された第１１および第１
２のスイッチング素子とを備えたものである。
本発明においては、シーク終了後、振動・衝撃があって
も位置を保持するように通電される。
も位置を保持するように通電される。
以下、図面に基づき本発明の実施例を詳細に詞。
明する４、
第１図は本発明によるフレキシブルディスク装置のステ
ッピングモータ駆動回路の一実施例を示す回路図である
。
ッピングモータ駆動回路の一実施例を示す回路図である
。
この第１図において第４図および第６区と同一符号のも
のは相当部分を示し、１０はＤ型フリップフロップ３−
１．３−２の各Ｑ出力と単安定マルチバイブレータ８の
出力に接続されたデコーダ、Ｉ Ｌ−１，、１１−２は
ステッピングモータに起磁力を与え巻線の一端を相互に
接続された巻線１１−３゜１１−４はこの巻線１１−１
．１１−２から電気的に９０度離れた位置にあり巻線の
・一端が相互に接続された巻線、１２−１ 、１２−２
は一端が巻線１１−１の相互接続されていない側に接続
され他端が電源１３（年−の電源ＶＤＤ ） および
グランド側に接続され制御入力がデコーダ１０の出力に
接続されたスイッチング素子、１１３，１ｉ４は一端が
巻Ｉｉ、１ｌｌｉ １−１ 、１１−２の接続点に接続
され他端がｔ源１３およびグランド側に接続されイ）１
す俳入力がデコ ダ１０の出力に接続されたスイッチン
グ素子、１２５．１２−６は一端が巻線１１−２の４［
ｊ互接続されＣいない側に接続され他端が’１１１３お
よびグランド側に接続され制御入力がデコーダ１０の出
力に接続されたスイッチング素子・、１２−．７゜１２
−８は一端が巻線１１−３の相互接続さｔてい々い側に
接続され他端が電源１３およびグランド側に接続され制
御入力がデコーダ１０の出力に接続されたスイッチング
素子、１２−９ 、１：２−１．．０は一端が巻線１１
−３．１１−４の接続点に接”続され他端が電源１３お
よびグランド側に接続され制御入力がデコーダ１０の出
力に接続されたスイッチング素子、１２−１１．１２−
１２は一端が巻線１１−４の相互接続されていない側に
接続され他端が電源１３およびグランド側に接続され制
御入力がデコーダ１０の出力に接続されたスイッチング
素子である。
のは相当部分を示し、１０はＤ型フリップフロップ３−
１．３−２の各Ｑ出力と単安定マルチバイブレータ８の
出力に接続されたデコーダ、Ｉ Ｌ−１，、１１−２は
ステッピングモータに起磁力を与え巻線の一端を相互に
接続された巻線１１−３゜１１−４はこの巻線１１−１
．１１−２から電気的に９０度離れた位置にあり巻線の
・一端が相互に接続された巻線、１２−１ 、１２−２
は一端が巻線１１−１の相互接続されていない側に接続
され他端が電源１３（年−の電源ＶＤＤ ） および
グランド側に接続され制御入力がデコーダ１０の出力に
接続されたスイッチング素子、１１３，１ｉ４は一端が
巻Ｉｉ、１ｌｌｉ １−１ 、１１−２の接続点に接続
され他端がｔ源１３およびグランド側に接続されイ）１
す俳入力がデコ ダ１０の出力に接続されたスイッチン
グ素子、１２５．１２−６は一端が巻線１１−２の４［
ｊ互接続されＣいない側に接続され他端が’１１１３お
よびグランド側に接続され制御入力がデコーダ１０の出
力に接続されたスイッチング素子・、１２−．７゜１２
−８は一端が巻線１１−３の相互接続さｔてい々い側に
接続され他端が電源１３およびグランド側に接続され制
御入力がデコーダ１０の出力に接続されたスイッチング
素子、１２−９ 、１：２−１．．０は一端が巻線１１
−３．１１−４の接続点に接”続され他端が電源１３お
よびグランド側に接続され制御入力がデコーダ１０の出
力に接続されたスイッチング素子、１２−１１．１２−
１２は一端が巻線１１−４の相互接続されていない側に
接続され他端が電源１３およびグランド側に接続され制
御入力がデコーダ１０の出力に接続されたスイッチング
素子である。
そして、単安定マルチバイブレータ（ＭＭ）８は８ＴＰ
信号の立上りから一定時間パルスを出力し、また、デコ
ーダ１０はＤ型フリップフロップ３１ 、３−２ と
単安定マルチバイブレータ８の出力により出力を変化さ
せるデコード回路で、下記第３表に示す真理値を有して
いる。
信号の立上りから一定時間パルスを出力し、また、デコ
ーダ１０はＤ型フリップフロップ３１ 、３−２ と
単安定マルチバイブレータ８の出力により出力を変化さ
せるデコード回路で、下記第３表に示す真理値を有して
いる。
第３表
スイッチング素子１２−１〜１２−１２ はノ・イレ
ベルをゲー トに入力するとオンするＦＥＴスイツチ、
巻線１１−１．１１−２ はセンタタップを有する１
組の巻線で、ステッピングモータの巻線の電気的位置を
示した図である第２図のａに示すように、電気的に等し
い位置に巻かれている。巻線１１−３．１１−４ も
センタタップを有する１組の巻線で、第２図のｂに示す
ように巻線１１−１．１１−２とは電気的に９０度離れ
た位置に巻かれている。
ベルをゲー トに入力するとオンするＦＥＴスイツチ、
巻線１１−１．１１−２ はセンタタップを有する１
組の巻線で、ステッピングモータの巻線の電気的位置を
示した図である第２図のａに示すように、電気的に等し
い位置に巻かれている。巻線１１−３．１１−４ も
センタタップを有する１組の巻線で、第２図のｂに示す
ように巻線１１−１．１１−２とは電気的に９０度離れ
た位置に巻かれている。
１４は回転子を示す。
第３図は第１図の動作説明に供するタイムチャートで、
（ｉ）はＤＩＲ信号を示したものであシ、（ｂ、１はＳ
ＴＰ信号、（ＣＪはＴＫＯ信号、（ｄ）は単安定マルチ
パイプレーク（ＭＭ）８の出力、（ｅ）はＤ型フリップ
フロップ３−１のＱ出力Ｑｘ、（ｆ７はＤ型フリップフ
ロップ３−２のＱ出力ＱＯ％（ｇ） 、（ｈ）、（ｉｔ
、（ｊ）。
（ｉ）はＤＩＲ信号を示したものであシ、（ｂ、１はＳ
ＴＰ信号、（ＣＪはＴＫＯ信号、（ｄ）は単安定マルチ
パイプレーク（ＭＭ）８の出力、（ｅ）はＤ型フリップ
フロップ３−１のＱ出力Ｑｘ、（ｆ７はＤ型フリップフ
ロップ３−２のＱ出力ＱＯ％（ｇ） 、（ｈ）、（ｉｔ
、（ｊ）。
仮ン、Ｉｔ）、（ハ）、 （ｎ） 、 （ｏ） 、φ）
、 （ｑ） 、 （ｒ）はそれぞれデコーダ１０から
スイッチング索子１２−１〜１２−１２の各ゲートに供
給されるイキ号ｃ、ｌ ｃ、＋ Ｇ５Ｇ４ ＋（Ｊｌ
ｉ ＋ Ｇ６ ＋０７ １ＧＭ ＋０９ １ＧＩ
Ｏ＋Ｇｌｌ ｒ Ｇ１２を示したものである。
、 （ｑ） 、 （ｒ）はそれぞれデコーダ１０から
スイッチング索子１２−１〜１２−１２の各ゲートに供
給されるイキ号ｃ、ｌ ｃ、＋ Ｇ５Ｇ４ ＋（Ｊｌ
ｉ ＋ Ｇ６ ＋０７ １ＧＭ ＋０９ １ＧＩ
Ｏ＋Ｇｌｌ ｒ Ｇ１２を示したものである。
つぎに第１図に示す実施例の動作を第３図を参照して説
明する。
明する。
まず、初期値として磁気ヘッドは外周限度にいるとする
。このとき、Ｄ型フリップ７０ツブ３−１．３−２の各
Ｑ出力Ｑ＋、ＱｏはＬレベルｒＯＪとなっている。
。このとき、Ｄ型フリップ７０ツブ３−１．３−２の各
Ｑ出力Ｑ＋、ＱｏはＬレベルｒＯＪとなっている。
そして、ホストより送られるＤＩＲ信号は磁気ヘッドの
シータ方向を示し、Ｌレベルで内周シーク、Ｈレベルで
外周シークとなる。
シータ方向を示し、Ｌレベルで内周シーク、Ｈレベルで
外周シークとなる。
単安定マルチバイブレータ（ＭＭ ） ８１ｄ Ｌｖ
ヘｋｒＯＪを出力しているので、初期状態でデコーダ１
０は信号Ｇｌ （第３図（ｇｌ参照）、ＧＭ（第３図
（４参照）、ＧＭ（第３図Ｇン参照） ｒ Ｇｉ＋ （
第３図（Ｑ）参照）にそれぞれＨレベル「１」を出力し
、スイッチング索子１２−１．１２−６．１２−８．１
２−１１がそれぞれオンし、電流は 電源１３ （ＶＤＤ） −スイッチング素子１２−１巻
［１１−１−巻線１１−２−スイッチング素子１２−６ および 電源１３ （ＶＤＤ ） −スイツｆンｆ ｍ子１２
１１−巻線１１−４−巻線１１−３− スイッチング
素子１２−８ の順で流れ、巻線には巻線１１−１ と巻線１１−２、
巻線１１−３と巻線１１−４の直列抵抗で決まる電流が
流れる。そして、この電流値は巻線１１１．１１−２．
Ｎ−３，１１−４に単独で流す場合の１／２ である
。
ヘｋｒＯＪを出力しているので、初期状態でデコーダ１
０は信号Ｇｌ （第３図（ｇｌ参照）、ＧＭ（第３図
（４参照）、ＧＭ（第３図Ｇン参照） ｒ Ｇｉ＋ （
第３図（Ｑ）参照）にそれぞれＨレベル「１」を出力し
、スイッチング索子１２−１．１２−６．１２−８．１
２−１１がそれぞれオンし、電流は 電源１３ （ＶＤＤ） −スイッチング素子１２−１巻
［１１−１−巻線１１−２−スイッチング素子１２−６ および 電源１３ （ＶＤＤ ） −スイツｆンｆ ｍ子１２
１１−巻線１１−４−巻線１１−３− スイッチング
素子１２−８ の順で流れ、巻線には巻線１１−１ と巻線１１−２、
巻線１１−３と巻線１１−４の直列抵抗で決まる電流が
流れる。そして、この電流値は巻線１１１．１１−２．
Ｎ−３，１１−４に単独で流す場合の１／２ である
。
つぎに、ホストよｊ）ＳＴＰ信号（第３図（ｂ） か照
）が入力されると、その信号の立上シでＤ型フリップフ
ロップ３−１のＱ出力Ｑ１がＨレベル「１」となシ、ま
た、単安定マルチバイブレータ（ＭＭ）８の出力（第３
図（ｄｌ＃照）もＨレベル１１」となる。デコーダ１０
の出力は信号Ｇｌ ＊ Ｇ４ ｒ Ｇ７ ＋ＧｉｏがＨ
レベル「１」とな９、スイッチング素子１２−１．１２
−４．１２−７．１２−１０がオンとなる。
）が入力されると、その信号の立上シでＤ型フリップフ
ロップ３−１のＱ出力Ｑ１がＨレベル「１」となシ、ま
た、単安定マルチバイブレータ（ＭＭ）８の出力（第３
図（ｄｌ＃照）もＨレベル１１」となる。デコーダ１０
の出力は信号Ｇｌ ＊ Ｇ４ ｒ Ｇ７ ＋ＧｉｏがＨ
レベル「１」とな９、スイッチング素子１２−１．１２
−４．１２−７．１２−１０がオンとなる。
そして、電流は
電源１３（ＶＤＤ）−スイッチング素子１２−１−巻線
１１−１−スイッチング素子１２−４および 電源１３ （ＶＤＤ） −スイッチング素子１２−７
巻線１１−３−スイッチング索子１２−１０の順で流れ
、その電流は巻線１１−１ と巻線１１−３の一つの巻
線の抵抗で決まる値となる。これで、磁気ヘッドはステ
ッピングモータの１ステツプ分送られる。
１１−１−スイッチング素子１２−４および 電源１３ （ＶＤＤ） −スイッチング素子１２−７
巻線１１−３−スイッチング索子１２−１０の順で流れ
、その電流は巻線１１−１ と巻線１１−３の一つの巻
線の抵抗で決まる値となる。これで、磁気ヘッドはステ
ッピングモータの１ステツプ分送られる。
以後、ホストよりＳＴＰ信号の送られるたびにＤ型フリ
ップフロップ３−１．３−２の状態が変化し、それに対
応するスイッチング素子１２−１〜１２−１２の中の４
個がオンし、巻線の流れる方向が変化する。磁気ヘッド
はそのたびに１ステツプずつ送られる。
ップフロップ３−１．３−２の状態が変化し、それに対
応するスイッチング素子１２−１〜１２−１２の中の４
個がオンし、巻線の流れる方向が変化する。磁気ヘッド
はそのたびに１ステツプずつ送られる。
そして、ホストよりＳＴＰ信号が一定時間内に連続して
送られてくると、単安定マルチバイブレータ、噛はリト
リガされＨレベル「１」を出力し続ける。このＳＴＰ信
号が一定時間以上こカいと単安定マルチバイブレータ８
の出力がＬレベルｒＯＪとなシ、電流は１／２となる。
送られてくると、単安定マルチバイブレータ、噛はリト
リガされＨレベル「１」を出力し続ける。このＳＴＰ信
号が一定時間以上こカいと単安定マルチバイブレータ８
の出力がＬレベルｒＯＪとなシ、電流は１／２となる。
以上説明したように本発明は、シーク終了後、振動・衝
撃があっても位置を保持するように通電され、なおかつ
消ａｔ流を少くすることができる効果がある。また、ホ
ストより５Ｔｐ４＠号が入力し、単安定マルザバイブレ
ータの出力がＨレベル「１」のシーク中は、従来のシー
ク動作と同等となる。
撃があっても位置を保持するように通電され、なおかつ
消ａｔ流を少くすることができる効果がある。また、ホ
ストより５Ｔｐ４＠号が入力し、単安定マルザバイブレ
ータの出力がＨレベル「１」のシーク中は、従来のシー
ク動作と同等となる。
第１図は本発明によるフレキシブルディスク装置のステ
ッピングモータ駆動回路の一実施例を示す回路図、第２
図はステッピングモータの巻線の電気的位ＩＮを示す説
明図、第３図は第１図の動作説明に供うるタイムチャー
と、第４図は従来のフレキシブルディスク装置のステッ
ピングモータ駆動回路の−１（’ＩＩを示す回路図、第
５図は第４図の動作説明に供するタイムチャーと、第６
図は従来のフレキシブルディスク装置のステッピングモ
ータ駆動回路の他の例を示す回路図、第７図は第６図の
動作説明に供するタイムチャートである。 １・ａｓψアップダウンカウンタ、２−１．２２・・・
・排他的論理和回路、３−１．３−２・・・φＤ型フリ
ップフロップ、８・・・会単安定マルチハイー１’レー
ク、１０・・・−デコーダ、１１−１〜１１−４ ・
・・・巻線、 １２−１ 〜１２−１２ ・・・−ス
イッチング素子、１３・・拳・電源。 特許出願人 群馬日本電気株式会社
ッピングモータ駆動回路の一実施例を示す回路図、第２
図はステッピングモータの巻線の電気的位ＩＮを示す説
明図、第３図は第１図の動作説明に供うるタイムチャー
と、第４図は従来のフレキシブルディスク装置のステッ
ピングモータ駆動回路の−１（’ＩＩを示す回路図、第
５図は第４図の動作説明に供するタイムチャーと、第６
図は従来のフレキシブルディスク装置のステッピングモ
ータ駆動回路の他の例を示す回路図、第７図は第６図の
動作説明に供するタイムチャートである。 １・ａｓψアップダウンカウンタ、２−１．２２・・・
・排他的論理和回路、３−１．３−２・・・φＤ型フリ
ップフロップ、８・・・会単安定マルチハイー１’レー
ク、１０・・・−デコーダ、１１−１〜１１−４ ・
・・・巻線、 １２−１ 〜１２−１２ ・・・−ス
イッチング素子、１３・・拳・電源。 特許出願人 群馬日本電気株式会社
Claims (1)
- ホストより送られるＤＩＲ信号に一方の入力が接続され
た第１の排他的論理和回路と、この第１の排他的論理和
回路の出力に一方の入力が接続された第２の排他的論理
和回路と、この第２の排他的論理和回路の出力がＤ入力
に接続され前記ホストより送られるＳＴＰ信号がＣＫ入
力に接続されフレキシブルディスク装置の磁気ヘッドの
外周限度を示すＴＫＯ信号がＲ入力に接続された第１の
Ｄ型フリップフロップと、Ｄ入力に自身の＠Ｑ＠出力が
接続されＣＫ入力に前記ＳＴＰ信号が接続されＲ入力に
前記ＴＫＯ信号が接続された第２のＤ型フリップフロッ
プで構成されたアップダウンカウンタと、前記ＳＴＰ信
号に接続された単安定マルチバイブレータと、前記第１
および第２のＤ型フリップフロップの各Ｑ出力と前記単
安定マルチバイブレータの出力にそれぞれ接続されたデ
コーダと、ステッピングモータに起磁力を与え巻線の一
端が相互に接続された第１と第２の巻線と、この第１と
第２の巻線から電気的に９０度離れた位置にあり巻線の
一端が相互に接続された第３と第４の巻線と、一端が前
記第１の巻線の相互接続されていない側に接続され他端
が電源およびグランド側に接続され制御入力が前記デコ
ーダの出力に接続された第１および第２のスイッチング
素子と、一端が前記第１と第２の巻線の接続点に接続さ
れ他端が前記電源およびグランド側に接続され制御入力
が前記デコーダの出力に接続された第３および第４のス
イッチング素子と、一端が前記第２の巻線の相互接続さ
れていない側に接続され他端が前記電源およびグランド
側に接続され制御入力が前記デコーダの出力に接続され
た第５および第６のスイッチング素子と、一端が前記第
３の巻線の相互接続されていない側に接続され他端が前
記電源およびグランド側に接続され制御入力が前記デコ
ーダの出力に接続された第７および第８のスイツチング
素子と、一端が前記第３と第４の巻線の接続点に接続さ
れ他端が前記電源およびグランド側に接続され制御入力
が前記デコーダの出力に接続された第９および第１０の
スイッチング素子と、一端が前記第４の巻線の相互接続
されていない側に接続され他端が前記電源およびグラン
ド側に接続され制御入力が前記デコーダの出力に接続さ
れた第１１および第１２のスイッチング素子とを備える
ことを特徴とするフレキシブルディスク装置のステツピ
ングモータ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18149690A JPH0469872A (ja) | 1990-07-11 | 1990-07-11 | フレキシブルデイスク装置のステツピングモータ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18149690A JPH0469872A (ja) | 1990-07-11 | 1990-07-11 | フレキシブルデイスク装置のステツピングモータ駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0469872A true JPH0469872A (ja) | 1992-03-05 |
Family
ID=16101777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18149690A Pending JPH0469872A (ja) | 1990-07-11 | 1990-07-11 | フレキシブルデイスク装置のステツピングモータ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0469872A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6807074B2 (en) | 2002-05-17 | 2004-10-19 | Vacon Oyj | Control of an inverter |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60134799A (ja) * | 1983-12-21 | 1985-07-18 | Matsushita Electric Ind Co Ltd | フロツピ−デイスク装置 |
| JPS63106968A (ja) * | 1986-10-23 | 1988-05-12 | Canon Electronics Inc | 記録再生装置 |
-
1990
- 1990-07-11 JP JP18149690A patent/JPH0469872A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60134799A (ja) * | 1983-12-21 | 1985-07-18 | Matsushita Electric Ind Co Ltd | フロツピ−デイスク装置 |
| JPS63106968A (ja) * | 1986-10-23 | 1988-05-12 | Canon Electronics Inc | 記録再生装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6807074B2 (en) | 2002-05-17 | 2004-10-19 | Vacon Oyj | Control of an inverter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3893012A (en) | Stepping motor drive circuit | |
| JP6592011B2 (ja) | ２コイルステップモータ用駆動回路 | |
| CN101674075B (zh) | 使用反射信号增加总传递电流的高速数字信令装置和方法 | |
| JP2795757B2 (ja) | 磁気ヘッド駆動回路 | |
| JPH0469872A (ja) | フレキシブルデイスク装置のステツピングモータ駆動回路 | |
| JPH0775043B2 (ja) | 磁気デイスク装置のデ−タ読み出し及び書き込み回路 | |
| JP2000311422A (ja) | ディスク装置 | |
| JP2621633B2 (ja) | ステッピングモータ制御回路 | |
| TWI363484B (ja) | ||
| CN1026452C (zh) | 感应电流开关系统与开关方法 | |
| JP4678668B2 (ja) | ステッピングモータ駆動回路及びそれを用いたステッピングモータ装置 | |
| CN219535924U (zh) | 一种直流电动机正反转控制电路 | |
| CN214267365U (zh) | 一种电动车线性起步控制器 | |
| JPS58139697A (ja) | モ−タ駆動装置 | |
| JPS58136297A (ja) | パルスモ−タ駆動回路 | |
| JPH01206893A (ja) | ブラシレスモータの駆動装置 | |
| JP4114265B2 (ja) | 半導体装置 | |
| JPH01214295A (ja) | ステッピングモータ駆動装置 | |
| JPH0946213A (ja) | 信号終端回路及びその信号伝送方法 | |
| JPH0537677Y2 (ja) | ||
| JPS6334658B2 (ja) | ||
| JP2836199B2 (ja) | 無整流子直流電動機 | |
| JPH02299495A (ja) | ブラシレスモータ | |
| CN202713219U (zh) | 一种四相步进电机控制系统 | |
| JPS58108999A (ja) | ステツプモ−タ駆動回路 |