JPH0469937A - 半導体基板及びその製造方法 - Google Patents
半導体基板及びその製造方法Info
- Publication number
- JPH0469937A JPH0469937A JP18364290A JP18364290A JPH0469937A JP H0469937 A JPH0469937 A JP H0469937A JP 18364290 A JP18364290 A JP 18364290A JP 18364290 A JP18364290 A JP 18364290A JP H0469937 A JPH0469937 A JP H0469937A
- Authority
- JP
- Japan
- Prior art keywords
- substrates
- oxygen
- substrate
- semiconductor substrate
- stacking faults
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｌ！上座且亘ユＩ
本発明は半導体基板及びその製造方法に関し、より詳し
くはＬＳＩ等の基板として用いられる単結晶Ｓｉの半導
体基板及びその製造方法に関する。
くはＬＳＩ等の基板として用いられる単結晶Ｓｉの半導
体基板及びその製造方法に関する。
碩未Ω肢迷
Ｓｉ結晶中の酸素の固滴度は、ＬＳＩ製造時における代
表的な熱処理温度である１ ０００°Ｃのとき、約３
Ｘ １０ Ｉ？ａｔｏｍｓ／ｃｍ” ”Ｃある。、＝ｔ
−ｕ：対し、現在ＬＳＩの半導体基板として用いられる
単結晶Ｓｉ基板内には、ＣＺ （Ｃｚｏｃｈｒａｌｓｋ
ｉｌ法に起因して約１０ ”ａｔｏｍｓ／ｃｍ”の酸素
不純物が含有されている。従って、この単結晶３１基板
内に含まれる酸素は常に過飽和状態となっているため、
ＬＳＩ製造のための熱処理ではＳｉ基板内で酸素が析出
し、５ＩＯＸという構造に変化する。酸素が析出してＳ
ｉＯｘに変化すると、体積膨張によりパンチアウト転位
や積層欠陥等の微小欠陥が発生する。特にこれらの微小
欠陥がＳｉ基板表面から数μｍのＬＳＩ素子の活性領域
に存在すると、酸化膜耐圧、リーク電流等に悪影響を及
ぼし、ＬＳＩにとって有害となる。
表的な熱処理温度である１ ０００°Ｃのとき、約３
Ｘ １０ Ｉ？ａｔｏｍｓ／ｃｍ” ”Ｃある。、＝ｔ
−ｕ：対し、現在ＬＳＩの半導体基板として用いられる
単結晶Ｓｉ基板内には、ＣＺ （Ｃｚｏｃｈｒａｌｓｋ
ｉｌ法に起因して約１０ ”ａｔｏｍｓ／ｃｍ”の酸素
不純物が含有されている。従って、この単結晶３１基板
内に含まれる酸素は常に過飽和状態となっているため、
ＬＳＩ製造のための熱処理ではＳｉ基板内で酸素が析出
し、５ＩＯＸという構造に変化する。酸素が析出してＳ
ｉＯｘに変化すると、体積膨張によりパンチアウト転位
や積層欠陥等の微小欠陥が発生する。特にこれらの微小
欠陥がＳｉ基板表面から数μｍのＬＳＩ素子の活性領域
に存在すると、酸化膜耐圧、リーク電流等に悪影響を及
ぼし、ＬＳＩにとって有害となる。
しかしながらＳｉ基板において、これらの微小欠陥が表
面から十分離れた内部にのみ発生すれば、重金属等の汚
染物質を吸着して素子の活性領域から除去する、いわゆ
るゲッタリング作用が働き、高品位のＬＳＩを製造する
上で有用となる。
面から十分離れた内部にのみ発生すれば、重金属等の汚
染物質を吸着して素子の活性領域から除去する、いわゆ
るゲッタリング作用が働き、高品位のＬＳＩを製造する
上で有用となる。
そこで一般に、Ｓｉ基桧の表面に無欠陥層（Ｄｅｎｕｄ
ｅｄ Ｚｏｎｅ： ０２層）、ＳＬ基板内部１．−欠陥
層（ＩｎｔｒｉｎｓｉｃＧｃｖｔｔ、ｅｒｉｎｒＸ：Ｉ
Ｇ層）を作る処理か行なわれている。具体的（、コは例
えば、８１基様を窒素雰囲気中で４時間稈熱処理シ１．
、Ｓ１基板表由１付近Ｑ）酸素を外力拡散させる１“、
と１．゛よ）で表面イー・１近の酸−本濃度を低トさ１
１１、次いで窒素１囲’Ａ”４“−４時間程度の熱処理
をＩ”Ｙなって、基板内部に酸素析出物苓生成さセる。
ｅｄ Ｚｏｎｅ： ０２層）、ＳＬ基板内部１．−欠陥
層（ＩｎｔｒｉｎｓｉｃＧｃｖｔｔ、ｅｒｉｎｒＸ：Ｉ
Ｇ層）を作る処理か行なわれている。具体的（、コは例
えば、８１基様を窒素雰囲気中で４時間稈熱処理シ１．
、Ｓ１基板表由１付近Ｑ）酸素を外力拡散させる１“、
と１．゛よ）で表面イー・１近の酸−本濃度を低トさ１
１１、次いで窒素１囲’Ａ”４“−４時間程度の熱処理
をＩ”Ｙなって、基板内部に酸素析出物苓生成さセる。
そして′、このＳ１μ板を酸素雰１ｊｌ１１．ｌ気中で
１．６時間程度熱処理−けることにより、酸素析出物か
ら転位ループ等の欠陥を発生させるという処理が行なわ
れでいる。
１．６時間程度熱処理−けることにより、酸素析出物か
ら転位ループ等の欠陥を発生させるという処理が行なわ
れでいる。
発見」す菌迭旦−よう考４（１１
しかしながら、Ｓｉ基板のゲッタリング能力は、３１基
板内部：４．゛刑成さ才また酸素析出物の形態に大きく
依存し、でいる。七ｔ［は、酸素析出物の形態に、↓、
り微小欠陥を発生させるものとイうてないものとが存在
し、またバンチアラ］・転位を発′ｌ−Ｌや４゛いもの
と積層欠陥を発生しやすいものとが存在することに依っ
ている。
板内部：４．゛刑成さ才また酸素析出物の形態に大きく
依存し、でいる。七ｔ［は、酸素析出物の形態に、↓、
り微小欠陥を発生させるものとイうてないものとが存在
し、またバンチアラ］・転位を発′ｌ−Ｌや４゛いもの
と積層欠陥を発生しやすいものとが存在することに依っ
ている。
こ１１らのうち、積層欠陥（」仝分なＳｌ ｆＭＱ子の
１浴から成り、重金属原子を引き化′せるの（、゛靜イ
郊１１Ｊ１東のある歪み場を形成４るため、高いゲッタ
リング能力４有４るＳ１都板を得る１−で有効（“’
Ｅ−＞る２、従＝）で重金属の）′Ｉ５賛１゛函・↑え
、高品乍−の１−５ε：Ｔを′！Ａ：造−４るのにＲ適
な８１基板とり”るｌ′−めには、内部：：積Ｉｔ１欠
１１１ｒ潜イを在さセることか１要・−・課題Ｊ−ん゛
る。
１浴から成り、重金属原子を引き化′せるの（、゛靜イ
郊１１Ｊ１東のある歪み場を形成４るため、高いゲッタ
リング能力４有４るＳ１都板を得る１−で有効（“’
Ｅ−＞る２、従＝）で重金属の）′Ｉ５賛１゛函・↑え
、高品乍−の１−５ε：Ｔを′！Ａ：造−４るのにＲ適
な８１基板とり”るｌ′−めには、内部：：積Ｉｔ１欠
１１１ｒ潜イを在さセることか１要・−・課題Ｊ−ん゛
る。
本発明は上記しまた課題に鑑みな４されたもの一、結り
、Ｊ１常）、二°高いブックリンク゛能ノリをイー１１
１２、高品質０月、５１を製造することかびきる゛ｒ２
Ｊ１体基根乃こ、ドその製造ツノ法を提供りることを［
−１的ど［，２ている。
、Ｊ１常）、二°高いブックリンク゛能ノリをイー１１
１２、高品質０月、５１を製造することかびきる゛ｒ２
Ｊ１体基根乃こ、ドその製造ツノ法を提供りることを［
−１的ど［，２ている。
課題を解決゛づる為の手段
」ｇ［Ｙ Ｌだ目的を達成するために本発明に係る半導
体基板は、酸素を包む半導体基板（こおいＣ，該半導体
基板の表向からほぼ５０ ツノ、 ｍ〜・ｌ ＯＯＨ，
、ｒ、 ｍの範囲に積層欠陥を１０７個／ｃｍ’−川０
″個／ＣＩＦ’密用で含有しでいることを特徴とＪる。
体基板は、酸素を包む半導体基板（こおいＣ，該半導体
基板の表向からほぼ５０ ツノ、 ｍ〜・ｌ ＯＯＨ，
、ｒ、 ｍの範囲に積層欠陥を１０７個／ｃｍ’−川０
″個／ＣＩＦ’密用で含有しでいることを特徴とＪる。
また半導体基板の製造方法（７おいで、酸素をさむ半導
イネ基板を還元ガス雰囲気中、約１０００ ℃で加熱し
て一基板表面の酸素を外方拡散さセ、この後８００°０
へ・８５０°にの温度雰囲で熱処理・Ｊることを特徴と
している。
イネ基板を還元ガス雰囲気中、約１０００ ℃で加熱し
て一基板表面の酸素を外方拡散さセ、この後８００°０
へ・８５０°にの温度雰囲で熱処理・Ｊることを特徴と
している。
１里
上記した半導体基板によれば、半導体基板の表面からほ
ぼ５０ ＩＬｍ〜１００ ｇ ｍの１囲に積層欠陥を１
（］］７個／ｃｍ３−１０ ’個／” Ｃｍ ３の音度
でり有［２でいるので、半導体基板内部には重金属を引
き寄セるのに最も効果のある歪み場が形成さね、半導体
基板は高いゲッタリング能力をイ］“することとなるる
６ また上記した半導体基板の製造方法によれば、酸素を含
む半導体基板を還元ガス雰囲気中、約１０００℃で加熱
して基板表面の酸素を外方拡散させ、この後８００℃〜
８Ｆ５０°Ｃの温度範囲Ｘ′熱処理することにより、次
の熱処理丁稈ズ゛積層欠陥を発生ずることとなる、結晶
構造を有しまたブｌ、・ト状のクリストバライトＳｊＯ
□が半導体基板内部（、、：析出する６従って、高いゲ
ッタリング能力をイイ′１−る半導体基板が製造される
こととなる。
ぼ５０ ＩＬｍ〜１００ ｇ ｍの１囲に積層欠陥を１
（］］７個／ｃｍ３−１０ ’個／” Ｃｍ ３の音度
でり有［２でいるので、半導体基板内部には重金属を引
き寄セるのに最も効果のある歪み場が形成さね、半導体
基板は高いゲッタリング能力をイ］“することとなるる
６ また上記した半導体基板の製造方法によれば、酸素を含
む半導体基板を還元ガス雰囲気中、約１０００℃で加熱
して基板表面の酸素を外方拡散させ、この後８００℃〜
８Ｆ５０°Ｃの温度範囲Ｘ′熱処理することにより、次
の熱処理丁稈ズ゛積層欠陥を発生ずることとなる、結晶
構造を有しまたブｌ、・ト状のクリストバライトＳｊＯ
□が半導体基板内部（、、：析出する６従って、高いゲ
ッタリング能力をイイ′１−る半導体基板が製造される
こととなる。
支施当
以］・、本発明に係る半導体Ｒ析及びイの製造方法の実
施例を図面に基−づいＣ説明する。１第１図は本発明に
係る半導体基板の製造方法を模式的に示したグラフ’ｒ
、ｂす、第２区は本発明（、ニー係る半導体基板の製造
方法の−に程を模式的（５′７示した石英ボルトど熱処
理炉の斜視［メ［である。第：）図中１０は熱処理炉を
示Ｌ５°ごＪ−リ、ｌｐ′ｉｊ処理炉コ０には、後述４
る石英ボ＝１・１２を挿入復−るｔ二めの石英ｆｊ・−
ブ１１が内蔵さ、ｆ′１ている。この石φＡ。
施例を図面に基−づいＣ説明する。１第１図は本発明に
係る半導体基板の製造方法を模式的に示したグラフ’ｒ
、ｂす、第２区は本発明（、ニー係る半導体基板の製造
方法の−に程を模式的（５′７示した石英ボルトど熱処
理炉の斜視［メ［である。第：）図中１０は熱処理炉を
示Ｌ５°ごＪ−リ、ｌｐ′ｉｊ処理炉コ０には、後述４
る石英ボ＝１・１２を挿入復−るｔ二めの石英ｆｊ・−
ブ１１が内蔵さ、ｆ′１ている。この石φＡ。
７−ブ１１内の温度分布（１人「ｊ、中央部、出［−］
でほぼ一定どなって５５つ、熱処理炉１０内の雰囲気は
窒素等の不活性ガスあるいは酸素のい４′れかに切り賛
えられるようにな・−〕ている。
でほぼ一定どなって５５つ、熱処理炉１０内の雰囲気は
窒素等の不活性ガスあるいは酸素のい４′れかに切り賛
えられるようにな・−〕ている。
単結晶インゴットをスライスして得た半導体基板、例え
ばＳ】基板】３に熱処理を施ず揚台は、まず第２図に示
した如＜Ｓｉ基板１３を石英ボー １・１２に載置し、
この石英ボ〜！・１２を上配し７た熱処理炉１０の石英
チューブ１１内に５ ｃｍ／ｍｉｎの速度で送り込む。
ばＳ】基板】３に熱処理を施ず揚台は、まず第２図に示
した如＜Ｓｉ基板１３を石英ボー １・１２に載置し、
この石英ボ〜！・１２を上配し７た熱処理炉１０の石英
チューブ１１内に５ ｃｍ／ｍｉｎの速度で送り込む。
次いで第１図に小したように、石英チューブ］１内でＳ
ｉ基板１３を窒素雰囲気中、１１００℃の温度で４時間
加熱し、表面付近の酸素を外方拡散させて表面付近の酸
素濃度を低下させた後、同じく窒素雰囲気中、８００〜
８５０°Ｃの温度範囲で４時間熱処理し、Ｓｉ基板１３
内部にクリストバライトＳｉＯ□を析出させる。そして
さらに石英チューブ１１内を酸素雰囲気とし、３１基板
１３を１０００°Ｃの温度て１６時間熱処理すると、第
３図の写真に示した如く、写真中央のクリストバライト
ＳｉＯ□から積層欠陥が発生し、このような積層欠陥が
３１基板１３の表面からほぼ５０μｍ〜００μｍの範囲
に１０’個／ｃｍ３〜１０’個／ｃｍ３の密度で発生す
る。このとき、Ｓｉ基板１３表面からの積層欠陥の密度
分布は第４図に示したようになり、表面から５０ＬＬｍ
付近で１０９個／ｃｍ”、ｌｏＯｕｍ付近でｌＯ？個／
ｃｍ３となる。
ｉ基板１３を窒素雰囲気中、１１００℃の温度で４時間
加熱し、表面付近の酸素を外方拡散させて表面付近の酸
素濃度を低下させた後、同じく窒素雰囲気中、８００〜
８５０°Ｃの温度範囲で４時間熱処理し、Ｓｉ基板１３
内部にクリストバライトＳｉＯ□を析出させる。そして
さらに石英チューブ１１内を酸素雰囲気とし、３１基板
１３を１０００°Ｃの温度て１６時間熱処理すると、第
３図の写真に示した如く、写真中央のクリストバライト
ＳｉＯ□から積層欠陥が発生し、このような積層欠陥が
３１基板１３の表面からほぼ５０μｍ〜００μｍの範囲
に１０’個／ｃｍ３〜１０’個／ｃｍ３の密度で発生す
る。このとき、Ｓｉ基板１３表面からの積層欠陥の密度
分布は第４図に示したようになり、表面から５０ＬＬｍ
付近で１０９個／ｃｍ”、ｌｏＯｕｍ付近でｌＯ？個／
ｃｍ３となる。
最後に、熱処理後のＳｉ基板１３を熱処理炉１０の石英
チューブ１１より５０ｍ／ｍｉｎの速度で取り出すこと
により、高いブックリング能力を有する３１基板１３を
得ることができる。
チューブ１１より５０ｍ／ｍｉｎの速度で取り出すこと
により、高いブックリング能力を有する３１基板１３を
得ることができる。
第５図及び第６図はそれぞれ酸素析出物生成温度を７０
０°Ｃ及び９００℃としたときの、Ｓｉ基板表面から５
０μｍ付近に生成する酸素析出物及びそれから発生する
欠陥のＴＥＭ （透過型電子顕微鏡）写真である。第５
図に示した如く、８１基板を７００’Ｃで酸素析出熱処
理すると、転位ループを伴ったアモルファス球状析出物
が生成し、第６図に示した如く９００℃で酸素析出熱処
理を施すと、正八面体構造を有し、欠陥を伴わない安定
なアモルファスの析出物が生成する。いずれの場合にも
積層欠陥は発生せず、８００〜８５０ ’Ｃの温度範囲
以外での酸素析出熱処理では、高いゲッタリング能力を
有する８１基板が得られていないことがわかる。
０°Ｃ及び９００℃としたときの、Ｓｉ基板表面から５
０μｍ付近に生成する酸素析出物及びそれから発生する
欠陥のＴＥＭ （透過型電子顕微鏡）写真である。第５
図に示した如く、８１基板を７００’Ｃで酸素析出熱処
理すると、転位ループを伴ったアモルファス球状析出物
が生成し、第６図に示した如く９００℃で酸素析出熱処
理を施すと、正八面体構造を有し、欠陥を伴わない安定
なアモルファスの析出物が生成する。いずれの場合にも
積層欠陥は発生せず、８００〜８５０ ’Ｃの温度範囲
以外での酸素析出熱処理では、高いゲッタリング能力を
有する８１基板が得られていないことがわかる。
次に、酸素析出物生成温度と３１基板表面の欠陥密度と
の関係を調べた結果を第７図に示す。３１基板表面の欠
陥密度の測定は、本実施例に係る方法により内部に１０
７個／ｃｍ３〜１０９個／ｃｍ３程度の積層欠陥を発生
させたＳｉ基板に、表面からＣｕを拡散させ、さらに１
０００℃の温度で１時間の熱処理を施した後、Ｓｉ基板
表面をエツチングして行なった。また比較例として、７
００℃、７５０’Ｃ１９００℃の各酸素析出熱処理によ
り得られた、内部に積層欠陥を含まないＳｉ基板につい
ても同様にして表面の欠陥密度の測定を行なった。ここ
で、Ｓｉ基板表面付近に存在する欠陥はＣｕに起因して
発生するため、この欠陥密度はゲッタリング能力を示し
ていることになる。
の関係を調べた結果を第７図に示す。３１基板表面の欠
陥密度の測定は、本実施例に係る方法により内部に１０
７個／ｃｍ３〜１０９個／ｃｍ３程度の積層欠陥を発生
させたＳｉ基板に、表面からＣｕを拡散させ、さらに１
０００℃の温度で１時間の熱処理を施した後、Ｓｉ基板
表面をエツチングして行なった。また比較例として、７
００℃、７５０’Ｃ１９００℃の各酸素析出熱処理によ
り得られた、内部に積層欠陥を含まないＳｉ基板につい
ても同様にして表面の欠陥密度の測定を行なった。ここ
で、Ｓｉ基板表面付近に存在する欠陥はＣｕに起因して
発生するため、この欠陥密度はゲッタリング能力を示し
ていることになる。
第７図から明らかなように、本実施例に係る方法により
製造された３１基板は、８００〜８５０°Ｃの温度範囲
以外で製造された３１基板に比べて、Ｃｕに起因する欠
陥密度が非常に低（、強いゲッタリング作用が働いたこ
とがわかる。従って、本実施例方法により製造されたＳ
ｉ基板は高品質のＬＳＩを製造するための基板として非
常に有用であるといえる。
製造された３１基板は、８００〜８５０°Ｃの温度範囲
以外で製造された３１基板に比べて、Ｃｕに起因する欠
陥密度が非常に低（、強いゲッタリング作用が働いたこ
とがわかる。従って、本実施例方法により製造されたＳ
ｉ基板は高品質のＬＳＩを製造するための基板として非
常に有用であるといえる。
次に、熱処理の最後の工程である１０００°Ｃでの熱処
理時間を種々変えて、Ｓｉ基板内部に発生する積層欠陥
の密度を変化させた各３１基板の格子間酸素濃度を測定
した。その結果を第８図に示す。
理時間を種々変えて、Ｓｉ基板内部に発生する積層欠陥
の密度を変化させた各３１基板の格子間酸素濃度を測定
した。その結果を第８図に示す。
第８図から明らかなように、積層欠陥密度が１０１０個
／ｃｍ３以上になると格子間酸素濃度は大幅に減少して
いることがわかる。格子間に存在する酸素はＳｉ基板の
強度を増加させる作用を有しており、格子間酸素濃度が
大幅に減少するＩＱＩＯ個／ｃｍ３以上の積層欠陥密度
では、８１基板の強度が弱く実用に向かない。一方、積
層欠陥密度が小さくなるほどゲッタリング能力は低下す
る。
／ｃｍ３以上になると格子間酸素濃度は大幅に減少して
いることがわかる。格子間に存在する酸素はＳｉ基板の
強度を増加させる作用を有しており、格子間酸素濃度が
大幅に減少するＩＱＩＯ個／ｃｍ３以上の積層欠陥密度
では、８１基板の強度が弱く実用に向かない。一方、積
層欠陥密度が小さくなるほどゲッタリング能力は低下す
る。
以上のことから、表面がらほぼ５０μｍ〜１１００ｕの
範囲に１０’個／ｃｍ３〜１０９個／ｃｍ３の密度の積
層欠陥を含有する本実施例に係る半導体基板は、高いゲ
ッタリング能力を有すると共に、十分な強度を有してい
ることがわかる。
範囲に１０’個／ｃｍ３〜１０９個／ｃｍ３の密度の積
層欠陥を含有する本実施例に係る半導体基板は、高いゲ
ッタリング能力を有すると共に、十分な強度を有してい
ることがわかる。
及五Ω盈呈
以上の説明により明らかなように１本発明に係る半導体
基板にあっては、半導体基板の表面がらほぼ５０μｍ＝
１ｏＯμｍの範囲に積層欠陥を１０７個／ｃｍ”〜１０
’個／ｃｍ”の密度で含有しているので、高いゲッタリ
ング能力を有することとなる。従ってＬＳＩ製造のため
の熱処理では、半導体基板の表面に付着した重金属等の
汚染物質を素子の活性領域から除去４るゲッタリング作
用が強く働き、高品質のり、、 Ｓ Ｉを歩留まり良く
製造づることかできる。
基板にあっては、半導体基板の表面がらほぼ５０μｍ＝
１ｏＯμｍの範囲に積層欠陥を１０７個／ｃｍ”〜１０
’個／ｃｍ”の密度で含有しているので、高いゲッタリ
ング能力を有することとなる。従ってＬＳＩ製造のため
の熱処理では、半導体基板の表面に付着した重金属等の
汚染物質を素子の活性領域から除去４るゲッタリング作
用が強く働き、高品質のり、、 Ｓ Ｉを歩留まり良く
製造づることかできる。
また本発明に係る半導体基板の製造方法ｓｒ： 、Ｊニ
オ）ば、酸素を含む半導体基板な環７Ｔニガノ、雰囲気
中、約１０００ ’Ｃ，で加熱し、で基板２５面の酸褥
；を外方”拡散さセ、この後８００℃−＝ ８５０ ’
（二′、の清Ａ度１１」凹こ′熱処理Ｊるので、積層欠
陥を発！ｔさセ゛るクリストバライト５１０２をオハ出
させるζどがＣぎる。従）で、高いゲッタリング能力を
持−′つ半導体基板を製造することができるゆ
オ）ば、酸素を含む半導体基板な環７Ｔニガノ、雰囲気
中、約１０００ ’Ｃ，で加熱し、で基板２５面の酸褥
；を外方”拡散さセ、この後８００℃−＝ ８５０ ’
（二′、の清Ａ度１１」凹こ′熱処理Ｊるので、積層欠
陥を発！ｔさセ゛るクリストバライト５１０２をオハ出
させるζどがＣぎる。従）で、高いゲッタリング能力を
持−′つ半導体基板を製造することができるゆ
第１図は本発明に係る牢−導体基板の製造方’Ｊ’ＪＩ
の工程を模式的に示し２だグラフ、第２図は本発明に係
る半導体基板の製造方法の一工程を説明するために使用
される装置を模式的（Ｊ゛示した斜視図、第３図は本発
明に係る半導体基板内部の積層欠陥のＴＥＭ写真、節４
図は本発明に係る半導体基板内部の積層欠陥の表面から
の密度労作なイ、したグ・）ノ、第５図は７００°Ｃ：
で崖導体基板内部に生成し７た酸素析出物及び転イＱル
ブの”’ｒ １１１ ％ｉ ”ＩＩ’； ｐ、第６図
は９００℃で゛４′：導体基板内部（５゛ト４，１コ繋
（２ｊ・酸素析出物のＴ Ｅ ｈ、・１写兵、第７図（
Ｊ酸＋４析出物ム１成温度と表−面欠陥密度どの関係を
示ジノ・グＸ７）、第ε旧メ１は積層欠陥密度ど絡Ｊ′
間酸素よ１ｚ゛どの関係を示したグｙノ゛Ｃル〕る８ １３・・・８１基板 特お出願人 代 理 人 住人金属工業株式４会社
の工程を模式的に示し２だグラフ、第２図は本発明に係
る半導体基板の製造方法の一工程を説明するために使用
される装置を模式的（Ｊ゛示した斜視図、第３図は本発
明に係る半導体基板内部の積層欠陥のＴＥＭ写真、節４
図は本発明に係る半導体基板内部の積層欠陥の表面から
の密度労作なイ、したグ・）ノ、第５図は７００°Ｃ：
で崖導体基板内部に生成し７た酸素析出物及び転イＱル
ブの”’ｒ １１１ ％ｉ ”ＩＩ’； ｐ、第６図
は９００℃で゛４′：導体基板内部（５゛ト４，１コ繋
（２ｊ・酸素析出物のＴ Ｅ ｈ、・１写兵、第７図（
Ｊ酸＋４析出物ム１成温度と表−面欠陥密度どの関係を
示ジノ・グＸ７）、第ε旧メ１は積層欠陥密度ど絡Ｊ′
間酸素よ１ｚ゛どの関係を示したグｙノ゛Ｃル〕る８ １３・・・８１基板 特お出願人 代 理 人 住人金属工業株式４会社
Claims (2)
- （１）酸素を含む半導体基板において、該半導体基板の
表面からほぼ５０μｍ〜１００μｍの範囲に積層欠陥を
１０＾７個／ｃｍ＾３〜１０＾９個／ｃｍ＾３の密度で
含有していることを特徴とする半導体基板。 - （２）酸素を含む半導体基板を還元ガス雰囲気中、約１
０００℃で加熱して基板表面の酸素を外方拡散させ、こ
の後８００℃〜８５０℃の温度範囲で熱処理することを
特徴とする半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18364290A JPH0469937A (ja) | 1990-07-10 | 1990-07-10 | 半導体基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18364290A JPH0469937A (ja) | 1990-07-10 | 1990-07-10 | 半導体基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0469937A true JPH0469937A (ja) | 1992-03-05 |
Family
ID=16139364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18364290A Pending JPH0469937A (ja) | 1990-07-10 | 1990-07-10 | 半導体基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0469937A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897222A (ja) * | 1994-09-26 | 1996-04-12 | Toshiba Ceramics Co Ltd | シリコンウェーハの製造方法およびシリコンウェーハ |
| WO2002025717A1 (en) * | 2000-09-20 | 2002-03-28 | Shin-Etsu Handotai Co.,Ltd. | Silicon wafer and silicon epitaxial wafer and production methods therefor |
| WO2003092065A1 (en) * | 2002-04-26 | 2003-11-06 | Sumitomo Mitsubishi Silicon Corporation | High resistance silicon wafer and method for production thereof |
| JP2004056132A (ja) * | 2002-07-16 | 2004-02-19 | Hynix Semiconductor Inc | 半導体ウェーハの製造方法 |
| JP2007235153A (ja) * | 2002-04-26 | 2007-09-13 | Sumco Corp | 高抵抗シリコンウエーハ及びその製造方法 |
-
1990
- 1990-07-10 JP JP18364290A patent/JPH0469937A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897222A (ja) * | 1994-09-26 | 1996-04-12 | Toshiba Ceramics Co Ltd | シリコンウェーハの製造方法およびシリコンウェーハ |
| WO2002025717A1 (en) * | 2000-09-20 | 2002-03-28 | Shin-Etsu Handotai Co.,Ltd. | Silicon wafer and silicon epitaxial wafer and production methods therefor |
| JP2002100631A (ja) * | 2000-09-20 | 2002-04-05 | Shin Etsu Handotai Co Ltd | シリコンウエーハおよびシリコンエピタキシャルウエーハならびにこれらの製造方法 |
| US6858094B2 (en) | 2000-09-20 | 2005-02-22 | Shin-Etsu Handotai Co., Ltd. | Silicon wafer and silicon epitaxial wafer and production methods therefor |
| EP1326270A4 (en) * | 2000-09-20 | 2007-07-18 | Shinetsu Handotai Kk | SILICON WAFER AND SILICON EPITAXIAL WAFER AND METHOD OF MANUFACTURING THEREOF |
| KR100841062B1 (ko) * | 2000-09-20 | 2008-06-25 | 신에쯔 한도타이 가부시키가이샤 | 실리콘 웨이퍼와 실리콘 에피택셜 웨이퍼 및 이들의 제조방법 |
| WO2003092065A1 (en) * | 2002-04-26 | 2003-11-06 | Sumitomo Mitsubishi Silicon Corporation | High resistance silicon wafer and method for production thereof |
| JP2007235153A (ja) * | 2002-04-26 | 2007-09-13 | Sumco Corp | 高抵抗シリコンウエーハ及びその製造方法 |
| KR100829767B1 (ko) * | 2002-04-26 | 2008-05-16 | 가부시키가이샤 섬코 | 고저항 실리콘 웨이퍼 및 이의 제조방법 |
| US7397110B2 (en) | 2002-04-26 | 2008-07-08 | Sumitomo Mitsubishi Silicon Corporation | High resistance silicon wafer and its manufacturing method |
| JP2004056132A (ja) * | 2002-07-16 | 2004-02-19 | Hynix Semiconductor Inc | 半導体ウェーハの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1402567B1 (de) | Film oder schicht aus halbleitendem material und verfahren zur herstellung des films oder der schicht | |
| JP4928932B2 (ja) | 複合材料ウェハの製造方法および使用済みドナー基板のリサイクル方法 | |
| JPH11150119A (ja) | シリコン半導体基板の熱処理方法とその装置 | |
| JP2008182192A (ja) | 貼り合わせウェーハの製造方法 | |
| JPH0469937A (ja) | 半導体基板及びその製造方法 | |
| JPS59124136A (ja) | 半導体ウエハの処理方法 | |
| KR20020070338A (ko) | 어닐웨이퍼의 제조방법 및 어닐웨이퍼 | |
| JPS60247935A (ja) | 半導体ウエハの製造方法 | |
| JPH08213403A (ja) | 半導体基板及びその製造方法 | |
| JPS639745B2 (ja) | ||
| JPH08290995A (ja) | シリコン単結晶及びその製造方法 | |
| JPH08250506A (ja) | シリコンエピタキシャルウエーハ及びその製造方法 | |
| JPH06295913A (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JPH0878646A (ja) | 半導体基板及びその製造方法 | |
| JPH0897222A (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
| JP3262945B2 (ja) | Ｓｏｉ基板の製造方法及びこの方法により製造されたｓｏｉ基板 | |
| JPH0897221A (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| JPH0521303A (ja) | 半導体基板及びその製造方法 | |
| JPH023539B2 (ja) | ||
| JP3171308B2 (ja) | シリコンウエーハ及びその製造方法 | |
| JP2009170936A (ja) | シリコン半導体基板の製造方法 | |
| JP2652346B2 (ja) | シリコンウエーハの製造方法 | |
| JP2002176155A (ja) | 貼り合わせｓｏｉウエハの製造方法 | |
| JPH0621063A (ja) | シリコンウェハの熱処理方法 | |
| JP2652344B2 (ja) | シリコンウエーハ |