JPH08213403A - 半導体基板及びその製造方法 - Google Patents
半導体基板及びその製造方法Info
- Publication number
- JPH08213403A JPH08213403A JP1893395A JP1893395A JPH08213403A JP H08213403 A JPH08213403 A JP H08213403A JP 1893395 A JP1893395 A JP 1893395A JP 1893395 A JP1893395 A JP 1893395A JP H08213403 A JPH08213403 A JP H08213403A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- heat treatment
- sio
- dislocations
- precipitates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【構成】 半導体基板１０の表面から５０μｍ以上離れ
た領域に、転位１１ｃを伴う板状のＳｉＯ2 析出物１１
ｂを１０10〜１０12個／ｃｍ3 の密度で含有している半
導体基板１０。 【効果】 半導体基板１０の表面近傍におけるＬＳＩ素
子の活性領域にＤＺ層１２が形成されると共に、半導体
基板１０の内部に所定密度のＳｉＯ2 析出物１１ｂ及び
転位１１ｃを含むＩＧ層１１が確実に形成され、汚染物
質に対するゲッタリング能力が高められる。また半導体
基板１０の内部における格子間酸素濃度が８〜１２×１
０17個／ｃｍ3 程度に維持されるため、この格子間酸素
濃度の減少に伴う強度の低下が防止される。この結果、
半導体基板１０におけるリーク電流の増大や酸化膜耐圧
の低下を防止すると共に、変形を防ぐことができる。
た領域に、転位１１ｃを伴う板状のＳｉＯ2 析出物１１
ｂを１０10〜１０12個／ｃｍ3 の密度で含有している半
導体基板１０。 【効果】 半導体基板１０の表面近傍におけるＬＳＩ素
子の活性領域にＤＺ層１２が形成されると共に、半導体
基板１０の内部に所定密度のＳｉＯ2 析出物１１ｂ及び
転位１１ｃを含むＩＧ層１１が確実に形成され、汚染物
質に対するゲッタリング能力が高められる。また半導体
基板１０の内部における格子間酸素濃度が８〜１２×１
０17個／ｃｍ3 程度に維持されるため、この格子間酸素
濃度の減少に伴う強度の低下が防止される。この結果、
半導体基板１０におけるリーク電流の増大や酸化膜耐圧
の低下を防止すると共に、変形を防ぐことができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体基板及びその製造
方法に関し、より詳細にはＬＳＩ等の集積回路形成用の
基板として用いられる単結晶Ｓｉ（シリコン）半導体基
板及びその製造方法に関する。
方法に関し、より詳細にはＬＳＩ等の集積回路形成用の
基板として用いられる単結晶Ｓｉ（シリコン）半導体基
板及びその製造方法に関する。
【０００２】
【従来の技術】ＬＳＩ等の集積回路形成用基板として用
いられている半導体基板の大部分は単結晶Ｓｉから製造
されており、この単結晶Ｓｉは石英るつぼ内に充填され
たＳｉ溶融液を回転させながら引き上げるチョクラルス
キー法（ＣＺ法）と呼ばれる引き上げ方法により形成さ
れている。
いられている半導体基板の大部分は単結晶Ｓｉから製造
されており、この単結晶Ｓｉは石英るつぼ内に充填され
たＳｉ溶融液を回転させながら引き上げるチョクラルス
キー法（ＣＺ法）と呼ばれる引き上げ方法により形成さ
れている。
【０００３】単結晶ＳｉをこのようなＣＺ法を用いて成
長させると、石英るつぼ自身がＳｉ溶融液に溶解して酸
素を溶出し、一般的にこの酸素は固液界面からＳｉイン
ゴット中に（１３〜１７）×１０17個／ｃｍ3 の濃度で
取り込まれる。
長させると、石英るつぼ自身がＳｉ溶融液に溶解して酸
素を溶出し、一般的にこの酸素は固液界面からＳｉイン
ゴット中に（１３〜１７）×１０17個／ｃｍ3 の濃度で
取り込まれる。
【０００４】一方、例えばＬＳＩ製造時の代表的熱処理
温度である１０００℃では、単結晶Ｓｉ中の酸素の固溶
度は約３×１０17個／ｃｍ3 であり、１０００℃以下で
はさらに小さい値となっており、したがって単結晶Ｓｉ
内に含有された酸素は常に飽和状態となっている。この
ため、ＬＳＩ製造における熱処理時には酸素が単結晶Ｓ
ｉ半導体基板（以下、単に半導体基板と記す）内に析出
し、ＳｉＯ2 構造に変化する。すると、体積が膨張して
この周囲に歪みが生じる場合があり、歪みがある臨界値
を超えると転位が発生する。
温度である１０００℃では、単結晶Ｓｉ中の酸素の固溶
度は約３×１０17個／ｃｍ3 であり、１０００℃以下で
はさらに小さい値となっており、したがって単結晶Ｓｉ
内に含有された酸素は常に飽和状態となっている。この
ため、ＬＳＩ製造における熱処理時には酸素が単結晶Ｓ
ｉ半導体基板（以下、単に半導体基板と記す）内に析出
し、ＳｉＯ2 構造に変化する。すると、体積が膨張して
この周囲に歪みが生じる場合があり、歪みがある臨界値
を超えると転位が発生する。
【０００５】これらのＳｉＯ2 析出物及び転位が前記半
導体基板の表面から数μｍの範囲（ＬＳＩ素子の活性領
域）に存在する場合、酸化膜耐圧の低下やリーク電流の
発生等が生じ、ＬＳＩにとって有害となる。他方、前記
半導体基板の表面から十分離れた内部のみに存在する場
合、前記転位がＦｅ（鉄）、Ｎｉ（ニッケル）、Ｃｕ
（銅）等の重金属汚染物質を吸着し、この汚染物質を前
記素子の活性領域から除去するいわゆるゲッタリング作
用が働くため、高品位のＬＳＩを製造する上で有用とな
る。
導体基板の表面から数μｍの範囲（ＬＳＩ素子の活性領
域）に存在する場合、酸化膜耐圧の低下やリーク電流の
発生等が生じ、ＬＳＩにとって有害となる。他方、前記
半導体基板の表面から十分離れた内部のみに存在する場
合、前記転位がＦｅ（鉄）、Ｎｉ（ニッケル）、Ｃｕ
（銅）等の重金属汚染物質を吸着し、この汚染物質を前
記素子の活性領域から除去するいわゆるゲッタリング作
用が働くため、高品位のＬＳＩを製造する上で有用とな
る。
【０００６】上記の理由により、前記半導体基板ではそ
の表面に前記ＳｉＯ2 析出物及び転位が存在しない無欠
陥層（以下、ＤＺ（Denuded Zone) 層と記す）を形成す
ると共に、その内部に前記ＳｉＯ2 析出物及び転位が存
在する欠陥層（以下、ＩＧ（Internal Gettering) 層と
記す）を形成するための熱処理が施されている。具体的
には、例えば前記半導体基板に窒素雰囲気中１１００℃
で４時間程度の熱処理を施し、酸素を外方に拡散させる
ことにより表面近傍における酸素濃度を低下させる（Ｄ
Ｚ層の形成）。次いで窒素雰囲気中１１００℃よりも低
い温度の熱処理を施し（例えば７００℃で４時間加熱
後、１０００℃で１６時間加熱する）、前記半導体基板
の内部に前記ＳｉＯ2 析出物及び転位を発生させる（Ｉ
Ｇ層の形成）。
の表面に前記ＳｉＯ2 析出物及び転位が存在しない無欠
陥層（以下、ＤＺ（Denuded Zone) 層と記す）を形成す
ると共に、その内部に前記ＳｉＯ2 析出物及び転位が存
在する欠陥層（以下、ＩＧ（Internal Gettering) 層と
記す）を形成するための熱処理が施されている。具体的
には、例えば前記半導体基板に窒素雰囲気中１１００℃
で４時間程度の熱処理を施し、酸素を外方に拡散させる
ことにより表面近傍における酸素濃度を低下させる（Ｄ
Ｚ層の形成）。次いで窒素雰囲気中１１００℃よりも低
い温度の熱処理を施し（例えば７００℃で４時間加熱
後、１０００℃で１６時間加熱する）、前記半導体基板
の内部に前記ＳｉＯ2 析出物及び転位を発生させる（Ｉ
Ｇ層の形成）。
【０００７】
【発明が解決しようとする課題】上記した従来の半導体
基板及びその製造方法においては、 （１）ＳｉＯ2 析出物の密度が１０9 個／ｃｍ3 以下と
低く、ゲッタリング能力が劣る場合がある。 （２）ＳｉＯ2 析出物の密度は１０10〜１０12個／ｃｍ
3 と高いものの、ゲッタリング能力が劣る場合がある。 （３）ゲッタリング能力は優れる一方、半導体基板の強
度が低下し易く、デバイスプロセスのリソグラフィ工程
等に支障を生じる場合がある。という課題があった。
基板及びその製造方法においては、 （１）ＳｉＯ2 析出物の密度が１０9 個／ｃｍ3 以下と
低く、ゲッタリング能力が劣る場合がある。 （２）ＳｉＯ2 析出物の密度は１０10〜１０12個／ｃｍ
3 と高いものの、ゲッタリング能力が劣る場合がある。 （３）ゲッタリング能力は優れる一方、半導体基板の強
度が低下し易く、デバイスプロセスのリソグラフィ工程
等に支障を生じる場合がある。という課題があった。
【０００８】本発明はこのような課題に鑑みなされたも
のであり、ゲッタリング能力を常時確実に維持させるこ
とができると共に、強度を維持することができ、この結
果、リーク電流の増大や酸化膜耐圧の低下を防止すると
共に、変形・破損等を防止することができる半導体基板
及びその製造方法を提供することを目的としている。
のであり、ゲッタリング能力を常時確実に維持させるこ
とができると共に、強度を維持することができ、この結
果、リーク電流の増大や酸化膜耐圧の低下を防止すると
共に、変形・破損等を防止することができる半導体基板
及びその製造方法を提供することを目的としている。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る半導体基板は、酸素を含む半導体基板に
おいて、該半導体基板の表面から５０μｍ以上離れた領
域に、転位を伴う板状のＳｉＯ2 析出物を１０10〜１０
12個／ｃｍ3 の密度で含有していることを特徴としてい
る。
に本発明に係る半導体基板は、酸素を含む半導体基板に
おいて、該半導体基板の表面から５０μｍ以上離れた領
域に、転位を伴う板状のＳｉＯ2 析出物を１０10〜１０
12個／ｃｍ3 の密度で含有していることを特徴としてい
る。
【００１０】また本発明に係る半導体基板の製造方法
は、酸素を含む半導体基板に、窒素ガス雰囲気中１１０
０〜１２００℃で２〜４時間の熱処理を施した後、温度
Ｔ（℃）、時間ｔ（Ｈ）がそれぞれ７５０≦Ｔ≦９５
０、８≦ｔ≦３２、及び１０００≦Ｔ≦１０５０、８≦
ｔ≦３２の範囲にある２段階の熱処理を施すことを特徴
としている。
は、酸素を含む半導体基板に、窒素ガス雰囲気中１１０
０〜１２００℃で２〜４時間の熱処理を施した後、温度
Ｔ（℃）、時間ｔ（Ｈ）がそれぞれ７５０≦Ｔ≦９５
０、８≦ｔ≦３２、及び１０００≦Ｔ≦１０５０、８≦
ｔ≦３２の範囲にある２段階の熱処理を施すことを特徴
としている。
【００１１】
【作用】本発明者は前記２段階の熱処理（第１段目の熱
処理と第２段目の熱処理）における熱処理温度Ｔ（℃）
及び時間ｔ（Ｈ）と、板状のＳｉＯ2 析出物及び転位の
形成状態等との関係を調査した。 （１）第１段目の熱処理 （ａ）熱処理温度Ｔの影響 熱処理温度Ｔが７５０℃より低い場合、前記板状ＳｉＯ
2 析出物の核の発生速度が遅いため、熱処理に長時間を
要し、生産効率が著しく低下することとなる。一方、熱
処理温度Ｔが９５０℃より高い場合、前記板状ＳｉＯ2
析出物の核の発生密度が減少するため、前記第２段目の
熱処理の際、前記核より成長する前記板状ＳｉＯ2 析出
物やこれに伴う転位の発生密度が小さくなり、ゲッタリ
ング能力が劣ることとなる。
処理と第２段目の熱処理）における熱処理温度Ｔ（℃）
及び時間ｔ（Ｈ）と、板状のＳｉＯ2 析出物及び転位の
形成状態等との関係を調査した。 （１）第１段目の熱処理 （ａ）熱処理温度Ｔの影響 熱処理温度Ｔが７５０℃より低い場合、前記板状ＳｉＯ
2 析出物の核の発生速度が遅いため、熱処理に長時間を
要し、生産効率が著しく低下することとなる。一方、熱
処理温度Ｔが９５０℃より高い場合、前記板状ＳｉＯ2
析出物の核の発生密度が減少するため、前記第２段目の
熱処理の際、前記核より成長する前記板状ＳｉＯ2 析出
物やこれに伴う転位の発生密度が小さくなり、ゲッタリ
ング能力が劣ることとなる。
【００１２】（ｂ）熱処理時間ｔの影響 熱処理時間ｔが８Ｈより短い場合、前記板状ＳｉＯ2 析
出物の核のサイズが小さいため、前記第２段目の熱処理
の際、前記核がＳｉマトリックス中に固溶・消失し易
い。したがってこの際に成長する該板状ＳｉＯ2 析出物
やこれに伴う転位の発生密度が小さくなり、ゲッタリン
グ能力が劣ることとなる。一方、熱処理時間ｔが３２Ｈ
より長い場合、格子間酸素濃度が低下するため、強度が
下って前記半導体基板に変形が生じ易くなると共に、生
産効率が低下することとなる。 （２）第２段目の熱処理 （ａ）熱処理温度Ｔの影響 熱処理温度Ｔが１０００℃より低い場合、前記核を発生
源にして前記板状ＳｉＯ2 析出物が所定サイズまで成長
し難く、歪みが少ないため、転位が発生し難く、例え所
定密度の前記板状ＳｉＯ2 析出物が形成されても転位を
伴っていないので、ゲッタリング能力が劣ることとな
る。一方、熱処理温度Ｔが１０５０℃より高い場合、Ｓ
ｉＯ2 析出物の形状が多面体となり易く、この場合にお
ける該ＳｉＯ2 析出物の周囲の歪みは小さく、転位が発
生し難いため、ゲッタリング能力が劣ることとなる。 （ｂ）熱処理時間ｔの影響 熱処理時間ｔが８Ｈより短い場合、前記板状ＳｉＯ2 析
出物が所定サイズまで成長し難く、歪みが少ないため、
転位が発生し難く、例え所定密度の前記板状ＳｉＯ2 析
出物が形成されても転位を伴っていないので、ゲッタリ
ング能力が劣ることとなる。一方、熱処理時間ｔが３２
Ｈより長い場合、格子間酸素濃度が低下するため、強度
が下って転位形成時に前記半導体基板に変形が生じると
共に、生産効率が低下することとなる。
出物の核のサイズが小さいため、前記第２段目の熱処理
の際、前記核がＳｉマトリックス中に固溶・消失し易
い。したがってこの際に成長する該板状ＳｉＯ2 析出物
やこれに伴う転位の発生密度が小さくなり、ゲッタリン
グ能力が劣ることとなる。一方、熱処理時間ｔが３２Ｈ
より長い場合、格子間酸素濃度が低下するため、強度が
下って前記半導体基板に変形が生じ易くなると共に、生
産効率が低下することとなる。 （２）第２段目の熱処理 （ａ）熱処理温度Ｔの影響 熱処理温度Ｔが１０００℃より低い場合、前記核を発生
源にして前記板状ＳｉＯ2 析出物が所定サイズまで成長
し難く、歪みが少ないため、転位が発生し難く、例え所
定密度の前記板状ＳｉＯ2 析出物が形成されても転位を
伴っていないので、ゲッタリング能力が劣ることとな
る。一方、熱処理温度Ｔが１０５０℃より高い場合、Ｓ
ｉＯ2 析出物の形状が多面体となり易く、この場合にお
ける該ＳｉＯ2 析出物の周囲の歪みは小さく、転位が発
生し難いため、ゲッタリング能力が劣ることとなる。 （ｂ）熱処理時間ｔの影響 熱処理時間ｔが８Ｈより短い場合、前記板状ＳｉＯ2 析
出物が所定サイズまで成長し難く、歪みが少ないため、
転位が発生し難く、例え所定密度の前記板状ＳｉＯ2 析
出物が形成されても転位を伴っていないので、ゲッタリ
ング能力が劣ることとなる。一方、熱処理時間ｔが３２
Ｈより長い場合、格子間酸素濃度が低下するため、強度
が下って転位形成時に前記半導体基板に変形が生じると
共に、生産効率が低下することとなる。
【００１３】上記構成の半導体基板によれば、該半導体
基板の表面から５０μｍ以上離れた領域に、転位を伴う
板状のＳｉＯ2 析出物を１０10〜１０12個／ｃｍ3 の密
度で含有しているので、該ＳｉＯ2 析出物の形状が板状
であるために歪みが生じ易く、この歪みにより該ＳｉＯ
2 析出物の周囲にループ状の転位が発生することとな
る。このため、前記半導体基板の表面近傍におけるＬＳ
Ｉ素子の活性領域にＤＺ層が構成されると共に、前記半
導体基板の内部に前記所定密度のＳｉＯ2 析出物及び転
位を含むＩＧ層が確実に構成され、汚染物質に対するゲ
ッタリング能力が高められ、維持されることとなる。ま
た前記半導体基板の内部における格子間酸素濃度が８〜
１２×１０17個／ｃｍ3 程度に維持されるため、該格子
間酸素濃度の減少に伴う基板強度の低下が防止されるこ
ととなる。この結果、前記半導体基板におけるリーク電
流の増大や酸化膜耐圧の低下を防止すると共に、変形を
防止し得ることとなる。
基板の表面から５０μｍ以上離れた領域に、転位を伴う
板状のＳｉＯ2 析出物を１０10〜１０12個／ｃｍ3 の密
度で含有しているので、該ＳｉＯ2 析出物の形状が板状
であるために歪みが生じ易く、この歪みにより該ＳｉＯ
2 析出物の周囲にループ状の転位が発生することとな
る。このため、前記半導体基板の表面近傍におけるＬＳ
Ｉ素子の活性領域にＤＺ層が構成されると共に、前記半
導体基板の内部に前記所定密度のＳｉＯ2 析出物及び転
位を含むＩＧ層が確実に構成され、汚染物質に対するゲ
ッタリング能力が高められ、維持されることとなる。ま
た前記半導体基板の内部における格子間酸素濃度が８〜
１２×１０17個／ｃｍ3 程度に維持されるため、該格子
間酸素濃度の減少に伴う基板強度の低下が防止されるこ
ととなる。この結果、前記半導体基板におけるリーク電
流の増大や酸化膜耐圧の低下を防止すると共に、変形を
防止し得ることとなる。
【００１４】また上記構成の半導体基板の製造方法によ
れば、酸素を含む半導体基板に、窒素ガス雰囲気中１１
００〜１２００℃で２〜４時間の熱処理（以下、前熱処
理と記す）を施した後、温度Ｔ（℃）、時間ｔ（Ｈｒ）
がそれぞれ７５０≦Ｔ≦９５０、８≦ｔ≦３２（第１段
目の熱処理）、及び１０００≦Ｔ≦１０５０、８≦ｔ≦
３２（第２段目の熱処理）の範囲にある２段階の熱処理
を施すので、前記前熱処理により酸素が外方に拡散し、
前記半導体基板の表面から約５０μｍまでの範囲にＤＺ
層が構成されることとなる。一方、前記前熱処理の温度
が１１００℃未満では酸素の外方への拡散が生じ難く、
前記ＤＺ層の幅が大きくならない。また１２００℃を超
えると、熱処理装置からの汚染により前記半導体基板の
表面が荒れてしまう。また前記前熱処理の時間が２時間
未満の場合でも酸素の外方への拡散が生じ難く、前記Ｄ
Ｚ層の幅が大きくならない。他方、４時間を超える前記
前熱処理を施しても、作用が飽和するので生産性が低下
することとなる。
れば、酸素を含む半導体基板に、窒素ガス雰囲気中１１
００〜１２００℃で２〜４時間の熱処理（以下、前熱処
理と記す）を施した後、温度Ｔ（℃）、時間ｔ（Ｈｒ）
がそれぞれ７５０≦Ｔ≦９５０、８≦ｔ≦３２（第１段
目の熱処理）、及び１０００≦Ｔ≦１０５０、８≦ｔ≦
３２（第２段目の熱処理）の範囲にある２段階の熱処理
を施すので、前記前熱処理により酸素が外方に拡散し、
前記半導体基板の表面から約５０μｍまでの範囲にＤＺ
層が構成されることとなる。一方、前記前熱処理の温度
が１１００℃未満では酸素の外方への拡散が生じ難く、
前記ＤＺ層の幅が大きくならない。また１２００℃を超
えると、熱処理装置からの汚染により前記半導体基板の
表面が荒れてしまう。また前記前熱処理の時間が２時間
未満の場合でも酸素の外方への拡散が生じ難く、前記Ｄ
Ｚ層の幅が大きくならない。他方、４時間を超える前記
前熱処理を施しても、作用が飽和するので生産性が低下
することとなる。
【００１５】また前記第１段目の熱処理により、前記半
導体基板の表面から５０μｍ以上離れた領域に１０10〜
１０12個／ｃｍ3 の密度を有する板状のＳｉＯ2 析出物
の発生核が確実、かつ効率的に形成されると共に、格子
間酸素濃度が（８〜１２）×１０17個／ｃｍ3 程度に維
持されることとなる。また前記第２段目の熱処理によ
り、前記核から前記所定密度を有する板状のＳｉＯ2 析
出物が成長してこの周囲に局部的な歪みが生じ、かつ前
記格子間酸素の存在により強度が維持されるため、前記
半導体基板の変形が防止されつつ、前記ＳｉＯ2 析出物
の周囲にループ状の転位が確実に形成されることとな
る。
導体基板の表面から５０μｍ以上離れた領域に１０10〜
１０12個／ｃｍ3 の密度を有する板状のＳｉＯ2 析出物
の発生核が確実、かつ効率的に形成されると共に、格子
間酸素濃度が（８〜１２）×１０17個／ｃｍ3 程度に維
持されることとなる。また前記第２段目の熱処理によ
り、前記核から前記所定密度を有する板状のＳｉＯ2 析
出物が成長してこの周囲に局部的な歪みが生じ、かつ前
記格子間酸素の存在により強度が維持されるため、前記
半導体基板の変形が防止されつつ、前記ＳｉＯ2 析出物
の周囲にループ状の転位が確実に形成されることとな
る。
【００１６】
【実施例及び比較例】以下、本発明に係る半導体基板及
びその製造方法の実施例を図面に基づいて説明する。図
１は本発明に係る半導体基板の実施例を模式的に示した
断面図であり、半導体基板の断面を赤外トモグラフ法に
より撮影し、この写真をスケッチした図である。半導体
基板１０の表面から約５０μｍ以上離れた領域には、板
状のＳｉＯ2析出物１１ｂがＳｉマトリックス１１ａ中
１０10〜１０12個／ｃｍ3 の密度で含有されると共に、
格子間酸素（図示せず）が（８〜１２）×１０17個／ｃ
ｍ3 の濃度で含有されている。また図２に示したように
ＳｉＯ2 析出物１１ｂは２枚の｛１００｝面により囲ま
れ、厚さｄが約４０Åの略板形状に形成され、この周囲
にループ状の転位１１ｃを伴っており、これらＳｉマト
リックス１１ａ、板状のＳｉＯ2 析出物１１ｂ、転位１
１ｃ、格子間酸素等を含んでＩＧ層１１が構成されてい
る。また半導体基板１０の表面から約５０μｍ以内の領
域はＳｉマトリックス１２ａ中に酸素、板状のＳｉＯ2
析出物及び転位がほとんど含まれていないＤＺ層１２と
なっている。これらＩＧ層１１、ＤＺ層１２を含んで半
導体基板１０が構成されている。
びその製造方法の実施例を図面に基づいて説明する。図
１は本発明に係る半導体基板の実施例を模式的に示した
断面図であり、半導体基板の断面を赤外トモグラフ法に
より撮影し、この写真をスケッチした図である。半導体
基板１０の表面から約５０μｍ以上離れた領域には、板
状のＳｉＯ2析出物１１ｂがＳｉマトリックス１１ａ中
１０10〜１０12個／ｃｍ3 の密度で含有されると共に、
格子間酸素（図示せず）が（８〜１２）×１０17個／ｃ
ｍ3 の濃度で含有されている。また図２に示したように
ＳｉＯ2 析出物１１ｂは２枚の｛１００｝面により囲ま
れ、厚さｄが約４０Åの略板形状に形成され、この周囲
にループ状の転位１１ｃを伴っており、これらＳｉマト
リックス１１ａ、板状のＳｉＯ2 析出物１１ｂ、転位１
１ｃ、格子間酸素等を含んでＩＧ層１１が構成されてい
る。また半導体基板１０の表面から約５０μｍ以内の領
域はＳｉマトリックス１２ａ中に酸素、板状のＳｉＯ2
析出物及び転位がほとんど含まれていないＤＺ層１２と
なっている。これらＩＧ層１１、ＤＺ層１２を含んで半
導体基板１０が構成されている。
【００１７】図３は実施例に係る半導体基板の製造方法
に用いる熱処理装置を模式的に示した斜視図であり、図
中２１ａは所定長さを有する略中空円筒形状の石英チュ
ーブを示している。石英チューブ２１ａの周囲には複数
個のヒータ（図示せず）が配設されており、このヒータ
により石英チューブ２１ａ内の所定箇所がそれぞれ所定
温度に設定されるようになっている。また石英チューブ
２１ａにはガス供給系（図示せず）が接続され、このガ
ス供給系を介して窒素または酸素を導入することによ
り、石英チューブ２１ａ内の雰囲気が制御されるように
なっており、これら石英チューブ２１ａ、ヒータ、ガス
供給系等を含んで熱処理炉２１が構成されている。一
方、略板形状の石英ボード２２ａ上には略箱形状をした
石英製のトレイ２２ｂが載置されており、トレイ２２ｂ
内には半導体基板となるＳｉウエハ１０ａが収容されて
いる。Ｓｉウエハ１０ａはトレイ２２ｂの両側壁部に形
成されたスリット部２２ｃに挿入されて縦方向に設置さ
れており、これら石英ボード２２ａ、トレイ２２ｂを含
んで、ウエハ支持手段２２が構成されている。トレイ２
２ｂは熱処理炉２１の入口部２１ｂから図中矢印方向に
挿入され、石英チューブ２１ａ内を所定の一定速度で搬
送され、入口部２１ｂから再び取り出されるようになっ
ており、これら熱処理炉２１、ウエハ支持手段２２を含
んで熱処理装置２０が構成されている。
に用いる熱処理装置を模式的に示した斜視図であり、図
中２１ａは所定長さを有する略中空円筒形状の石英チュ
ーブを示している。石英チューブ２１ａの周囲には複数
個のヒータ（図示せず）が配設されており、このヒータ
により石英チューブ２１ａ内の所定箇所がそれぞれ所定
温度に設定されるようになっている。また石英チューブ
２１ａにはガス供給系（図示せず）が接続され、このガ
ス供給系を介して窒素または酸素を導入することによ
り、石英チューブ２１ａ内の雰囲気が制御されるように
なっており、これら石英チューブ２１ａ、ヒータ、ガス
供給系等を含んで熱処理炉２１が構成されている。一
方、略板形状の石英ボード２２ａ上には略箱形状をした
石英製のトレイ２２ｂが載置されており、トレイ２２ｂ
内には半導体基板となるＳｉウエハ１０ａが収容されて
いる。Ｓｉウエハ１０ａはトレイ２２ｂの両側壁部に形
成されたスリット部２２ｃに挿入されて縦方向に設置さ
れており、これら石英ボード２２ａ、トレイ２２ｂを含
んで、ウエハ支持手段２２が構成されている。トレイ２
２ｂは熱処理炉２１の入口部２１ｂから図中矢印方向に
挿入され、石英チューブ２１ａ内を所定の一定速度で搬
送され、入口部２１ｂから再び取り出されるようになっ
ており、これら熱処理炉２１、ウエハ支持手段２２を含
んで熱処理装置２０が構成されている。
【００１８】このように構成された装置２０を用いて半
導体基板１０を製造する場合、まず石英チューブ２１ａ
内に窒素ガスを導入した後、前記ヒータへの印加電流を
制御して石英チューブ２１ａの温度を１１００〜１２０
０℃に設定する。次にウエハ支持手段２２に収容された
Ｓｉウエハ１０ａを熱処理炉２１内に例えば約５０ｍｍ
／ｍｉｎの所定速度で挿入する。そして図４の熱処理パ
ターンに示したように、ウエハ１０ａに１１００〜１２
００℃で２〜４Ｈ（時間）の前熱処理を施し、次に７５
０〜９５０℃で８〜３２Ｈの第１段目の熱処理を施し、
さらに１０００〜１０５０℃で８〜３２Ｈの第２段目の
熱処理を施した後、半導体基板１０として熱処理炉２１
から取り出す。
導体基板１０を製造する場合、まず石英チューブ２１ａ
内に窒素ガスを導入した後、前記ヒータへの印加電流を
制御して石英チューブ２１ａの温度を１１００〜１２０
０℃に設定する。次にウエハ支持手段２２に収容された
Ｓｉウエハ１０ａを熱処理炉２１内に例えば約５０ｍｍ
／ｍｉｎの所定速度で挿入する。そして図４の熱処理パ
ターンに示したように、ウエハ１０ａに１１００〜１２
００℃で２〜４Ｈ（時間）の前熱処理を施し、次に７５
０〜９５０℃で８〜３２Ｈの第１段目の熱処理を施し、
さらに１０００〜１０５０℃で８〜３２Ｈの第２段目の
熱処理を施した後、半導体基板１０として熱処理炉２１
から取り出す。
【００１９】以下に実施例に係る半導体基板１０におけ
る板状ＳｉＯ2 析出物の密度、転位の有無、表面欠陥の
密度、格子間酸素濃度及び基板強度と、各熱処理の温度
及び時間との関係について調査した結果を説明する。ウ
エハ１０ａとしては直径が約１５０ｍｍ、厚さが約０．
６３ｍｍのＳｉウエハを用いた。板状ＳｉＯ2 析出物の
密度はＴＥＭを用いて複数個の試料面を観察し、板状の
ＳｉＯ2 析出物の個数を数え、これを観察面積当たりの
個数に換算することにより求めた。また転位の有無は前
記した板状ＳｉＯ2 析出物の密度を測定する際、同時に
観察・測定した。また表面欠陥密度は、半導体基板１０
に関して窒素雰囲気中約９００℃で約０．３時間のＦｅ
（鉄）拡散処理を施し、さらに酸素雰囲気中約１１００
℃で約１６時間程度の酸化処理を施した試料を用いた。
そしてこの試料表面に選択エッチング処理を施し、光学
顕微鏡を用いた観察方法により表面欠陥密度を求め、こ
の表面欠陥密度が少ない場合、ゲッタリング能力が高い
と判定した。また格子間酸素濃度はＦＴＩＲ（フーリエ
変換型赤外吸収法）により求めた。さらに基板強度は基
板作製後の半導体基板１０の反りの大きさを厚さ計で測
定し、反りの大きさが後工程に影響を及ぼさない５μｍ
以下のものを「可」、５μｍを超えるものを「不可」と
して評価した。
る板状ＳｉＯ2 析出物の密度、転位の有無、表面欠陥の
密度、格子間酸素濃度及び基板強度と、各熱処理の温度
及び時間との関係について調査した結果を説明する。ウ
エハ１０ａとしては直径が約１５０ｍｍ、厚さが約０．
６３ｍｍのＳｉウエハを用いた。板状ＳｉＯ2 析出物の
密度はＴＥＭを用いて複数個の試料面を観察し、板状の
ＳｉＯ2 析出物の個数を数え、これを観察面積当たりの
個数に換算することにより求めた。また転位の有無は前
記した板状ＳｉＯ2 析出物の密度を測定する際、同時に
観察・測定した。また表面欠陥密度は、半導体基板１０
に関して窒素雰囲気中約９００℃で約０．３時間のＦｅ
（鉄）拡散処理を施し、さらに酸素雰囲気中約１１００
℃で約１６時間程度の酸化処理を施した試料を用いた。
そしてこの試料表面に選択エッチング処理を施し、光学
顕微鏡を用いた観察方法により表面欠陥密度を求め、こ
の表面欠陥密度が少ない場合、ゲッタリング能力が高い
と判定した。また格子間酸素濃度はＦＴＩＲ（フーリエ
変換型赤外吸収法）により求めた。さらに基板強度は基
板作製後の半導体基板１０の反りの大きさを厚さ計で測
定し、反りの大きさが後工程に影響を及ぼさない５μｍ
以下のものを「可」、５μｍを超えるものを「不可」と
して評価した。
【００２０】なお比較例として、前熱処理の時間が短い
もの（比較例１〜９）、前処理の時間が長いもの（比較
例１０〜１８）、第１段目の熱処理の温度または時間が
実施例に係る範囲から外れたもの（比較例２〜７、１１
〜１６、２１〜２６）、第２段目の熱処理の温度または
時間が実施例に係る範囲から外れたもの（比較例３〜
４、６〜９、１２〜１３、１５〜２２、２４〜２５）を
選んだ。実施例１〜８及び比較例１〜２６に関する調査
結果を下記の表１に併せて示した。
もの（比較例１〜９）、前処理の時間が長いもの（比較
例１０〜１８）、第１段目の熱処理の温度または時間が
実施例に係る範囲から外れたもの（比較例２〜７、１１
〜１６、２１〜２６）、第２段目の熱処理の温度または
時間が実施例に係る範囲から外れたもの（比較例３〜
４、６〜９、１２〜１３、１５〜２２、２４〜２５）を
選んだ。実施例１〜８及び比較例１〜２６に関する調査
結果を下記の表１に併せて示した。
【００２１】
【表１−１】
【００２２】
【表１−２】
【００２３】表１の結果から明らかなように、比較例１
〜２６の方法により製造された半導体基板は、 （１）板状ＳｉＯ2 析出物の密度が低く、転位を伴って
いない。 （２）ＳｉＯ2 析出物の密度は高いが、該ＳｉＯ2 析出
物の形状が板状でないため、転位を伴っていない。 （３）格子間酸素濃度が低い。 のいずれかの状態であるか、あるいは熱処理時間が長く
なり生産性が低下した。一方、実施例１〜８の方法によ
り製造された半導体基板１０では、いずれも表面から５
０μｍ以上離れた領域に板状のＳｉＯ2 析出物１１ｂが
１０10〜１０12個／ｃｍ3 の密度で含有されると共に、
ＳｉＯ2 析出物１１ｂは転位１１ｃを伴っていた。また
いずれも表面欠陥密度が低く、ゲッタリング能力に優れ
ると共に、強度の低下（変形）が少なかった。
〜２６の方法により製造された半導体基板は、 （１）板状ＳｉＯ2 析出物の密度が低く、転位を伴って
いない。 （２）ＳｉＯ2 析出物の密度は高いが、該ＳｉＯ2 析出
物の形状が板状でないため、転位を伴っていない。 （３）格子間酸素濃度が低い。 のいずれかの状態であるか、あるいは熱処理時間が長く
なり生産性が低下した。一方、実施例１〜８の方法によ
り製造された半導体基板１０では、いずれも表面から５
０μｍ以上離れた領域に板状のＳｉＯ2 析出物１１ｂが
１０10〜１０12個／ｃｍ3 の密度で含有されると共に、
ＳｉＯ2 析出物１１ｂは転位１１ｃを伴っていた。また
いずれも表面欠陥密度が低く、ゲッタリング能力に優れ
ると共に、強度の低下（変形）が少なかった。
【００２４】上記結果から明らかなように、実施例に係
る半導体基板１０の製造方法によれば、前熱処理により
酸素が外方に拡散され、半導体基板１０の表面から約５
０μｍまでの範囲に略完全なＤＺ層１２が形成される。
また第１段目の熱処理により、半導体基板１０の表面か
ら５０μｍ以上離れた領域に１０10〜１０12個／ｃｍ3
の密度を有する板状のＳｉＯ2 析出物１１ｂの発生核が
確実、かつ効率的に形成されると共に、格子間酸素濃度
が（８〜１２）×１０17個／ｃｍ3 程度に維持される。
また第２段目の熱処理により、発生核から所定密度を有
する板状のＳｉＯ2 析出物１１ｂが成長してこの周囲に
局部的な歪みが生じ、かつ所定濃度の格子間酸素の存在
が維持される。またＳｉＯ2 析出物１１ｂの周囲にルー
プ状の転位１１ｃが確実に形成されることとなる。この
結果、実施例に係る半導体基板１０では、ＳｉＯ2 析出
物１１ｂの形状が板状であるために歪みが生じ易く、こ
の歪みによりＳｉＯ2 析出物１１ｂの周囲にループ状の
転位が発生する。このため、半導体基板１０の表面近傍
におけるＬＳＩ素子の活性領域に略完全なＤＺ層１２が
形成されると共に、半導体基板１０の内部に所定密度の
ＳｉＯ2 析出物１１ｂ及び転位１１ｃを含むＩＧ層１１
が確実に形成され、Ｆｅ等の汚染物質に対するゲッタリ
ング能力が高められる。また半導体基板１０の内部にお
ける格子間酸素濃度が８〜１２×１０17個／ｃｍ3 程度
に維持されるため、この格子間酸素濃度の減少に伴う強
度の低下が防止される。この結果、半導体基板１０にお
けるリーク電流の増大や酸化膜耐圧の低下を防止すると
共に、変形を防止することができる。
る半導体基板１０の製造方法によれば、前熱処理により
酸素が外方に拡散され、半導体基板１０の表面から約５
０μｍまでの範囲に略完全なＤＺ層１２が形成される。
また第１段目の熱処理により、半導体基板１０の表面か
ら５０μｍ以上離れた領域に１０10〜１０12個／ｃｍ3
の密度を有する板状のＳｉＯ2 析出物１１ｂの発生核が
確実、かつ効率的に形成されると共に、格子間酸素濃度
が（８〜１２）×１０17個／ｃｍ3 程度に維持される。
また第２段目の熱処理により、発生核から所定密度を有
する板状のＳｉＯ2 析出物１１ｂが成長してこの周囲に
局部的な歪みが生じ、かつ所定濃度の格子間酸素の存在
が維持される。またＳｉＯ2 析出物１１ｂの周囲にルー
プ状の転位１１ｃが確実に形成されることとなる。この
結果、実施例に係る半導体基板１０では、ＳｉＯ2 析出
物１１ｂの形状が板状であるために歪みが生じ易く、こ
の歪みによりＳｉＯ2 析出物１１ｂの周囲にループ状の
転位が発生する。このため、半導体基板１０の表面近傍
におけるＬＳＩ素子の活性領域に略完全なＤＺ層１２が
形成されると共に、半導体基板１０の内部に所定密度の
ＳｉＯ2 析出物１１ｂ及び転位１１ｃを含むＩＧ層１１
が確実に形成され、Ｆｅ等の汚染物質に対するゲッタリ
ング能力が高められる。また半導体基板１０の内部にお
ける格子間酸素濃度が８〜１２×１０17個／ｃｍ3 程度
に維持されるため、この格子間酸素濃度の減少に伴う強
度の低下が防止される。この結果、半導体基板１０にお
けるリーク電流の増大や酸化膜耐圧の低下を防止すると
共に、変形を防止することができる。
【００２５】なお、上記実施例に係る製造方法では、石
英チューブ２１ａが内蔵された形式の熱処理炉２１を用
いた場合について説明したが、何らこの形式の熱処理炉
に限定されるものではなく、所定の熱処理の雰囲気、温
度及び時間とが制御し得るものであればよい。
英チューブ２１ａが内蔵された形式の熱処理炉２１を用
いた場合について説明したが、何らこの形式の熱処理炉
に限定されるものではなく、所定の熱処理の雰囲気、温
度及び時間とが制御し得るものであればよい。
【００２６】また、上記実施例に係る製造方法では、ウ
エハ１０ａがウエハ支持手段２２に収容された場合につ
いて説明したが、何らこの構造のウエハ支持手段に限定
されるものではなく、ウエハ１０ａに応力が掛からず、
ウエハ１０ａと雰囲気ガスとが十分に接触し、ウエハ１
０ａが均一に加熱される構造のものであればよい。
エハ１０ａがウエハ支持手段２２に収容された場合につ
いて説明したが、何らこの構造のウエハ支持手段に限定
されるものではなく、ウエハ１０ａに応力が掛からず、
ウエハ１０ａと雰囲気ガスとが十分に接触し、ウエハ１
０ａが均一に加熱される構造のものであればよい。
【００２７】また、上記実施例に係る製造方法では、ウ
エハ１０ａが約５０ｍｍ／ｍｉｎの速度で熱処理炉２１
内に挿入される場合について説明したが、何ら５０ｍｍ
／ｍｉｎには限定されるものではない。
エハ１０ａが約５０ｍｍ／ｍｉｎの速度で熱処理炉２１
内に挿入される場合について説明したが、何ら５０ｍｍ
／ｍｉｎには限定されるものではない。
【００２８】
【発明の効果】以上詳述したように本発明に係る半導体
基板にあっては、該半導体基板の表面から５０μｍ以上
離れた領域に、転位を伴う板状のＳｉＯ2 析出物を１０
10〜１０12個／ｃｍ3 の密度で含有しているので、該Ｓ
ｉＯ2 析出物の形状が板状であるために歪みが生じ易
く、この歪みにより該ＳｉＯ2 析出物の周囲にループ状
の転位が発生する。このため、前記半導体基板の表面近
傍におけるＬＳＩ素子の活性領域にＤＺ層が構成される
と共に、前記半導体基板の内部に前記所定密度のＳｉＯ
2 析出物及び転位を含むＩＧ層が確実に構成され、汚染
物質に対するゲッタリング能力が高められ、維持され
る。また前記半導体基板の内部における格子間酸素濃度
が８〜１２×１０17個／ｃｍ3 程度に維持されるため、
該格子間酸素濃度の減少に伴う強度の低下が防止され
る。この結果、前記半導体基板におけるリーク電流の増
大や酸化膜耐圧の低下を防止すると共に、変形を防止す
ることができる。
基板にあっては、該半導体基板の表面から５０μｍ以上
離れた領域に、転位を伴う板状のＳｉＯ2 析出物を１０
10〜１０12個／ｃｍ3 の密度で含有しているので、該Ｓ
ｉＯ2 析出物の形状が板状であるために歪みが生じ易
く、この歪みにより該ＳｉＯ2 析出物の周囲にループ状
の転位が発生する。このため、前記半導体基板の表面近
傍におけるＬＳＩ素子の活性領域にＤＺ層が構成される
と共に、前記半導体基板の内部に前記所定密度のＳｉＯ
2 析出物及び転位を含むＩＧ層が確実に構成され、汚染
物質に対するゲッタリング能力が高められ、維持され
る。また前記半導体基板の内部における格子間酸素濃度
が８〜１２×１０17個／ｃｍ3 程度に維持されるため、
該格子間酸素濃度の減少に伴う強度の低下が防止され
る。この結果、前記半導体基板におけるリーク電流の増
大や酸化膜耐圧の低下を防止すると共に、変形を防止す
ることができる。
【００２９】また本発明に係る半導体基板の製造方法に
あっては、酸素を含む半導体基板に、窒素ガス雰囲気中
１１００〜１２００℃で２〜４時間の前熱処理を施した
後、温度Ｔ（℃）、時間ｔ（Ｈｒ）がそれぞれ７５０≦
Ｔ≦９５０、８≦ｔ≦３２（第１段目の熱処理）、及び
１０００≦Ｔ≦１０５０、８≦ｔ≦３２（第２段目の熱
処理）の範囲にある２段階の熱処理を施すので、前記前
熱処理により酸素が外方に拡散し、前記半導体基板の表
面から約５０μｍまでの範囲にＤＺ層が構成される。ま
た前記第１段目の熱処理により、前記半導体基板の表面
から５０μｍ以上離れた領域に１０10〜１０12個／ｃｍ
3 の密度を有する板状のＳｉＯ2 析出物の発生核が確
実、かつ効率的に形成されると共に、格子間酸素濃度が
（８〜１２）×１０17個／ｃｍ3 程度に維持される。ま
た前記第２段目の熱処理により、前記核から前記所定密
度を有する板状のＳｉＯ2 析出物が成長してこの周囲に
局部的な歪みが生じ、かつ前記格子間酸素の存在により
強度が維持されるため、前記半導体基板の変形が防止さ
れつつ、前記ＳｉＯ2 析出物の周囲にループ状の転位が
確実に形成される。
あっては、酸素を含む半導体基板に、窒素ガス雰囲気中
１１００〜１２００℃で２〜４時間の前熱処理を施した
後、温度Ｔ（℃）、時間ｔ（Ｈｒ）がそれぞれ７５０≦
Ｔ≦９５０、８≦ｔ≦３２（第１段目の熱処理）、及び
１０００≦Ｔ≦１０５０、８≦ｔ≦３２（第２段目の熱
処理）の範囲にある２段階の熱処理を施すので、前記前
熱処理により酸素が外方に拡散し、前記半導体基板の表
面から約５０μｍまでの範囲にＤＺ層が構成される。ま
た前記第１段目の熱処理により、前記半導体基板の表面
から５０μｍ以上離れた領域に１０10〜１０12個／ｃｍ
3 の密度を有する板状のＳｉＯ2 析出物の発生核が確
実、かつ効率的に形成されると共に、格子間酸素濃度が
（８〜１２）×１０17個／ｃｍ3 程度に維持される。ま
た前記第２段目の熱処理により、前記核から前記所定密
度を有する板状のＳｉＯ2 析出物が成長してこの周囲に
局部的な歪みが生じ、かつ前記格子間酸素の存在により
強度が維持されるため、前記半導体基板の変形が防止さ
れつつ、前記ＳｉＯ2 析出物の周囲にループ状の転位が
確実に形成される。
【図１】本発明に係る半導体基板の実施例を模式的に示
した断面図であり、半導体基板の断面を赤外トモグラフ
法により撮影し、この写真をスケッチした図である。
した断面図であり、半導体基板の断面を赤外トモグラフ
法により撮影し、この写真をスケッチした図である。
【図２】実施例に係る半導体基板内部に形成された板状
のＳｉＯ2 析出物と転位とを示した模式図であり、ＴＥ
Ｍ（等価型電子顕微鏡）により撮影した写真をスケッチ
した図である。
のＳｉＯ2 析出物と転位とを示した模式図であり、ＴＥ
Ｍ（等価型電子顕微鏡）により撮影した写真をスケッチ
した図である。
【図３】実施例に係る半導体基板の製造方法に用いる熱
処理装置を模式的に示した斜視図である。
処理装置を模式的に示した斜視図である。
【図４】実施例に係る半導体基板の製造方法における熱
処理パターンを示した模式図である。
処理パターンを示した模式図である。
Claims (2)
- 【請求項１】 酸素を含む半導体基板において、該半導
体基板の表面から５０μｍ以上離れた領域に、転位を伴
う板状のＳｉＯ2 析出物を１０10〜１０12個／ｃｍ3 の
密度で含有していることを特徴とする半導体基板。 - 【請求項２】 酸素を含む半導体基板に、窒素ガス雰囲
気中１１００〜１２００℃で２〜４時間の熱処理を施し
た後、温度Ｔ（℃）、時間ｔ（Ｈ）がそれぞれ７５０≦
Ｔ≦９５０、８≦ｔ≦３２、及び１０００≦Ｔ≦１０５
０、８≦ｔ≦３２の範囲にある２段階の熱処理を施すこ
とを特徴とする請求項１記載の半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1893395A JPH08213403A (ja) | 1995-02-07 | 1995-02-07 | 半導体基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1893395A JPH08213403A (ja) | 1995-02-07 | 1995-02-07 | 半導体基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08213403A true JPH08213403A (ja) | 1996-08-20 |
Family
ID=11985448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1893395A Pending JPH08213403A (ja) | 1995-02-07 | 1995-02-07 | 半導体基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08213403A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002049091A1 (en) * | 2000-12-13 | 2002-06-20 | Shin-Etsu Handotai Co., Ltd. | Anneal wafer manufacturing method and anneal wafer |
| US7081422B2 (en) | 2000-12-13 | 2006-07-25 | Shin-Etsu Handotai Co., Ltd. | Manufacturing process for annealed wafer and annealed wafer |
| EP1928016A1 (en) * | 2006-12-01 | 2008-06-04 | Siltronic AG | Silicon wafer and method for manufacturing the same |
| JP2008166721A (ja) * | 2006-12-07 | 2008-07-17 | Siltronic Ag | シリコンウエハ及びその製造方法 |
| WO2008136500A1 (ja) | 2007-05-02 | 2008-11-13 | Siltronic Ag | シリコンウエハ及びその製造方法 |
| EP2345753A1 (en) * | 2009-12-29 | 2011-07-20 | Siltronic AG | Silicon wafer and production method therefor |
| US8197594B2 (en) | 2006-09-20 | 2012-06-12 | Siltronic Ag | Silicon wafer for semiconductor and manufacturing method thereof |
| KR101345641B1 (ko) * | 2005-11-29 | 2013-12-30 | 제이엔씨 주식회사 | 고순도 다결정 실리콘의 제조 방법 및 제조 장치 |
| WO2018051728A1 (ja) * | 2016-09-13 | 2018-03-22 | 信越半導体株式会社 | シリコンウェーハの熱処理方法及びシリコンウェーハの製造方法 |
-
1995
- 1995-02-07 JP JP1893395A patent/JPH08213403A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002184779A (ja) * | 2000-12-13 | 2002-06-28 | Shin Etsu Handotai Co Ltd | アニールウェーハの製造方法及びアニールウェーハ |
| US7081422B2 (en) | 2000-12-13 | 2006-07-25 | Shin-Etsu Handotai Co., Ltd. | Manufacturing process for annealed wafer and annealed wafer |
| WO2002049091A1 (en) * | 2000-12-13 | 2002-06-20 | Shin-Etsu Handotai Co., Ltd. | Anneal wafer manufacturing method and anneal wafer |
| KR101345641B1 (ko) * | 2005-11-29 | 2013-12-30 | 제이엔씨 주식회사 | 고순도 다결정 실리콘의 제조 방법 및 제조 장치 |
| US8197594B2 (en) | 2006-09-20 | 2012-06-12 | Siltronic Ag | Silicon wafer for semiconductor and manufacturing method thereof |
| US8142885B2 (en) | 2006-12-01 | 2012-03-27 | Siltronic Ag | Silicon wafer and method for manufacturing the same |
| EP1928016A1 (en) * | 2006-12-01 | 2008-06-04 | Siltronic AG | Silicon wafer and method for manufacturing the same |
| JP2008166721A (ja) * | 2006-12-07 | 2008-07-17 | Siltronic Ag | シリコンウエハ及びその製造方法 |
| US8382894B2 (en) | 2007-05-02 | 2013-02-26 | Siltronic Ag | Process for the preparation of silicon wafer with reduced slip and warpage |
| WO2008136500A1 (ja) | 2007-05-02 | 2008-11-13 | Siltronic Ag | シリコンウエハ及びその製造方法 |
| JP2011155258A (ja) * | 2009-12-29 | 2011-08-11 | Siltronic Ag | シリコンウエハ及びその製造方法 |
| CN102148155A (zh) * | 2009-12-29 | 2011-08-10 | 硅电子股份公司 | 硅晶片及其制造方法 |
| US8357939B2 (en) | 2009-12-29 | 2013-01-22 | Siltronic Ag | Silicon wafer and production method therefor |
| EP2345753A1 (en) * | 2009-12-29 | 2011-07-20 | Siltronic AG | Silicon wafer and production method therefor |
| WO2018051728A1 (ja) * | 2016-09-13 | 2018-03-22 | 信越半導体株式会社 | シリコンウェーハの熱処理方法及びシリコンウェーハの製造方法 |
| JP2018046107A (ja) * | 2016-09-13 | 2018-03-22 | 信越半導体株式会社 | シリコンウェーハの熱処理方法及びシリコンウェーハの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2874834B2 (ja) | シリコンウェーハのイントリンシックゲッタリング処理法 | |
| KR101076493B1 (ko) | 실리콘 웨이퍼의 제조방법 | |
| US6599815B1 (en) | Method and apparatus for forming a silicon wafer with a denuded zone | |
| JP3381816B2 (ja) | 半導体基板の製造方法 | |
| JPH08213403A (ja) | 半導体基板及びその製造方法 | |
| KR100847925B1 (ko) | 어닐웨이퍼의 제조방법 및 어닐웨이퍼 | |
| JPH09190954A (ja) | 半導体基板およびその製造方法 | |
| JP5097332B2 (ja) | 単結晶シリコンウェーハの製造方法、この種のシリコンウェーハおよびその使用 | |
| JPH08148552A (ja) | 半導体熱処理用治具及びその表面処理方法 | |
| JP6848900B2 (ja) | 半導体ウェーハのゲッタリング能力の評価方法および該評価方法を用いた半導体ウェーハの製造方法 | |
| JPS60247935A (ja) | 半導体ウエハの製造方法 | |
| WO2010131412A1 (ja) | シリコンウェーハおよびその製造方法 | |
| JPH10144698A (ja) | シリコンウエーハ及びその製造方法 | |
| JPH0897222A (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
| JP4609029B2 (ja) | アニールウェーハの製造方法 | |
| JP2008227060A (ja) | アニールウエハの製造方法 | |
| JPH0521303A (ja) | 半導体基板及びその製造方法 | |
| JPS63198334A (ja) | 半導体シリコンウエ−ハの製造方法 | |
| JPH09199507A (ja) | 半導体基板およびその製造方法 | |
| JPH0897221A (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| JPH04171827A (ja) | 半導体装置の製造方法 | |
| JP2004056132A (ja) | 半導体ウェーハの製造方法 | |
| JPH0897220A (ja) | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ | |
| JPS61135128A (ja) | 半導体装置の製造方法 | |
| JP3944958B2 (ja) | シリコンエピタキシャルウェーハとその製造方法 |