JPH0470104A - Wide-band amplifier - Google Patents
Wide-band amplifierInfo
- Publication number
- JPH0470104A JPH0470104A JP2181409A JP18140990A JPH0470104A JP H0470104 A JPH0470104 A JP H0470104A JP 2181409 A JP2181409 A JP 2181409A JP 18140990 A JP18140990 A JP 18140990A JP H0470104 A JPH0470104 A JP H0470104A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- input
- fet
- gate terminal
- recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Magnetic Recording (AREA)
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、広帯域増幅器に係り、特に、動作のオンオフ
を高速に切り替える磁気ヘッドからの再生信号を増幅す
る広帯域増幅器に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a wideband amplifier, and more particularly to a wideband amplifier that amplifies a reproduced signal from a magnetic head whose operation is switched on and off at high speed.
DATの磁気記録再生装置の記録再生回路は、第3図に
示すように、磁気ヘッド1.ロータリトランス2.再生
信号増幅器3.波形等化器4.記録信号増幅器5.ディ
ジタルインターフェース6により構成されている。再生
信号増幅器3は、初段増幅器31.二段目増幅器32.
ヘッド切り替えスイッチ33.および三段目増幅器34
により構成されている。再生信号増幅器3.波形等化器
4.記録信号増幅器5.ディジタルインターフェース6
は、記録再生回路工C7に内臓されている。As shown in FIG. 3, the recording/reproducing circuit of the DAT magnetic recording/reproducing device includes a magnetic head 1. Rotary transformer 2. Reproduction signal amplifier 3. Waveform equalizer 4. Recording signal amplifier5. It is composed of a digital interface 6. The reproduced signal amplifier 3 includes a first stage amplifier 31. Second stage amplifier 32.
Head changeover switch 33. and third stage amplifier 34
It is made up of. Reproduction signal amplifier 3. Waveform equalizer 4. Recording signal amplifier5. Digital interface 6
is built into the recording/reproducing circuit C7.
ロータリトランス2から、再生信号増幅器3の入力へは
、カップリングコンデンサC1で結合される。初段増幅
器31と二段目増幅器32はカップリングコンデンサC
2で結合される。The rotary transformer 2 is coupled to the input of the reproduced signal amplifier 3 through a coupling capacitor C1. The first stage amplifier 31 and the second stage amplifier 32 are coupled with a coupling capacitor C.
Combined by 2.
記録再生回路は、磁気ヘッドからの微小な信号を扱うの
で、他からの不要輻射ノイズを遮断するため、通常、回
路面積を小さくしてシールドケースに収納している。Since the recording/reproducing circuit handles minute signals from the magnetic head, the circuit area is usually reduced and housed in a shield case in order to block unnecessary radiation noise from other sources.
磁気ヘッド1から再生信号増幅器3の出力までの伝送系
は、第4図に示すように、ロータリトランス2の再生信
号増幅器3から見たインダクタンスL、□、初段増幅器
31の入力容量と配線等の浮遊容量C37,および、帰
還抵抗R1により共振特性を示す、この共振特性を積極
的に利用することにより再生信号をS/N比を良く増幅
できる。これは、再生信号増幅器3で発生する雑音が、
この共振により等価的に減少するためである。The transmission system from the magnetic head 1 to the output of the reproduced signal amplifier 3, as shown in FIG. The stray capacitance C37 and the feedback resistor R1 exhibit a resonance characteristic, and by actively utilizing this resonance characteristic, the reproduced signal can be amplified with a good S/N ratio. This means that the noise generated in the reproduced signal amplifier 3 is
This is because the resonance is equivalently reduced.
また、再生信号増幅器には、記録時に、過大な記録信号
が入力されてしまうので、これを保護するため、記録時
には初段増幅器をオフにする動作SSOスイッチを備え
ている。Further, since an excessively large recording signal is input to the reproduction signal amplifier during recording, in order to protect this, an operation SSO switch is provided to turn off the first stage amplifier during recording.
ここで、DATのトラックフォーマットを第5図(a)
に示す、DATの記録トラックは、第5図(a)に示す
ように、複数の記録エリアに分割され、種々の信号が各
々分割されたエリアに記録される。Here, the track format of DAT is shown in Figure 5(a).
The recording track of the DAT shown in FIG. 5A is divided into a plurality of recording areas, and various signals are recorded in each divided area.
記録トラックの中央にPCM信号エリア(PCM)が配
装置され、その両端にATFエリア(ATFl、ATF
−2) 、さらにその外側にサブコードエリア(SUB
−1,5UB−2)が配置される。A PCM signal area (PCM) is arranged in the center of the recording track, and ATF areas (ATFl, ATF
-2), and a subcode area (SUB
-1,5UB-2) are arranged.
PCM信号エリアには、楽音をPCM化したPCMデー
タに誤り訂正符号を付加したディジタルデータが記録さ
れる。In the PCM signal area, digital data obtained by adding an error correction code to PCM data obtained by converting a musical tone into PCM is recorded.
サブコードエリアには、プログラム(曲等)の開始位置
を示すスタートID、プログラムの番号を示すプログラ
ムナンバー、プログラムの開始位置からの時間等の、プ
ログラムおよびプログラム内の特定の位置をサーチする
ためのサーチ情報等が記録される。The subcode area contains information for searching programs and specific positions within programs, such as the start ID indicating the start position of a program (song, etc.), the program number indicating the number of the program, and the time from the start position of the program. Search information etc. are recorded.
ATFエリアには、再生時に磁気ヘッドを正しく記録ト
ラック上を走査させるためのトラッキング制御信号が記
録される。A tracking control signal for causing the magnetic head to correctly scan the recording track during reproduction is recorded in the ATF area.
このように、各種の信号は、エリア分割して記録されて
いるので、第5図(b)に示すように、PCM信号、あ
るいは、サブコードを単独で書き換える、いわゆる、ア
フレコ動作が可能である。In this way, various signals are recorded in divided areas, so it is possible to perform a so-called post-recording operation in which the PCM signal or subcode is rewritten individually, as shown in FIG. 5(b). .
アフレコ動作時には、通常の再生動作と同様に、ATF
エリアのトラッキング制御信号を再生して磁気ヘッドの
トラッキング制御が行なわれる。すなわち、−本の記録
トラックを磁気ヘッドがトレースする間に、再生信号増
幅回路は動作制賞スイッチにより、高速に動作のオンオ
フの切り替えが行なわれる。During dubbing, the ATF
Tracking control of the magnetic head is performed by reproducing the area tracking control signal. That is, while the magnetic head traces the -th recording track, the operation of the reproduction signal amplification circuit is switched on and off at high speed by the operation control switch.
ここで、動作制御スイッチは、初段増幅器の入力トラン
ジスタのアイドル電流を切断することによりその動作を
行なう。入力トランジスタのアイドル電流を切断すると
、初段増幅器各ノードのバイアス電圧が変化するので、
オフからオンへの制御時に、ロータリトランスに接続さ
れるカップリングコンデンサの端子電圧も変化し、その
充放電に伴う過渡応答が、動作整定時間となって再生信
号増幅器の出力に現われる。Here, the operation control switch performs its operation by cutting off the idle current of the input transistor of the first stage amplifier. When the idle current of the input transistor is cut off, the bias voltage at each node of the first stage amplifier changes, so
During control from OFF to ON, the terminal voltage of the coupling capacitor connected to the rotary transformer also changes, and a transient response accompanying charging and discharging of the coupling capacitor appears in the output of the reproduction signal amplifier as an operation settling time.
従って、再生信号増幅器のオフからオンへの動作整定時
間が、磁気ヘッドが記録するエリアをトレースし終わっ
てから、再生するエリアの先頭をトレースするまでの時
間よりも長いと、磁気ヘッドが再生すべきエリアをトレ
ースしているにもかかわらず、再生信号増幅器は動作の
整定か完了していないので、正しい再生信号が得られな
くなる。Therefore, if the settling time of the playback signal amplifier from off to on is longer than the time from when the magnetic head finishes tracing the recording area until it traces the beginning of the playback area, the magnetic head will Even though the correct area is being traced, the playback signal amplifier has not finished settling its operation, so a correct playback signal cannot be obtained.
この動作整定時間を短縮させるためには、カップリング
コンデンサに低容量値のものを用いればよいが、再生信
号増幅回路の低域遮断周波数が上昇することになり、再
生信号を伝送する上で問題となる。そこで、特開昭64
−43866号公報にあげられるように、各ノードのバ
イアス電圧が変化しないように、初段増幅器に定電圧バ
イアス回路を増設することで対処していた。In order to shorten this operation settling time, it is possible to use a coupling capacitor with a low capacitance value, but this increases the low cutoff frequency of the reproduced signal amplification circuit, which causes problems in transmitting the reproduced signal. becomes. Therefore, JP-A-64
As disclosed in Japanese Patent No. 43866, a constant voltage bias circuit was added to the first stage amplifier to prevent the bias voltage of each node from changing.
ここで、データの記録再生の高速化に伴い、記録再生回
路の広帯域化の必要がある。再生信号を歪なく伝送する
ためには、前述の共振周波数が信号周波数帯域外になけ
ればならない。従って、再生伝送系の広帯域化のために
は、再生信号増幅器の初段増幅器の低入力容量化が必要
となる。Here, as data recording and reproducing speed increases, it is necessary to widen the band of the recording and reproducing circuit. In order to transmit the reproduced signal without distortion, the above-mentioned resonance frequency must be outside the signal frequency band. Therefore, in order to widen the bandwidth of the regenerative transmission system, it is necessary to reduce the input capacitance of the first stage amplifier of the regenerative signal amplifier.
そこで、従来の記録再生回路ICに外付けに、低入力容
量デバイスを入力段とした増幅器を再生信号増幅器の初
段増幅器として用いることが考えられる。これにより、
従来の記録再生回路ICとしての機能を損なわずに再生
信号増幅器の低入力容量化を図ることができる。この入
力段デバイスとしてFETを用いれば、比較的容易に低
入力答量化を実現できる。Therefore, it is conceivable to use an amplifier externally attached to the conventional recording/reproducing circuit IC and having a low input capacitance device at the input stage as the first stage amplifier of the reproduced signal amplifier. This results in
It is possible to reduce the input capacity of the reproduced signal amplifier without impairing its function as a conventional recording/reproducing circuit IC. If an FET is used as this input stage device, it is possible to relatively easily achieve a reduction in the amount of input input.
しかし、前述のような、動作整定時間を短縮するための
定電圧バイアス回路を外付は回路で実現するには回路規
模が大きくなる。However, in order to implement the constant voltage bias circuit for shortening the operation settling time using an external circuit as described above, the circuit scale becomes large.
本発明の目的は、簡単な回路構成で、動作整定時間の短
い、低入力容量の広帯域増幅器を提供することにある。An object of the present invention is to provide a wideband amplifier with a simple circuit configuration, short operation settling time, and low input capacitance.
上記目的を達成するために、本発明は信号源に第一のカ
ップリングコンデンサにより接続される、増幅動作のオ
ンオフを制御するスイッチをもつFET入力の初段増幅
器と、その初段増幅器に第二のカップリングコンデンサ
により縦続接続される入力バイアス回路をもつ増幅器で
構成される複数段の広帯域増幅器において、帰還抵抗を
、初段増幅器の入力FETのゲート端子と、後続の増幅
器の入力端子間に接続した。In order to achieve the above object, the present invention provides an FET input first stage amplifier connected to a signal source by a first coupling capacitor and having a switch for controlling on/off of amplification operation, and a second coupling capacitor connected to the first stage amplifier. In a multi-stage broadband amplifier consisting of amplifiers with input bias circuits cascaded by ring capacitors, a feedback resistor was connected between the gate terminal of the input FET of the first stage amplifier and the input terminal of the subsequent amplifier.
帰還抵抗を、入力FETのゲート端子と、後続の増幅器
の入力端子間に接続したので、初段増幅器の入力FET
のゲート端子バイアス電圧は、後続の増幅器の入力バイ
アスより帰還抵抗を介して供給され、初段増幅器オフ時
にも入力FETのゲート端子バイアス電圧は初段増幅器
オン時と同電位で一定であり、オフからオンに遷移した
場合に第一のカップリングコンデンサの充放電が生じな
いので、再生信号増幅器のオフからオンへの動作整定時
間を短縮することができる。Since the feedback resistor was connected between the gate terminal of the input FET and the input terminal of the subsequent amplifier, the input FET of the first stage amplifier
The gate terminal bias voltage of the input FET is supplied from the input bias of the subsequent amplifier via the feedback resistor, and even when the first stage amplifier is off, the gate terminal bias voltage of the input FET is constant at the same potential as when the first stage amplifier is on, and from off to on. Since charging and discharging of the first coupling capacitor does not occur when the transition occurs, the settling time of the reproduction signal amplifier from off to on can be shortened.
以下、本発明の実施例を第1図により説明する。 Embodiments of the present invention will be described below with reference to FIG.
第1図において、1は磁気ヘッド、2はロータリートラ
ンス、QlはJ−FET、Q2〜Q6はトランジスタ、
R1−R11は抵抗、C1〜C5はコンデンサ、7は記
録再生回路IC(日立製記録再生回路ICHA1213
3)、32は記録再生回路IC7に内蔵されている再生
信号増幅器3の二段目増幅器である。In FIG. 1, 1 is a magnetic head, 2 is a rotary transformer, Ql is a J-FET, Q2 to Q6 are transistors,
R1-R11 are resistors, C1-C5 are capacitors, and 7 is a recording/reproducing circuit IC (Hitachi recording/reproducing circuit ICHA1213).
3) and 32 are second-stage amplifiers of the reproduction signal amplifier 3 built in the recording and reproduction circuit IC7.
Q1〜Q4.Di、R1−R7,C3,C4によりJ−
FETQIを入力とする初段増幅器30を構成している
。Q1-Q4. Di, R1-R7, C3, C4 makes J-
It constitutes a first stage amplifier 30 which receives FETQI as an input.
また、Q5.Q6.Il、R8−R11,Vl。Also, Q5. Q6. Il, R8-R11, Vl.
V2は二段目増幅器32の入力段である。V2 is the input stage of the second stage amplifier 32.
初段増幅器30のJ−FETQIのゲート端子は、カッ
プリングコンデンサC1によりロータリートランス2と
結合される。初段増幅器30の出力は、カップリングコ
ンデンサC2を介して二段目増幅器32の入力トランジ
スタQ5のベース端子に入力される。A gate terminal of J-FET QI of the first stage amplifier 30 is coupled to the rotary transformer 2 through a coupling capacitor C1. The output of the first stage amplifier 30 is input to the base terminal of the input transistor Q5 of the second stage amplifier 32 via the coupling capacitor C2.
初段増幅器30のQ2およびR4は、初段増幅器30の
動作を制御する動作制御スイッチである。すなわち、Q
lのドレン−ソース電流を切断することにより初段増幅
器30の動作を制御する。Q2 and R4 of the first stage amplifier 30 are operation control switches that control the operation of the first stage amplifier 30. That is, Q
The operation of the first stage amplifier 30 is controlled by cutting off the drain-source current of l.
帰還抵抗R1は、前述のように、ロータリトランス2の
初段増幅器30から見たインダクタンスと、初段増幅器
30の入力容量(図示しない)および配線等の浮遊容量
(図示しない)とによる共振特性をダンピングするため
のものである。この帰還抵抗R1は、二段目増幅器32
の入力トランジスタQ5のベース端子とJ−FETQI
のゲート端子の間に接続されている。従って、R1は、
ダンピング動作を行なうとともに、J−FETQIのゲ
ート端子バイアス電圧を、二段目増幅器32の入力トラ
ンジスタQ5のベース端子バイアス回路であるVl。As described above, the feedback resistor R1 damps the resonance characteristics caused by the inductance of the rotary transformer 2 seen from the first-stage amplifier 30, the input capacitance (not shown) of the first-stage amplifier 30, and the stray capacitance (not shown) of wiring, etc. It is for. This feedback resistor R1 is connected to the second stage amplifier 32.
The base terminal of the input transistor Q5 and the J-FET QI
is connected between the gate terminals of the Therefore, R1 is
While performing the damping operation, the gate terminal bias voltage of the J-FET QI is applied to the base terminal bias circuit Vl of the input transistor Q5 of the second stage amplifier 32.
R1により供給する。J−FETのゲート端子バイアス
電流はほとんど流れないので、RIOによる電圧降下は
なく、Q5のベース端子には、正規のバイアス電圧が供
給される。Supplied by R1. Since almost no bias current flows through the gate terminal of the J-FET, there is no voltage drop due to RIO, and a normal bias voltage is supplied to the base terminal of Q5.
この回路構成によれば、動作制御スイッチの状態に関わ
らず、Qlのゲート端子のバイアス電圧は一定であり、
カップリングコンデンサC1の充放電はない。従って、
再生増幅器の動作整定時間を短縮できる効果がある。According to this circuit configuration, the bias voltage at the gate terminal of Ql is constant regardless of the state of the operation control switch.
There is no charging or discharging of the coupling capacitor C1. Therefore,
This has the effect of shortening the operation settling time of the regenerative amplifier.
第2図は、本発明による記録再生回路を示す図である。FIG. 2 is a diagram showing a recording/reproducing circuit according to the present invention.
記録再生回路IC7に内蔵されている初段増幅器31を
用いずに、初段増幅器30を外付けしている。これによ
り、記録再生回路TC7としての機能を失わずに、再生
信号増幅器の低入力容量化、および、動作整定時間の短
縮を図ることができる。The first stage amplifier 30 is externally attached instead of using the first stage amplifier 31 built into the recording/reproducing circuit IC7. Thereby, it is possible to reduce the input capacitance of the reproduced signal amplifier and shorten the operation settling time without losing the function of the recording/reproducing circuit TC7.
本発明によれば、帰還抵抗を、初段増幅器の入力FET
のゲート端子と、後続の増幅器の入力端子間に接続しま
たので、初段増幅器の入力FETのゲート端子バイアス
電圧は、後続の増幅器の入力バイアス回路より帰還抵抗
を介して供給され、初段増幅器オフ時にも入力I” E
Tのゲート端子バイアス電圧は初段増幅器オン時と同
電位で−・定であり、ロータリートランスに接続するカ
ップリング二Jンデンサの充放電が生じないので、オフ
からオ゛1.ノへの動作整定時間を短縮することができ
る。According to the present invention, the feedback resistor is connected to the input FET of the first stage amplifier.
The gate terminal of the input FET of the first stage amplifier is connected between the gate terminal of the first stage amplifier and the input terminal of the succeeding amplifier. Also input I”E
The bias voltage at the gate terminal of T is constant at the same potential as when the first stage amplifier is on, and the coupling capacitor connected to the rotary transformer does not charge or discharge, so the bias voltage is constant from OFF to 1. It is possible to shorten the time required for the operation to settle.
従−)で、カップリングコンデンサの容量値は任意のも
のを選択でき再生信号増幅回路の低域の遮断周波数が上
昇することなく、再生信号を伝送することができる。ま
た、カップリングコンデンサ端子のバイアス電圧が変化
しないように、定電圧バイアス回路を増設する等の必要
がない。In this case, the capacitance value of the coupling capacitor can be arbitrarily selected, and the reproduced signal can be transmitted without increasing the low cutoff frequency of the reproduced signal amplification circuit. Furthermore, there is no need to add a constant voltage bias circuit so that the bias voltage at the coupling capacitor terminal does not change.
第1囚は、本発明の一実施例を示す再生信号増幅回路図
、第2図は、本発明による記録再生回路図、第3図は、
従来の記録再生回路図、第4図は、磁気ヘッドから再生
信号増幅器出力までの伝送系の周波数特性図、第5図は
、DATのトラックフォーマットおよび記録再生回路の
動作モード図である。
1・・・磁気ヘッド 2・・・ロータリトランス3
・・・再生信号増幅器 5・・・記録信号増幅器7・・
・記録再生回路図C
/二Figure 1 is a reproduction signal amplification circuit diagram showing an embodiment of the present invention, Figure 2 is a recording/reproduction circuit diagram according to the present invention, and Figure 3 is:
A conventional recording/reproducing circuit diagram, FIG. 4 is a frequency characteristic diagram of a transmission system from a magnetic head to a reproduced signal amplifier output, and FIG. 5 is a DAT track format and an operation mode diagram of a recording/reproducing circuit. 1...Magnetic head 2...Rotary transformer 3
...Reproducing signal amplifier 5...Recording signal amplifier 7...
・Recording/playback circuit diagram C/2
Claims (1)
される増幅動作のオンオフを制御するスイッチをもつF
ET入力の初段増幅器と、その初段増幅器に第二のカッ
プリングコンデンサにより縦続接続される入力バイアス
回路をもつ増幅器で構成される複数段の広帯域増幅器に
おいて、 帰還抵抗を、前記初段増幅器の入力FETのゲート端子
と、後続の前記増幅器の入力端子間に接続することを特
徴とする広帯域増幅器。[Claims] 1. F having a switch for controlling on/off of amplification operation connected to the signal source by a first coupling capacitor;
In a multi-stage wideband amplifier consisting of an ET input first-stage amplifier and an amplifier having an input bias circuit cascade-connected to the first-stage amplifier by a second coupling capacitor, the feedback resistor is connected to the input FET of the first-stage amplifier. A wideband amplifier, characterized in that it is connected between a gate terminal and an input terminal of the subsequent amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2181409A JP2771314B2 (en) | 1990-07-11 | 1990-07-11 | Broadband amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2181409A JP2771314B2 (en) | 1990-07-11 | 1990-07-11 | Broadband amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0470104A true JPH0470104A (en) | 1992-03-05 |
| JP2771314B2 JP2771314B2 (en) | 1998-07-02 |
Family
ID=16100261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2181409A Expired - Lifetime JP2771314B2 (en) | 1990-07-11 | 1990-07-11 | Broadband amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2771314B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57206106A (en) * | 1981-05-29 | 1982-12-17 | Hitachi Denshi Ltd | Dc amplifier |
| JPS63294109A (en) * | 1987-05-27 | 1988-11-30 | Mitsubishi Electric Corp | Amplifier |
-
1990
- 1990-07-11 JP JP2181409A patent/JP2771314B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57206106A (en) * | 1981-05-29 | 1982-12-17 | Hitachi Denshi Ltd | Dc amplifier |
| JPS63294109A (en) * | 1987-05-27 | 1988-11-30 | Mitsubishi Electric Corp | Amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2771314B2 (en) | 1998-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0470104A (en) | Wide-band amplifier | |
| US3223790A (en) | Dubbing circuits for magnetic recorders with means for reducing feedback | |
| US4354209A (en) | Recording/playing circuit | |
| JPH03187006A (en) | Recording/reproducing amplifier for 2-terminal magnetic head | |
| JP2954795B2 (en) | Signal processing circuit | |
| JPS6112614Y2 (en) | ||
| JPH0212740Y2 (en) | ||
| JPS5822259Y2 (en) | Negative feedback amplifier circuit for magnetic recording and reproducing equipment | |
| JP3157461B2 (en) | Smoothing circuit | |
| SU1543453A1 (en) | Device for reducing noise level in transcribing phonograms | |
| KR900005595B1 (en) | Compensating circuit of frequency characteristics of tape recoder | |
| JP2692077B2 (en) | Double cassette tape recorder | |
| US4428009A (en) | Superminiature tape recorder | |
| JP2603647Y2 (en) | Recording / playback switching circuit | |
| JPH0495223A (en) | Optical information recording and reproducing device | |
| JPS604261Y2 (en) | tape recorder | |
| JPH026483Y2 (en) | ||
| US5327102A (en) | Sound recording apparatus | |
| JPH09106503A (en) | Signal amplification circuit | |
| JP3080804B2 (en) | Magnetic disk drive and filter switching method | |
| JPS6040968Y2 (en) | Tape recorder input circuit | |
| JPS593603Y2 (en) | Muting circuit | |
| JPS581858Y2 (en) | tape recorder | |
| JPS6220887Y2 (en) | ||
| JPS59202717A (en) | Amplifying circuit |