JPH0470104A

JPH0470104A - 広帯域増幅器

Info

Publication number: JPH0470104A
Application number: JP2181409A
Authority: JP
Inventors: Manabu Sasaki; 学佐々木
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1990-07-11
Filing date: 1990-07-11
Publication date: 1992-03-05
Anticipated expiration: 2013-07-02
Also published as: JP2771314B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、広帯域増幅器に係り、特に、動作のオンオフ
を高速に切り替える磁気ヘッドからの再生信号を増幅す
る広帯域増幅器に関する。

〔従来の技術〕

ＤＡＴの磁気記録再生装置の記録再生回路は、第３図に
示すように、磁気ヘッド１．ロータリトランス２．再生
信号増幅器３．波形等化器４．記録信号増幅器５．ディ
ジタルインターフェース６により構成されている。再生
信号増幅器３は、初段増幅器３１．二段目増幅器３２．
ヘッド切り替えスイッチ３３．および三段目増幅器３４
により構成されている。再生信号増幅器３．波形等化器
４．記録信号増幅器５．ディジタルインターフェース６
は、記録再生回路工Ｃ７に内臓されている。

ロータリトランス２から、再生信号増幅器３の入力へは
、カップリングコンデンサＣ１で結合される。初段増幅
器３１と二段目増幅器３２はカップリングコンデンサＣ
２で結合される。

記録再生回路は、磁気ヘッドからの微小な信号を扱うの
で、他からの不要輻射ノイズを遮断するため、通常、回
路面積を小さくしてシールドケースに収納している。

磁気ヘッド１から再生信号増幅器３の出力までの伝送系
は、第４図に示すように、ロータリトランス２の再生信
号増幅器３から見たインダクタンスＬ、□、初段増幅器
３１の入力容量と配線等の浮遊容量Ｃ３７，および、帰
還抵抗Ｒ１により共振特性を示す、この共振特性を積極
的に利用することにより再生信号をＳ／Ｎ比を良く増幅
できる。これは、再生信号増幅器３で発生する雑音が、
この共振により等価的に減少するためである。

また、再生信号増幅器には、記録時に、過大な記録信号
が入力されてしまうので、これを保護するため、記録時
には初段増幅器をオフにする動作ＳＳＯスイッチを備え
ている。

ここで、ＤＡＴのトラックフォーマットを第５図（ａ）
に示す、ＤＡＴの記録トラックは、第５図（ａ）に示す
ように、複数の記録エリアに分割され、種々の信号が各
々分割されたエリアに記録される。

記録トラックの中央にＰＣＭ信号エリア（ＰＣＭ）が配
装置され、その両端にＡＴＦエリア（ＡＴＦｌ、ＡＴＦ
−２）　、さらにその外側にサブコードエリア（ＳＵＢ
−１，５ＵＢ−２）が配置される。

ＰＣＭ信号エリアには、楽音をＰＣＭ化したＰＣＭデー
タに誤り訂正符号を付加したディジタルデータが記録さ
れる。

サブコードエリアには、プログラム（曲等）の開始位置
を示すスタートＩＤ、プログラムの番号を示すプログラ
ムナンバー、プログラムの開始位置からの時間等の、プ
ログラムおよびプログラム内の特定の位置をサーチする
ためのサーチ情報等が記録される。

ＡＴＦエリアには、再生時に磁気ヘッドを正しく記録ト
ラック上を走査させるためのトラッキング制御信号が記
録される。

このように、各種の信号は、エリア分割して記録されて
いるので、第５図（ｂ）に示すように、ＰＣＭ信号、あ
るいは、サブコードを単独で書き換える、いわゆる、ア
フレコ動作が可能である。

アフレコ動作時には、通常の再生動作と同様に、ＡＴＦ
エリアのトラッキング制御信号を再生して磁気ヘッドの
トラッキング制御が行なわれる。すなわち、−本の記録
トラックを磁気ヘッドがトレースする間に、再生信号増
幅回路は動作制賞スイッチにより、高速に動作のオンオ
フの切り替えが行なわれる。

ここで、動作制御スイッチは、初段増幅器の入力トラン
ジスタのアイドル電流を切断することによりその動作を
行なう。入力トランジスタのアイドル電流を切断すると
、初段増幅器各ノードのバイアス電圧が変化するので、
オフからオンへの制御時に、ロータリトランスに接続さ
れるカップリングコンデンサの端子電圧も変化し、その
充放電に伴う過渡応答が、動作整定時間となって再生信
号増幅器の出力に現われる。

従って、再生信号増幅器のオフからオンへの動作整定時
間が、磁気ヘッドが記録するエリアをトレースし終わっ
てから、再生するエリアの先頭をトレースするまでの時
間よりも長いと、磁気ヘッドが再生すべきエリアをトレ
ースしているにもかかわらず、再生信号増幅器は動作の
整定か完了していないので、正しい再生信号が得られな
くなる。

この動作整定時間を短縮させるためには、カップリング
コンデンサに低容量値のものを用いればよいが、再生信
号増幅回路の低域遮断周波数が上昇することになり、再
生信号を伝送する上で問題となる。そこで、特開昭６４
−４３８６６号公報にあげられるように、各ノードのバ
イアス電圧が変化しないように、初段増幅器に定電圧バ
イアス回路を増設することで対処していた。

〔発明が解決しようとする課題〕

ここで、データの記録再生の高速化に伴い、記録再生回
路の広帯域化の必要がある。再生信号を歪なく伝送する
ためには、前述の共振周波数が信号周波数帯域外になけ
ればならない。従って、再生伝送系の広帯域化のために
は、再生信号増幅器の初段増幅器の低入力容量化が必要
となる。

そこで、従来の記録再生回路ＩＣに外付けに、低入力容
量デバイスを入力段とした増幅器を再生信号増幅器の初
段増幅器として用いることが考えられる。これにより、
従来の記録再生回路ＩＣとしての機能を損なわずに再生
信号増幅器の低入力容量化を図ることができる。この入
力段デバイスとしてＦＥＴを用いれば、比較的容易に低
入力答量化を実現できる。

しかし、前述のような、動作整定時間を短縮するための
定電圧バイアス回路を外付は回路で実現するには回路規
模が大きくなる。

本発明の目的は、簡単な回路構成で、動作整定時間の短
い、低入力容量の広帯域増幅器を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するために、本発明は信号源に第一のカ
ップリングコンデンサにより接続される、増幅動作のオ
ンオフを制御するスイッチをもつＦＥＴ入力の初段増幅
器と、その初段増幅器に第二のカップリングコンデンサ
により縦続接続される入力バイアス回路をもつ増幅器で
構成される複数段の広帯域増幅器において、帰還抵抗を
、初段増幅器の入力ＦＥＴのゲート端子と、後続の増幅
器の入力端子間に接続した。

〔作用〕

帰還抵抗を、入力ＦＥＴのゲート端子と、後続の増幅器
の入力端子間に接続したので、初段増幅器の入力ＦＥＴ
のゲート端子バイアス電圧は、後続の増幅器の入力バイ
アスより帰還抵抗を介して供給され、初段増幅器オフ時
にも入力ＦＥＴのゲート端子バイアス電圧は初段増幅器
オン時と同電位で一定であり、オフからオンに遷移した
場合に第一のカップリングコンデンサの充放電が生じな
いので、再生信号増幅器のオフからオンへの動作整定時
間を短縮することができる。

〔実施例〕

以下、本発明の実施例を第１図により説明する。

第１図において、１は磁気ヘッド、２はロータリートラ
ンス、ＱｌはＪ−ＦＥＴ、Ｑ２〜Ｑ６はトランジスタ、
Ｒ１−Ｒ１１は抵抗、Ｃ１〜Ｃ５はコンデンサ、７は記
録再生回路ＩＣ（日立製記録再生回路ＩＣＨＡ１２１３
３）、３２は記録再生回路ＩＣ７に内蔵されている再生
信号増幅器３の二段目増幅器である。

Ｑ１〜Ｑ４．Ｄｉ、Ｒ１−Ｒ７，Ｃ３，Ｃ４によりＪ−
ＦＥＴＱＩを入力とする初段増幅器３０を構成している
。

また、Ｑ５．Ｑ６．Ｉｌ、Ｒ８−Ｒ１１，Ｖｌ。

Ｖ２は二段目増幅器３２の入力段である。

初段増幅器３０のＪ−ＦＥＴＱＩのゲート端子は、カッ
プリングコンデンサＣ１によりロータリートランス２と
結合される。初段増幅器３０の出力は、カップリングコ
ンデンサＣ２を介して二段目増幅器３２の入力トランジ
スタＱ５のベース端子に入力される。

初段増幅器３０のＱ２およびＲ４は、初段増幅器３０の
動作を制御する動作制御スイッチである。すなわち、Ｑ
ｌのドレン−ソース電流を切断することにより初段増幅
器３０の動作を制御する。

帰還抵抗Ｒ１は、前述のように、ロータリトランス２の
初段増幅器３０から見たインダクタンスと、初段増幅器
３０の入力容量（図示しない）および配線等の浮遊容量
（図示しない）とによる共振特性をダンピングするため
のものである。この帰還抵抗Ｒ１は、二段目増幅器３２
の入力トランジスタＱ５のベース端子とＪ−ＦＥＴＱＩ
のゲート端子の間に接続されている。従って、Ｒ１は、
ダンピング動作を行なうとともに、Ｊ−ＦＥＴＱＩのゲ
ート端子バイアス電圧を、二段目増幅器３２の入力トラ
ンジスタＱ５のベース端子バイアス回路であるＶｌ。

Ｒ１により供給する。Ｊ−ＦＥＴのゲート端子バイアス
電流はほとんど流れないので、ＲＩＯによる電圧降下は
なく、Ｑ５のベース端子には、正規のバイアス電圧が供
給される。

この回路構成によれば、動作制御スイッチの状態に関わ
らず、Ｑｌのゲート端子のバイアス電圧は一定であり、
カップリングコンデンサＣ１の充放電はない。従って、
再生増幅器の動作整定時間を短縮できる効果がある。

第２図は、本発明による記録再生回路を示す図である。

記録再生回路ＩＣ７に内蔵されている初段増幅器３１を
用いずに、初段増幅器３０を外付けしている。これによ
り、記録再生回路ＴＣ７としての機能を失わずに、再生
信号増幅器の低入力容量化、および、動作整定時間の短
縮を図ることができる。

〔発明の効果〕

本発明によれば、帰還抵抗を、初段増幅器の入力ＦＥＴ
のゲート端子と、後続の増幅器の入力端子間に接続しま
たので、初段増幅器の入力ＦＥＴのゲート端子バイアス
電圧は、後続の増幅器の入力バイアス回路より帰還抵抗
を介して供給され、初段増幅器オフ時にも入力Ｉ”　Ｅ
　Ｔのゲート端子バイアス電圧は初段増幅器オン時と同
電位で−・定であり、ロータリートランスに接続するカ
ップリング二Ｊンデンサの充放電が生じないので、オフ
からオ゛１．ノへの動作整定時間を短縮することができ
る。

従−）で、カップリングコンデンサの容量値は任意のも
のを選択でき再生信号増幅回路の低域の遮断周波数が上
昇することなく、再生信号を伝送することができる。ま
た、カップリングコンデンサ端子のバイアス電圧が変化
しないように、定電圧バイアス回路を増設する等の必要
がない。

【図面の簡単な説明】

第１囚は、本発明の一実施例を示す再生信号増幅回路図
、第２図は、本発明による記録再生回路図、第３図は、
従来の記録再生回路図、第４図は、磁気ヘッドから再生
信号増幅器出力までの伝送系の周波数特性図、第５図は
、ＤＡＴのトラックフォーマットおよび記録再生回路の
動作モード図である。１・・・磁気ヘッド　　　２・・・ロータリトランス３
・・・再生信号増幅器　５・・・記録信号増幅器７・・
・記録再生回路図Ｃ／二

Claims

【特許請求の範囲】１、信号源に第一のカップリングコンデンサにより接続
される増幅動作のオンオフを制御するスイッチをもつＦ
ＥＴ入力の初段増幅器と、その初段増幅器に第二のカッ
プリングコンデンサにより縦続接続される入力バイアス
回路をもつ増幅器で構成される複数段の広帯域増幅器に
おいて、帰還抵抗を、前記初段増幅器の入力ＦＥＴのゲート端子
と、後続の前記増幅器の入力端子間に接続することを特
徴とする広帯域増幅器。