JPH0470771B2 - - Google Patents
Info
- Publication number
- JPH0470771B2 JPH0470771B2 JP58169763A JP16976383A JPH0470771B2 JP H0470771 B2 JPH0470771 B2 JP H0470771B2 JP 58169763 A JP58169763 A JP 58169763A JP 16976383 A JP16976383 A JP 16976383A JP H0470771 B2 JPH0470771 B2 JP H0470771B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- opening
- film
- hcl
- facet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
- H10P14/2905—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は絶縁膜領域を有する単結晶基板上に選
択的にシリコンエピタキシヤル層を成長させるよ
うな半導体基板の製造方法に関する。
択的にシリコンエピタキシヤル層を成長させるよ
うな半導体基板の製造方法に関する。
従来の半導体デバイスでは、シリコン基板にイ
オン注入又は不純物拡散法を用いて所望のＰ型又
はＮ型の伝導型にして能動素子とし、能動素子間
の分離はPN接合あるいは部分酸化（LOCOS）
法を用いていた。しかるに接合の浮遊容量の増大
や部分酸化工程の寸法変化があり、素子の高速
化、高密度化の障害となつていた。
オン注入又は不純物拡散法を用いて所望のＰ型又
はＮ型の伝導型にして能動素子とし、能動素子間
の分離はPN接合あるいは部分酸化（LOCOS）
法を用いていた。しかるに接合の浮遊容量の増大
や部分酸化工程の寸法変化があり、素子の高速
化、高密度化の障害となつていた。
上記の欠点を補う技術としてSOS（Si on
Sapphire）を基板に用いる方法がある。基板が
絶縁体であるため浮遊容量が少なく、素子の高速
化に有利である。一方、基板とシリコンエピタキ
シヤル層は異種接合されているので格子定数の不
整合による基板シリコン界面の格子欠陥が多く、
リーク電流の発生が欠点となつていた。
Sapphire）を基板に用いる方法がある。基板が
絶縁体であるため浮遊容量が少なく、素子の高速
化に有利である。一方、基板とシリコンエピタキ
シヤル層は異種接合されているので格子定数の不
整合による基板シリコン界面の格子欠陥が多く、
リーク電流の発生が欠点となつていた。
さらに新しい絶縁基板上のシリコン膜の単結晶
化技術としてグラフオエピタキシイ技術とブリツ
ジングエピタキシイ技術がある。
化技術としてグラフオエピタキシイ技術とブリツ
ジングエピタキシイ技術がある。
前者はアプライドフイズイツクスレターズ第35
巻第１番71〜74頁1979年（Aplied Physics
Letters，Vol.35，No.１、pp71〜74 1979）に記載
されており、石英基板に溝加工を施し、多結晶シ
リコンのCVD膜を基板全面に成長しレーザー照
射によつて単結晶化しようとするものである。
巻第１番71〜74頁1979年（Aplied Physics
Letters，Vol.35，No.１、pp71〜74 1979）に記載
されており、石英基板に溝加工を施し、多結晶シ
リコンのCVD膜を基板全面に成長しレーザー照
射によつて単結晶化しようとするものである。
後者はジヤパンジヤーナル オブ アプライド
フイジイツクス第19巻第１頁L23〜L26頁1980年
（Japan Journal of Applid Physics，Vol.19，
No.１，ppL23〜L26，1980）に記載されており、
それによると半導体単結晶基板に部分的に絶縁膜
を形成し、さらに多結晶シリコン膜を基板の全面
に堆積し、レーザー照射により基板上を種結晶と
する再生結晶化を施し絶縁基板上にも単結晶層を
形成しようとするものである。しかしながらいず
れの方法も単結晶化の程度、絶縁膜上の結晶欠陥
等に問題があり実用に耐えるデバイス特性を得る
までに至つていない。
フイジイツクス第19巻第１頁L23〜L26頁1980年
（Japan Journal of Applid Physics，Vol.19，
No.１，ppL23〜L26，1980）に記載されており、
それによると半導体単結晶基板に部分的に絶縁膜
を形成し、さらに多結晶シリコン膜を基板の全面
に堆積し、レーザー照射により基板上を種結晶と
する再生結晶化を施し絶縁基板上にも単結晶層を
形成しようとするものである。しかしながらいず
れの方法も単結晶化の程度、絶縁膜上の結晶欠陥
等に問題があり実用に耐えるデバイス特性を得る
までに至つていない。
これらの技術に対して選択エピタキシヤル技術
がある。これは半導体単結晶基板に部分的に絶縁
膜を形成し、その絶縁膜上には堆積しないで露出
した基板領域のみにエピタキシヤル成長し素子の
能動領域とするものである。このエピタキシヤル
方法は同種接合であるため極めて高品質な結晶性
を示し、しかも簡便で量屋性に富んだ優れた特性
をもつ。
がある。これは半導体単結晶基板に部分的に絶縁
膜を形成し、その絶縁膜上には堆積しないで露出
した基板領域のみにエピタキシヤル成長し素子の
能動領域とするものである。このエピタキシヤル
方法は同種接合であるため極めて高品質な結晶性
を示し、しかも簡便で量屋性に富んだ優れた特性
をもつ。
しかし従来の選択エピタキシヤに用いられる基
板は単結晶基板上に絶縁膜を形成した後、絶縁膜
を部分的に開口して形成していたので絶縁膜とエ
ピタキシヤル膜との界面は界面張力の影響を強く
受けてフアセツトが形成される。例えば（100）
基板を用いると（113）面を有する４回対称のフ
アセツトが生成される。（111）面基板を用いると
別の方位の（111）面が現れる。（110）面基板を
用いると（111）面が現れる。このように従来構
成による基板上に形成された絶縁ゲート電界効果
型トランジスタは表面の凹凸のためゲート絶縁膜
の耐圧が低く配線の断線も起り易いという欠点が
あつた。
板は単結晶基板上に絶縁膜を形成した後、絶縁膜
を部分的に開口して形成していたので絶縁膜とエ
ピタキシヤル膜との界面は界面張力の影響を強く
受けてフアセツトが形成される。例えば（100）
基板を用いると（113）面を有する４回対称のフ
アセツトが生成される。（111）面基板を用いると
別の方位の（111）面が現れる。（110）面基板を
用いると（111）面が現れる。このように従来構
成による基板上に形成された絶縁ゲート電界効果
型トランジスタは表面の凹凸のためゲート絶縁膜
の耐圧が低く配線の断線も起り易いという欠点が
あつた。
本発明は単結晶基板方位に依存しないで極めて
平坦な表面が得られる選択エピタキシヤ成長基板
を得る方法を提供するものであり、本発明は次の
３つの原理に基づくものである。
平坦な表面が得られる選択エピタキシヤ成長基板
を得る方法を提供するものであり、本発明は次の
３つの原理に基づくものである。
フアセツトの大きさはエピ成長膜厚に比例す
る。そのメカニズムは、１００基板の場合第１図
に示すように、開口部の低面から（100）面が成
長速度αで成長し、側壁近傍では成長開始と同時
に成長速度βの遅いフアセツト面が発生して、以
後それらの交点である点Ｘ，Ｙが成長と共に右上
方に移動して、フアセツトの発達をもたらすもの
である。実際、第１図において、（100）面をｙ＝
αtとし、フアセツト面をｙ＝（tanθ）ｘ＋βt／
cosθとすると、フアセツト幅Ｗとエピ成長膜厚αt
の関係は Ｗ＝（tanθ）（１−β／αcosθ）・αt (1) となり、フアセツト幅Ｗとエピ成長膜αtが比例関
係にある実験結果第２図と一致する。
る。そのメカニズムは、１００基板の場合第１図
に示すように、開口部の低面から（100）面が成
長速度αで成長し、側壁近傍では成長開始と同時
に成長速度βの遅いフアセツト面が発生して、以
後それらの交点である点Ｘ，Ｙが成長と共に右上
方に移動して、フアセツトの発達をもたらすもの
である。実際、第１図において、（100）面をｙ＝
αtとし、フアセツト面をｙ＝（tanθ）ｘ＋βt／
cosθとすると、フアセツト幅Ｗとエピ成長膜厚αt
の関係は Ｗ＝（tanθ）（１−β／αcosθ）・αt (1) となり、フアセツト幅Ｗとエピ成長膜αtが比例関
係にある実験結果第２図と一致する。
フアセツトの大きさは注入するHCl量に依存す
る。(1)式に示すように、フアセツトの大きさは成
長速度の結晶方位依存性を示すβ／αに依存す
る。同時に、結晶方位による成長速度の比はHCl
の注入量にも依存する。第３図は（100）面の成
長速度を基準とし、そこから結晶方位が離れるに
つれ成長速度がどのように変化していくかを、
HClの量をパラメータにして、見た図である。横
軸は（100）面と他の面がなす角度であり、（111）
面は約50度である。HClを注入しない場合は
（100）と（111）の成長速度の比は0.5であるが、
1.31／min注入すると0.1に低下する。従つて、
HCl注入量を増すほどフアセツトは大きくなる。
る。(1)式に示すように、フアセツトの大きさは成
長速度の結晶方位依存性を示すβ／αに依存す
る。同時に、結晶方位による成長速度の比はHCl
の注入量にも依存する。第３図は（100）面の成
長速度を基準とし、そこから結晶方位が離れるに
つれ成長速度がどのように変化していくかを、
HClの量をパラメータにして、見た図である。横
軸は（100）面と他の面がなす角度であり、（111）
面は約50度である。HClを注入しない場合は
（100）と（111）の成長速度の比は0.5であるが、
1.31／min注入すると0.1に低下する。従つて、
HCl注入量を増すほどフアセツトは大きくなる。
Sih2Cl2／H2／HClにおける選択エピタキシヤ
成長では、ウエーハー全面積に対する開口部の合
計面積の割合いによつて必要なHCl注入量が異
る。HClを注入しなくてもSiH2Cl2／H2系では開
口部近傍にはSiは核発生しない。この理由は、一
つには、SiH2Cl2から分解してできるHClが存在
するので、もともとある程度の選択性があるこ
と、もう一つには、開口部付近とフイールド酸化
膜上とは反応種であるSiCl2の濃度勾配があると
考えられることである。いずれにしても、HClの
注入は、開口部から離れたフイールド酸化膜上の
Siの核発生を抑制するために必要であり、開口部
面積が増してフイールド酸化膜の部分が少なくな
れば、注入HCl量は少くてよいのである。実際第
４図に示すように、横軸にウエーハー全面積に対
する開口部の合計面積の比σをとり、縦軸に選択
エピタキシヤ成長する（フイールド酸化膜上にSi
の核が発生しない）最少HCl注入量をとると、比
σの値が大きいほどHCl注入量は少なくても選択
エピタキシヤ成長が可能である。比σが約0.8以
上であれば、HClの注入量は必要ない。
成長では、ウエーハー全面積に対する開口部の合
計面積の割合いによつて必要なHCl注入量が異
る。HClを注入しなくてもSiH2Cl2／H2系では開
口部近傍にはSiは核発生しない。この理由は、一
つには、SiH2Cl2から分解してできるHClが存在
するので、もともとある程度の選択性があるこ
と、もう一つには、開口部付近とフイールド酸化
膜上とは反応種であるSiCl2の濃度勾配があると
考えられることである。いずれにしても、HClの
注入は、開口部から離れたフイールド酸化膜上の
Siの核発生を抑制するために必要であり、開口部
面積が増してフイールド酸化膜の部分が少なくな
れば、注入HCl量は少くてよいのである。実際第
４図に示すように、横軸にウエーハー全面積に対
する開口部の合計面積の比σをとり、縦軸に選択
エピタキシヤ成長する（フイールド酸化膜上にSi
の核が発生しない）最少HCl注入量をとると、比
σの値が大きいほどHCl注入量は少なくても選択
エピタキシヤ成長が可能である。比σが約0.8以
上であれば、HClの注入量は必要ない。
実際のデバイス作成用選択エピタキシヤル成長
においては、エピタキシヤ成長膜厚はある程度欲
しいが、フアセツトはできるだけ小さくしたい。
また、開口部面積は基板全体の面積に比べてそれ
ほど大きくないという場合が多い。上述の知見に
基くデバイスを作成する目的で設けた開口部の他
にデバイス作成を目的としない開口部を設けて比
σを増し、HCl注入量をできるだけ減らせばフア
セツトを許容される大きさにまで抑制でき、平坦
な選択エピタキシヤル成長を実現できる。すなわ
ち、ウエーハー全面積に対する開口部の合計面積
の比σとフアセツトの幅Ｗの関係は第５図のよう
な関係にある。エピタキシヤ成長膜厚を変えると
フアセツト幅は大きくなるが、比σを増してHCl
注入量を減らせべ、フアセツトの大きさはデバイ
ス作成上ほとんど無視できる程度にまで小さくな
る。例えばCMOSを目的として選択エピタキシ
ヤ成長する場合、膜厚はせいぜい2μmである。実
用上フアセツト幅は、ゲート配線が断線しないた
めに、3000Å程度以下にしたい。このとき、比σ
を50％以上にし、HCl注入量を0.32／minに減
らせば所望の選択エピタキシヤ成長ができる。以
下に本発明を実施例に従つて詳細に説明する。
においては、エピタキシヤ成長膜厚はある程度欲
しいが、フアセツトはできるだけ小さくしたい。
また、開口部面積は基板全体の面積に比べてそれ
ほど大きくないという場合が多い。上述の知見に
基くデバイスを作成する目的で設けた開口部の他
にデバイス作成を目的としない開口部を設けて比
σを増し、HCl注入量をできるだけ減らせばフア
セツトを許容される大きさにまで抑制でき、平坦
な選択エピタキシヤル成長を実現できる。すなわ
ち、ウエーハー全面積に対する開口部の合計面積
の比σとフアセツトの幅Ｗの関係は第５図のよう
な関係にある。エピタキシヤ成長膜厚を変えると
フアセツト幅は大きくなるが、比σを増してHCl
注入量を減らせべ、フアセツトの大きさはデバイ
ス作成上ほとんど無視できる程度にまで小さくな
る。例えばCMOSを目的として選択エピタキシ
ヤ成長する場合、膜厚はせいぜい2μmである。実
用上フアセツト幅は、ゲート配線が断線しないた
めに、3000Å程度以下にしたい。このとき、比σ
を50％以上にし、HCl注入量を0.32／minに減
らせば所望の選択エピタキシヤ成長ができる。以
下に本発明を実施例に従つて詳細に説明する。
第６図ａ，ｂは本発明による半導体基板の製造
方法をその製造工程を順を追つて示した模式的断
面図である。
方法をその製造工程を順を追つて示した模式的断
面図である。
まず、例えば１Ω・cm程度の比抵抗を有する
（100）シリコン基板１の上に1000℃で熱酸化し、
約2μmの膜厚のSiO2膜を堆積した後通常の写真
蝕刻技術と反応性イオンエツチング技術で、第６
図ａに示すようにSiO2膜パターン２を形成する。
能動領域として用いる開口部１５と、デバイス作
製を目的としない比σを増すための開口部２５を
この工程で作製する。開口部２５は100μm×
100μmの矩形パターンで基板全面に分布させて設
けた。この基板において、開口部１５の合計面積
はウエーハ全面積に対して19.6％であるが、開口
部２５を設けたため55％になつている。SiH2Cl2
と水素から構成されるガス系にHClをおよそ1vol
％程度加え、900℃から1100℃の温度範囲で選択
的にエピタキシヤ成長すると、単結晶Si膜５は
SiO2膜２の表面には堆積しないで露出したシリ
コン基板上にのみ成長する（第６図ｂ）。成長後
フアセツト幅を測定したところ約2500Åであつ
た。
（100）シリコン基板１の上に1000℃で熱酸化し、
約2μmの膜厚のSiO2膜を堆積した後通常の写真
蝕刻技術と反応性イオンエツチング技術で、第６
図ａに示すようにSiO2膜パターン２を形成する。
能動領域として用いる開口部１５と、デバイス作
製を目的としない比σを増すための開口部２５を
この工程で作製する。開口部２５は100μm×
100μmの矩形パターンで基板全面に分布させて設
けた。この基板において、開口部１５の合計面積
はウエーハ全面積に対して19.6％であるが、開口
部２５を設けたため55％になつている。SiH2Cl2
と水素から構成されるガス系にHClをおよそ1vol
％程度加え、900℃から1100℃の温度範囲で選択
的にエピタキシヤ成長すると、単結晶Si膜５は
SiO2膜２の表面には堆積しないで露出したシリ
コン基板上にのみ成長する（第６図ｂ）。成長後
フアセツト幅を測定したところ約2500Åであつ
た。
なお高温で選択エピタキシヤ成長するとSiO2
膜２が剥がれることがあるが、SiO2膜２の側壁
に薄いSi3N4膜を形成してから成長すると剥がれ
ることがない。また側壁に薄いポリシリコン膜を
形成してから成長するとフアセツト幅がより小さ
くなり、上記実施例の場合では約2000Åにするこ
とができる。
膜２が剥がれることがあるが、SiO2膜２の側壁
に薄いSi3N4膜を形成してから成長すると剥がれ
ることがない。また側壁に薄いポリシリコン膜を
形成してから成長するとフアセツト幅がより小さ
くなり、上記実施例の場合では約2000Åにするこ
とができる。
以上述べたように本発明は、デバイスを作製し
ない開口部を設けることで基板の全面積に対する
開口部の割合を増やして50％以上とすることによ
つて従来得られなかつた平坦な選択エピタキシヤ
ル成長膜が得られる方法を提供するものであり、
その工業的価値は大きい。
ない開口部を設けることで基板の全面積に対する
開口部の割合を増やして50％以上とすることによ
つて従来得られなかつた平坦な選択エピタキシヤ
ル成長膜が得られる方法を提供するものであり、
その工業的価値は大きい。
第１図はフアセツトの形成過程を説明するため
の模式図である。第２図はエピタキシヤル膜厚と
フアセツト幅Ｗの関係の実験結果を示す図であ
る。第３図は（100）面の成長速度を基準とし、
そこから結晶方位が離れるにつれ成長速度がどの
ように変化していくかを、HClの量をパラメータ
にして、見た図である。第４図はウエーハー全面
積に対する開口部の合計面積の比と選択エピタキ
シヤル成長する最少HCl注入量の関係を示す図で
ある。第５図は面積比とフアセツト幅Ｗの関係を
示す図で、HCl注入量は第４図における比に対す
る最少HCl量である。第６図ａ，ｂは本発明にお
ける半導体基板の製造工程を説明するための概略
断面図で、１は（100）シリコン基板、２はSiO2
絶縁膜パターン、５は選択エピタキシヤル成長し
た単結晶シリコンである。１５は能動領域として
用いる開口部、２５はデバイス作製を目的としな
い開口部。
の模式図である。第２図はエピタキシヤル膜厚と
フアセツト幅Ｗの関係の実験結果を示す図であ
る。第３図は（100）面の成長速度を基準とし、
そこから結晶方位が離れるにつれ成長速度がどの
ように変化していくかを、HClの量をパラメータ
にして、見た図である。第４図はウエーハー全面
積に対する開口部の合計面積の比と選択エピタキ
シヤル成長する最少HCl注入量の関係を示す図で
ある。第５図は面積比とフアセツト幅Ｗの関係を
示す図で、HCl注入量は第４図における比に対す
る最少HCl量である。第６図ａ，ｂは本発明にお
ける半導体基板の製造工程を説明するための概略
断面図で、１は（100）シリコン基板、２はSiO2
絶縁膜パターン、５は選択エピタキシヤル成長し
た単結晶シリコンである。１５は能動領域として
用いる開口部、２５はデバイス作製を目的としな
い開口部。
Claims (1)
- １ シリコン単結晶基板に絶縁膜を設け、次に該
絶縁膜に開口部を設けて基板単結晶シリコンを露
出させ、次にクロルシランを流してこの開口部に
選択的にシリコン膜をエピタキシヤル成長させる
半導体基板の製造方法において、デバイスを作製
しない開口部を設けることで基板の全面積に対す
る開口部の割合を増やし50％以上にして前記選択
エピタキシヤル成長を行うことを特徴とした半導
体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58169763A JPS6060716A (ja) | 1983-09-14 | 1983-09-14 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58169763A JPS6060716A (ja) | 1983-09-14 | 1983-09-14 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6060716A JPS6060716A (ja) | 1985-04-08 |
| JPH0470771B2 true JPH0470771B2 (ja) | 1992-11-11 |
Family
ID=15892397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58169763A Granted JPS6060716A (ja) | 1983-09-14 | 1983-09-14 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6060716A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6358921A (ja) * | 1986-08-29 | 1988-03-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH02142117A (ja) * | 1988-11-22 | 1990-05-31 | Mitsubishi Electric Corp | 半導体集積回路の製造方法 |
| JP6022816B2 (ja) * | 2012-06-12 | 2016-11-09 | 猛英 白土 | 半導体装置の製造方法 |
-
1983
- 1983-09-14 JP JP58169763A patent/JPS6060716A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6060716A (ja) | 1985-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4966860A (en) | Process for producing a SiC semiconductor device | |
| US4500388A (en) | Method for forming monocrystalline semiconductor film on insulating film | |
| US5236546A (en) | Process for producing crystal article | |
| US9666669B1 (en) | Superlattice lateral bipolar junction transistor | |
| CN100444323C (zh) | 形成晶格调制半导体基片 | |
| JPH0449251B2 (ja) | ||
| WO2002041378A2 (en) | Semiconductor structure and process for fabricating same | |
| US5562770A (en) | Semiconductor manufacturing process for low dislocation defects | |
| JPH06140346A (ja) | ヘテロエピタキシアルの薄い層と電子デバイスの製造法 | |
| JP2596547B2 (ja) | 太陽電池及びその製造方法 | |
| JP2654055B2 (ja) | 半導体基材の製造方法 | |
| JPS63119218A (ja) | 半導体基材とその製造方法 | |
| JPH01722A (ja) | 半導体基材の製造方法 | |
| JPH02191320A (ja) | 結晶物品及びその形成方法 | |
| US6165265A (en) | Method of deposition of a single-crystal silicon region | |
| JP3147338B2 (ja) | 半導体基板の製造方法 | |
| KR20230042233A (ko) | 핀 손실 방지 | |
| JPS6060716A (ja) | 半導体基板の製造方法 | |
| JPH0113210B2 (ja) | ||
| EP0284434A2 (en) | Method of forming crystals | |
| JPS63239932A (ja) | 結晶の形成方法 | |
| JPH0360076A (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPH03292723A (ja) | シリコン単結晶薄膜の作製方法 | |
| JP2527015B2 (ja) | 半導体膜の製造方法 | |
| JPS59222923A (ja) | 半導体基板の製造方法 |