JPH047095B2 - - Google Patents

Info

Publication number
JPH047095B2
JPH047095B2 JP56163014A JP16301481A JPH047095B2 JP H047095 B2 JPH047095 B2 JP H047095B2 JP 56163014 A JP56163014 A JP 56163014A JP 16301481 A JP16301481 A JP 16301481A JP H047095 B2 JPH047095 B2 JP H047095B2
Authority
JP
Japan
Prior art keywords
etching
etched
taper
photoresist
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56163014A
Other languages
Japanese (ja)
Other versions
JPS5864032A (en
Inventor
Masato Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP56163014A priority Critical patent/JPS5864032A/en
Publication of JPS5864032A publication Critical patent/JPS5864032A/en
Publication of JPH047095B2 publication Critical patent/JPH047095B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices

Landscapes

  • Weting (AREA)

Description

【発明の詳細な説明】 本発明は、半導体装置の製造方法にかかり、特
にそれらのテーパーエツチング法に関するもので
ある。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method of manufacturing a semiconductor device, and particularly to a taper etching method thereof.

本発明の半導体装置とは、単体の半導体装置、
半導体集積回路装置、更にそれらと薄膜集積回路
装置、厚膜集積回路装置等を組み合わせて成る混
成集積回路装置、及び以上の各装置の大規模集積
回路装置等を含む広義の半導体装置をいう。
The semiconductor device of the present invention refers to a single semiconductor device,
It refers to semiconductor devices in a broad sense, including semiconductor integrated circuit devices, hybrid integrated circuit devices formed by combining these with thin film integrated circuit devices, thick film integrated circuit devices, etc., and large-scale integrated circuit devices of each of the above devices.

写真蝕刻法を用いて被蝕刻物を蝕刻する場合、
多くは等方性エツチングとなる。等方性エツチン
グでは、エツチング段部が基板に対して直角に近
い傾斜を持つため、その上に金属配線を形成した
場合、段部で断線等による歩留低下や信頼性の低
下を引き起こすことがある。そこで種々の方法に
よるテーパーエツチング法が提案され、一部実施
されて効果を上げている。しかし、従来のテーパ
ーエツチング法、たとえば、リンガラス層を用い
た方法、イオン注入を用いた方法シリカフイルム
を用いた方法等は、いずれも寸法精度が、等方性
エツチングに比べ極めて悪く寸法精度が要求され
る場合は適用困難か、適用しても製造現場での作
業方法や作業条件下を厳しく管理する必要があつ
た。
When etching the object to be etched using the photo-etching method,
In most cases, the etching is isotropic. In isotropic etching, the etching step has an inclination that is close to perpendicular to the substrate, so if metal wiring is formed on top of the etching step, there is a risk of lower yield and reliability due to disconnection at the step. be. Therefore, various taper etching methods have been proposed, and some have been successfully implemented. However, conventional taper etching methods, such as methods using a phosphor glass layer, methods using ion implantation, and methods using a silica film, all have extremely poor dimensional accuracy compared to isotropic etching. If it was required, it would be difficult to apply, or even if it were applied, it would be necessary to strictly control the working methods and working conditions at the manufacturing site.

ここで、第1図及び第2図を用いて従来の等方
性エツチングとテーパーエツチングについて説明
する。始めに、シリコン基板上のシリコン酸化膜
を1:6のバツフアード弗酸を用いて等方性エツ
チングする場合について説明する。まず、シリコ
ン基板1上にシリコン酸化膜2を形成した後、フ
オトレジスト3を用いて所定をパターンを形成す
る(第1図a)。ポストベークを行なつた後、バ
ツフアード弗酸でシリコン酸化膜2をシリコン基
板1までエツチングすると、横方向は、第1図a
でフオトレジスト3のエツジとシリコン酸化膜2
の接していた点からシリコン酸化膜2の厚さと同
じ量を半径としてエツチングされたエツチング形
状となる(第1図b)。しかし通常はバラツキを
考慮して、1分ほどオーバーエツチさせて、シリ
コン酸化膜の残りが無いようにする(第2図c)。
この後フオトレジスト3を除去して、アルミニウ
ム5を蒸着すると、シリコン酸化膜2の上部エツ
ジでは、アルミニウム5が不連続に被着しやす
く、時して断線を生じることがある(第1図d)。
Here, conventional isotropic etching and taper etching will be explained using FIGS. 1 and 2. First, a case will be described in which a silicon oxide film on a silicon substrate is isotropically etched using 1:6 buffered hydrofluoric acid. First, a silicon oxide film 2 is formed on a silicon substrate 1, and then a predetermined pattern is formed using a photoresist 3 (FIG. 1a). After post-baking, when the silicon oxide film 2 is etched down to the silicon substrate 1 with buffered hydrofluoric acid, the lateral direction is as shown in FIG.
Edges of photoresist 3 and silicon oxide film 2
An etched shape is obtained by etching the radius from the point of contact with the silicon oxide film 2 by an amount equal to the thickness of the silicon oxide film 2 (FIG. 1b). However, usually, taking into account variations, over-etching is performed for about 1 minute to ensure that no silicon oxide film remains (FIG. 2c).
After that, when the photoresist 3 is removed and aluminum 5 is deposited, the aluminum 5 tends to adhere discontinuously at the upper edge of the silicon oxide film 2, sometimes causing disconnection (Fig. 1 d). ).

次に従来のテーパーエツチングについて説明す
る。まず、シリコン基板1上にシリコン酸化膜2
を形成した後、シリ酸化膜2の表面に、例えばう
すいリンガラス層4を形成してからフオトレジス
ト3を用いて所定のパターンを形成する(第2図
a)。ポストベークを行なつた後、バツフアード
弗酸でシリコン酸化膜2をシリコン基板1までエ
ツチングすると、横方向は、シリコン基板1に対
して90°以下の傾斜を持つテーパーエツチングの
形状となる(第2図b)。しかし、等方性エツチ
ングと同様に1分ほどオーバーエツチさせると、
フオトレジストのパターン寸法に対する寸法変化
量は、等方性エツチングの場合のそれよりは多い
量となる(第2図a)。この後、フオトレジスト
3を除去して、アルミニウム5を蒸着すると、ア
ルミニウム5はどの領域でも被着断面は連続であ
る(第2図d)。このように、従来のテーパーエ
ツチは、アルミの断線防止に対しては非常に効果
があるが、反面、寸法精度を悪くする欠点があつ
た。
Next, conventional taper etching will be explained. First, a silicon oxide film 2 is placed on a silicon substrate 1.
After forming, for example, a thin phosphorous glass layer 4 is formed on the surface of the silicate film 2, and then a predetermined pattern is formed using a photoresist 3 (FIG. 2a). After post-baking, the silicon oxide film 2 is etched down to the silicon substrate 1 using buffered hydrofluoric acid, resulting in a tapered etched shape having an inclination of 90° or less with respect to the silicon substrate 1 in the lateral direction (second Figure b). However, as with isotropic etching, if you over-etch for about 1 minute,
The amount of dimensional change with respect to the pattern dimension of the photoresist is greater than that in the case of isotropic etching (FIG. 2a). Thereafter, when the photoresist 3 is removed and aluminum 5 is deposited, the cross section of the aluminum 5 to which it is deposited is continuous in all regions (FIG. 2d). As described above, conventional taper etching is very effective in preventing wire breakage in aluminum, but on the other hand, it has the disadvantage of impairing dimensional accuracy.

本発明の目的は、上記事情に鑑みて、寸法精度
の極めて良いテーパーエツチングを、容易にしか
も再現性良く得ることのできる半導体装置の製造
方法を提供することある。
SUMMARY OF THE INVENTION In view of the above-mentioned circumstances, an object of the present invention is to provide a method for manufacturing a semiconductor device that can easily and reproducibly obtain taper etching with extremely high dimensional accuracy.

本発明の半導体装置の製造方法は、基板上の被
蝕刻物をテーパーエツチする工程において、被蝕
刻物表面に基板面に対して横方向に進む第1のテ
ーパーエツチを引き起こす処理を行なつた後、フ
オトレジストを用いて所定のパターンを形成し、
前記フオトレジストをマスクとして露出した領域
の被蝕刻物のみのエツチング速度を上昇せしめる
ことによる基板面に対して縦方向に進む第2のテ
ーパーエツチを引き起こす処理を行なつた後、前
記フオトレジストをマスクとして被蝕刻物エツチ
ングし、前記第1と第2のテーパーエツチを同時
に進行せしめることを特徴とする。
In the process of taper etching an object to be etched on a substrate, the method for manufacturing a semiconductor device of the present invention includes performing a process on the surface of the object to cause a first taper etch that proceeds in a direction transverse to the substrate surface. , forming a predetermined pattern using photoresist,
After using the photoresist as a mask to increase the etching rate of only the exposed area of the etching target to cause a second taper etch that proceeds in the vertical direction with respect to the substrate surface, the photoresist is removed as a mask. The method is characterized in that the object to be etched is etched, and the first and second taper etches are performed simultaneously.

次に本発明の一実施例を第3図を用いて説明す
る。まずシリコン基板1上にシリコン酸化膜2を
形成した後、シリコン酸化膜2の表面に、うすい
リンガラス層4を形成してからフオトレジスト3
を用いて所定のパターンを形成する(第3図a)。
ポストベークを行なつた後、フオトレジスト3を
マスクとしてイオン注入を行なつてエツチング速
度の速いシリコン酸化膜2′の領域を形成する
(第3図b)。この後、バツフアード弗酸でエツチ
ングをすると、従来のテーパーエツチング(横方
向のテーパーエツチング)と同時に、縦方向にも
同じ原理でテーパーエツチングが進む(第3図
c)。エツチングがシリコン基板1に達した時の
エツチングの形状は、横方向のテーパー面と縦方
向のテーパー面が重ね合わさつた二段テーパーの
ものとなる(第3図d)。さらに1分ほどのオー
バーエツチさせた場合、フオトレジストのパター
ン寸法に対する寸法変化量は、シリコン酸化膜2
のエツチング速度と同量しか無いため、等方性エ
ツチング及び従来のテーパーエツチの場合の寸法
変化量に比較して非常に少なくなる(第3図e)。
この後、フオトレジスト3を除去してアルミニウ
ム5を蒸着すると、従来のテーパエツチと同様
に、アルミニウム5はどの領域でも良好なステツ
プカバレツジを得ることができる(第3図f)。
Next, one embodiment of the present invention will be described using FIG. 3. First, a silicon oxide film 2 is formed on a silicon substrate 1, a thin phosphorous glass layer 4 is formed on the surface of the silicon oxide film 2, and then a photoresist 3 is formed.
A predetermined pattern is formed using (FIG. 3a).
After post-baking, ions are implanted using the photoresist 3 as a mask to form a region of the silicon oxide film 2' having a high etching rate (FIG. 3b). After this, when etching is performed with buffered hydrofluoric acid, taper etching proceeds in the vertical direction using the same principle as conventional taper etching (lateral taper etching) (Fig. 3c). When the etching reaches the silicon substrate 1, the shape of the etching becomes a two-stage taper in which a horizontally tapered surface and a vertically tapered surface are overlapped (FIG. 3d). When over-etching is further carried out for about 1 minute, the amount of dimensional change with respect to the pattern dimension of the photoresist is as follows:
The amount of dimensional change is very small compared to the case of isotropic etching and conventional tapered etching (FIG. 3e).
Thereafter, when the photoresist 3 is removed and aluminum 5 is deposited, the aluminum 5 can provide good step coverage in any region (FIG. 3f), similar to the conventional taper etching.

このように本発明を用いれば、寸法精度を従来
のエツチングより向上させて、しかも良好なテー
パーを得ることが出来る。
As described above, by using the present invention, dimensional accuracy can be improved over conventional etching, and a good taper can be obtained.

以上の実施例では、シリコン酸化膜をバツフア
ード弗酸でエツチングする場合について述べてあ
るが、本発明の技術的範囲は、上記実施例に限定
されるものでなく、すべての被触刻物及び、液
体、気体、プラズマを含むすべてのエツチヤント
にまで及び、また、被蝕刻物のエツチング速度を
早める方法は、イオン注入に限らず、他のあらゆ
る方法にまで及びものである。
In the above embodiments, the case where a silicon oxide film is etched with buffered hydrofluoric acid is described, but the technical scope of the present invention is not limited to the above embodiments. This applies to all etchants including liquids, gases, and plasmas, and the method of accelerating the etching rate of the object to be etched is not limited to ion implantation, but also applies to all other methods.

【図面の簡単な説明】[Brief explanation of drawings]

第1図a乃至第1図dは、従来の等方性エツチ
ングでのエツチング断面を示す断面図であり、第
2図a乃至第2dは、従来のテーパーエツチング
でのエツチング断面を示す断面図であり、第3図
a乃至第3図fは、本発明の実施例によるエツチ
ング断面を示す断面図である。 尚、図において、1……シリコン基板、2……
シリコン酸化膜、2′……エツチング速度の早い
シリコン酸化膜、3……フオトレジスト、4……
うすいリンガラス、5……アルミニウムである。
Figures 1a to 1d are cross-sectional views showing etching cross-sections in conventional isotropic etching, and Figures 2a to 2d are cross-sectional views showing etching cross-sections in conventional taper etching. 3a to 3f are cross-sectional views showing etched cross-sections according to embodiments of the present invention. In the figure, 1...silicon substrate, 2...
Silicon oxide film, 2'...Silicon oxide film with high etching speed, 3...Photoresist, 4...
Thin phosphorus glass, 5...Aluminum.

Claims (1)

【特許請求の範囲】[Claims] 1 基板上の被蝕刻物をテーパーエツチする工程
において、被蝕刻物表面に基板面に対して横方向
に進む第1のテーパーエツチを引き起こす処理を
行なつた後、フオトレジストを用いて所定のパタ
ーンを形成し、前記フオトレジストをマスクとし
て露出した領域の被蝕刻物の部分のエツチング速
度を上昇せしめることにより基板面に対して縦方
向に進む第2のテーパーエツチを引き起こす処理
を行なつた後、前記フオトレジストをマスクとし
て被蝕刻物をエツチングし、前記第1と第2のテ
ーパーエツチを同時に進行せしめることを特徴と
する半導体装置の製造方法。
1. In the step of taper etching an object to be etched on a substrate, a process is performed to cause a first taper etch to proceed in a direction transverse to the surface of the substrate on the surface of the object to be etched, and then a predetermined pattern is etched using a photoresist. after forming a second taper etch extending vertically relative to the substrate surface by increasing the etching rate of the exposed areas of the etching material using the photoresist as a mask; A method for manufacturing a semiconductor device, characterized in that the object to be etched is etched using the photoresist as a mask, and the first and second taper etches are performed simultaneously.
JP56163014A 1981-10-13 1981-10-13 Manufacture of semiconductor device Granted JPS5864032A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56163014A JPS5864032A (en) 1981-10-13 1981-10-13 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56163014A JPS5864032A (en) 1981-10-13 1981-10-13 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
JPS5864032A JPS5864032A (en) 1983-04-16
JPH047095B2 true JPH047095B2 (en) 1992-02-07

Family

ID=15765550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56163014A Granted JPS5864032A (en) 1981-10-13 1981-10-13 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS5864032A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63234548A (en) * 1987-03-24 1988-09-29 Oki Electric Ind Co Ltd Manufacture of semiconductor element
JPH0655364U (en) * 1993-01-08 1994-08-02 第一精工株式会社 Fishing pipe balance

Also Published As

Publication number Publication date
JPS5864032A (en) 1983-04-16

Similar Documents

Publication Publication Date Title
JPS6376330A (en) Manufacture of semiconductor device
EP0034483B1 (en) Process for patterning a layer, for forming a contact through hole
JPS58210634A (en) Preparation of semiconductor device
JPS6115344A (en) Method of forming semiconductor structure
US4268537A (en) Method for manufacturing a self-aligned contact in a grooved semiconductor surface
JPH047095B2 (en)
JPS645463B2 (en)
JPS62140433A (en) Manufacture of semiconductor device
JPS6193650A (en) Manufacture of semiconductor device
JPH06124944A (en) Semiconductor device
JPH0194623A (en) Manufacture of semiconductor device with multilayer interconnection
JP2894099B2 (en) Method for manufacturing compound semiconductor device
JPS6149439A (en) Manufacture of semiconductor device
JPH0745551A (en) Forming method of contact hole
JPS6343891B2 (en)
JPS6142169A (en) Manufacturing method of semiconductor device
JP2712450B2 (en) Method for manufacturing semiconductor device
JPS58197853A (en) Manufacture of semiconductor device
JPH0713999B2 (en) Method for manufacturing semiconductor device
JPH01235246A (en) Semiconductor device
JPS6161546B2 (en)
JPS6279625A (en) Manufacture of semiconductor device
JPS6077460A (en) Manufacture of semiconductor device
JPH0420256B2 (en)
JPH0824138B2 (en) Semiconductor integrated circuit device and manufacturing method thereof