JPH047095B2 - - Google Patents
Info
- Publication number
- JPH047095B2 JPH047095B2 JP56163014A JP16301481A JPH047095B2 JP H047095 B2 JPH047095 B2 JP H047095B2 JP 56163014 A JP56163014 A JP 56163014A JP 16301481 A JP16301481 A JP 16301481A JP H047095 B2 JPH047095 B2 JP H047095B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- etched
- taper
- photoresist
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Weting (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置の製造方法にかかり、特
にそれらのテーパーエツチング法に関するもので
ある。
にそれらのテーパーエツチング法に関するもので
ある。
本発明の半導体装置とは、単体の半導体装置、
半導体集積回路装置、更にそれらと薄膜集積回路
装置、厚膜集積回路装置等を組み合わせて成る混
成集積回路装置、及び以上の各装置の大規模集積
回路装置等を含む広義の半導体装置をいう。
半導体集積回路装置、更にそれらと薄膜集積回路
装置、厚膜集積回路装置等を組み合わせて成る混
成集積回路装置、及び以上の各装置の大規模集積
回路装置等を含む広義の半導体装置をいう。
写真蝕刻法を用いて被蝕刻物を蝕刻する場合、
多くは等方性エツチングとなる。等方性エツチン
グでは、エツチング段部が基板に対して直角に近
い傾斜を持つため、その上に金属配線を形成した
場合、段部で断線等による歩留低下や信頼性の低
下を引き起こすことがある。そこで種々の方法に
よるテーパーエツチング法が提案され、一部実施
されて効果を上げている。しかし、従来のテーパ
ーエツチング法、たとえば、リンガラス層を用い
た方法、イオン注入を用いた方法シリカフイルム
を用いた方法等は、いずれも寸法精度が、等方性
エツチングに比べ極めて悪く寸法精度が要求され
る場合は適用困難か、適用しても製造現場での作
業方法や作業条件下を厳しく管理する必要があつ
た。
多くは等方性エツチングとなる。等方性エツチン
グでは、エツチング段部が基板に対して直角に近
い傾斜を持つため、その上に金属配線を形成した
場合、段部で断線等による歩留低下や信頼性の低
下を引き起こすことがある。そこで種々の方法に
よるテーパーエツチング法が提案され、一部実施
されて効果を上げている。しかし、従来のテーパ
ーエツチング法、たとえば、リンガラス層を用い
た方法、イオン注入を用いた方法シリカフイルム
を用いた方法等は、いずれも寸法精度が、等方性
エツチングに比べ極めて悪く寸法精度が要求され
る場合は適用困難か、適用しても製造現場での作
業方法や作業条件下を厳しく管理する必要があつ
た。
ここで、第１図及び第２図を用いて従来の等方
性エツチングとテーパーエツチングについて説明
する。始めに、シリコン基板上のシリコン酸化膜
を１：６のバツフアード弗酸を用いて等方性エツ
チングする場合について説明する。まず、シリコ
ン基板１上にシリコン酸化膜２を形成した後、フ
オトレジスト３を用いて所定をパターンを形成す
る（第１図ａ）。ポストベークを行なつた後、バ
ツフアード弗酸でシリコン酸化膜２をシリコン基
板１までエツチングすると、横方向は、第１図ａ
でフオトレジスト３のエツジとシリコン酸化膜２
の接していた点からシリコン酸化膜２の厚さと同
じ量を半径としてエツチングされたエツチング形
状となる（第１図ｂ）。しかし通常はバラツキを
考慮して、１分ほどオーバーエツチさせて、シリ
コン酸化膜の残りが無いようにする（第２図ｃ）。
この後フオトレジスト３を除去して、アルミニウ
ム５を蒸着すると、シリコン酸化膜２の上部エツ
ジでは、アルミニウム５が不連続に被着しやす
く、時して断線を生じることがある（第１図ｄ）。
性エツチングとテーパーエツチングについて説明
する。始めに、シリコン基板上のシリコン酸化膜
を１：６のバツフアード弗酸を用いて等方性エツ
チングする場合について説明する。まず、シリコ
ン基板１上にシリコン酸化膜２を形成した後、フ
オトレジスト３を用いて所定をパターンを形成す
る（第１図ａ）。ポストベークを行なつた後、バ
ツフアード弗酸でシリコン酸化膜２をシリコン基
板１までエツチングすると、横方向は、第１図ａ
でフオトレジスト３のエツジとシリコン酸化膜２
の接していた点からシリコン酸化膜２の厚さと同
じ量を半径としてエツチングされたエツチング形
状となる（第１図ｂ）。しかし通常はバラツキを
考慮して、１分ほどオーバーエツチさせて、シリ
コン酸化膜の残りが無いようにする（第２図ｃ）。
この後フオトレジスト３を除去して、アルミニウ
ム５を蒸着すると、シリコン酸化膜２の上部エツ
ジでは、アルミニウム５が不連続に被着しやす
く、時して断線を生じることがある（第１図ｄ）。
次に従来のテーパーエツチングについて説明す
る。まず、シリコン基板１上にシリコン酸化膜２
を形成した後、シリ酸化膜２の表面に、例えばう
すいリンガラス層４を形成してからフオトレジス
ト３を用いて所定のパターンを形成する（第２図
ａ）。ポストベークを行なつた後、バツフアード
弗酸でシリコン酸化膜２をシリコン基板１までエ
ツチングすると、横方向は、シリコン基板１に対
して90°以下の傾斜を持つテーパーエツチングの
形状となる（第２図ｂ）。しかし、等方性エツチ
ングと同様に１分ほどオーバーエツチさせると、
フオトレジストのパターン寸法に対する寸法変化
量は、等方性エツチングの場合のそれよりは多い
量となる（第２図ａ）。この後、フオトレジスト
３を除去して、アルミニウム５を蒸着すると、ア
ルミニウム５はどの領域でも被着断面は連続であ
る（第２図ｄ）。このように、従来のテーパーエ
ツチは、アルミの断線防止に対しては非常に効果
があるが、反面、寸法精度を悪くする欠点があつ
た。
る。まず、シリコン基板１上にシリコン酸化膜２
を形成した後、シリ酸化膜２の表面に、例えばう
すいリンガラス層４を形成してからフオトレジス
ト３を用いて所定のパターンを形成する（第２図
ａ）。ポストベークを行なつた後、バツフアード
弗酸でシリコン酸化膜２をシリコン基板１までエ
ツチングすると、横方向は、シリコン基板１に対
して90°以下の傾斜を持つテーパーエツチングの
形状となる（第２図ｂ）。しかし、等方性エツチ
ングと同様に１分ほどオーバーエツチさせると、
フオトレジストのパターン寸法に対する寸法変化
量は、等方性エツチングの場合のそれよりは多い
量となる（第２図ａ）。この後、フオトレジスト
３を除去して、アルミニウム５を蒸着すると、ア
ルミニウム５はどの領域でも被着断面は連続であ
る（第２図ｄ）。このように、従来のテーパーエ
ツチは、アルミの断線防止に対しては非常に効果
があるが、反面、寸法精度を悪くする欠点があつ
た。
本発明の目的は、上記事情に鑑みて、寸法精度
の極めて良いテーパーエツチングを、容易にしか
も再現性良く得ることのできる半導体装置の製造
方法を提供することある。
の極めて良いテーパーエツチングを、容易にしか
も再現性良く得ることのできる半導体装置の製造
方法を提供することある。
本発明の半導体装置の製造方法は、基板上の被
蝕刻物をテーパーエツチする工程において、被蝕
刻物表面に基板面に対して横方向に進む第１のテ
ーパーエツチを引き起こす処理を行なつた後、フ
オトレジストを用いて所定のパターンを形成し、
前記フオトレジストをマスクとして露出した領域
の被蝕刻物のみのエツチング速度を上昇せしめる
ことによる基板面に対して縦方向に進む第２のテ
ーパーエツチを引き起こす処理を行なつた後、前
記フオトレジストをマスクとして被蝕刻物エツチ
ングし、前記第１と第２のテーパーエツチを同時
に進行せしめることを特徴とする。
蝕刻物をテーパーエツチする工程において、被蝕
刻物表面に基板面に対して横方向に進む第１のテ
ーパーエツチを引き起こす処理を行なつた後、フ
オトレジストを用いて所定のパターンを形成し、
前記フオトレジストをマスクとして露出した領域
の被蝕刻物のみのエツチング速度を上昇せしめる
ことによる基板面に対して縦方向に進む第２のテ
ーパーエツチを引き起こす処理を行なつた後、前
記フオトレジストをマスクとして被蝕刻物エツチ
ングし、前記第１と第２のテーパーエツチを同時
に進行せしめることを特徴とする。
次に本発明の一実施例を第３図を用いて説明す
る。まずシリコン基板１上にシリコン酸化膜２を
形成した後、シリコン酸化膜２の表面に、うすい
リンガラス層４を形成してからフオトレジスト３
を用いて所定のパターンを形成する（第３図ａ）。
ポストベークを行なつた後、フオトレジスト３を
マスクとしてイオン注入を行なつてエツチング速
度の速いシリコン酸化膜２′の領域を形成する
（第３図ｂ）。この後、バツフアード弗酸でエツチ
ングをすると、従来のテーパーエツチング（横方
向のテーパーエツチング）と同時に、縦方向にも
同じ原理でテーパーエツチングが進む（第３図
ｃ）。エツチングがシリコン基板１に達した時の
エツチングの形状は、横方向のテーパー面と縦方
向のテーパー面が重ね合わさつた二段テーパーの
ものとなる（第３図ｄ）。さらに１分ほどのオー
バーエツチさせた場合、フオトレジストのパター
ン寸法に対する寸法変化量は、シリコン酸化膜２
のエツチング速度と同量しか無いため、等方性エ
ツチング及び従来のテーパーエツチの場合の寸法
変化量に比較して非常に少なくなる（第３図ｅ）。
この後、フオトレジスト３を除去してアルミニウ
ム５を蒸着すると、従来のテーパエツチと同様
に、アルミニウム５はどの領域でも良好なステツ
プカバレツジを得ることができる（第３図ｆ）。
る。まずシリコン基板１上にシリコン酸化膜２を
形成した後、シリコン酸化膜２の表面に、うすい
リンガラス層４を形成してからフオトレジスト３
を用いて所定のパターンを形成する（第３図ａ）。
ポストベークを行なつた後、フオトレジスト３を
マスクとしてイオン注入を行なつてエツチング速
度の速いシリコン酸化膜２′の領域を形成する
（第３図ｂ）。この後、バツフアード弗酸でエツチ
ングをすると、従来のテーパーエツチング（横方
向のテーパーエツチング）と同時に、縦方向にも
同じ原理でテーパーエツチングが進む（第３図
ｃ）。エツチングがシリコン基板１に達した時の
エツチングの形状は、横方向のテーパー面と縦方
向のテーパー面が重ね合わさつた二段テーパーの
ものとなる（第３図ｄ）。さらに１分ほどのオー
バーエツチさせた場合、フオトレジストのパター
ン寸法に対する寸法変化量は、シリコン酸化膜２
のエツチング速度と同量しか無いため、等方性エ
ツチング及び従来のテーパーエツチの場合の寸法
変化量に比較して非常に少なくなる（第３図ｅ）。
この後、フオトレジスト３を除去してアルミニウ
ム５を蒸着すると、従来のテーパエツチと同様
に、アルミニウム５はどの領域でも良好なステツ
プカバレツジを得ることができる（第３図ｆ）。
このように本発明を用いれば、寸法精度を従来
のエツチングより向上させて、しかも良好なテー
パーを得ることが出来る。
のエツチングより向上させて、しかも良好なテー
パーを得ることが出来る。
以上の実施例では、シリコン酸化膜をバツフア
ード弗酸でエツチングする場合について述べてあ
るが、本発明の技術的範囲は、上記実施例に限定
されるものでなく、すべての被触刻物及び、液
体、気体、プラズマを含むすべてのエツチヤント
にまで及び、また、被蝕刻物のエツチング速度を
早める方法は、イオン注入に限らず、他のあらゆ
る方法にまで及びものである。
ード弗酸でエツチングする場合について述べてあ
るが、本発明の技術的範囲は、上記実施例に限定
されるものでなく、すべての被触刻物及び、液
体、気体、プラズマを含むすべてのエツチヤント
にまで及び、また、被蝕刻物のエツチング速度を
早める方法は、イオン注入に限らず、他のあらゆ
る方法にまで及びものである。
第１図ａ乃至第１図ｄは、従来の等方性エツチ
ングでのエツチング断面を示す断面図であり、第
２図ａ乃至第２ｄは、従来のテーパーエツチング
でのエツチング断面を示す断面図であり、第３図
ａ乃至第３図ｆは、本発明の実施例によるエツチ
ング断面を示す断面図である。 尚、図において、１……シリコン基板、２……
シリコン酸化膜、２′……エツチング速度の早い
シリコン酸化膜、３……フオトレジスト、４……
うすいリンガラス、５……アルミニウムである。
ングでのエツチング断面を示す断面図であり、第
２図ａ乃至第２ｄは、従来のテーパーエツチング
でのエツチング断面を示す断面図であり、第３図
ａ乃至第３図ｆは、本発明の実施例によるエツチ
ング断面を示す断面図である。 尚、図において、１……シリコン基板、２……
シリコン酸化膜、２′……エツチング速度の早い
シリコン酸化膜、３……フオトレジスト、４……
うすいリンガラス、５……アルミニウムである。
Claims (1)
- １ 基板上の被蝕刻物をテーパーエツチする工程
において、被蝕刻物表面に基板面に対して横方向
に進む第１のテーパーエツチを引き起こす処理を
行なつた後、フオトレジストを用いて所定のパタ
ーンを形成し、前記フオトレジストをマスクとし
て露出した領域の被蝕刻物の部分のエツチング速
度を上昇せしめることにより基板面に対して縦方
向に進む第２のテーパーエツチを引き起こす処理
を行なつた後、前記フオトレジストをマスクとし
て被蝕刻物をエツチングし、前記第１と第２のテ
ーパーエツチを同時に進行せしめることを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56163014A JPS5864032A (ja) | 1981-10-13 | 1981-10-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56163014A JPS5864032A (ja) | 1981-10-13 | 1981-10-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5864032A JPS5864032A (ja) | 1983-04-16 |
| JPH047095B2 true JPH047095B2 (ja) | 1992-02-07 |
Family
ID=15765550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56163014A Granted JPS5864032A (ja) | 1981-10-13 | 1981-10-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5864032A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63234548A (ja) * | 1987-03-24 | 1988-09-29 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPH0655364U (ja) * | 1993-01-08 | 1994-08-02 | 第一精工株式会社 | 釣り用パイプ天秤 |
-
1981
- 1981-10-13 JP JP56163014A patent/JPS5864032A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5864032A (ja) | 1983-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6376330A (ja) | 半導体装置の製造方法 | |
| JPH0135495B2 (ja) | ||
| EP0034483B1 (en) | Process for patterning a layer, for forming a contact through hole | |
| JPS58210634A (ja) | 半導体装置の製造方法 | |
| JPS6115344A (ja) | 半導体構造体の形成方法 | |
| US4268537A (en) | Method for manufacturing a self-aligned contact in a grooved semiconductor surface | |
| JPH047095B2 (ja) | ||
| JPS5936929A (ja) | 半導体装置の製造方法 | |
| JPS645463B2 (ja) | ||
| JPS6193650A (ja) | 半導体装置の製造方法 | |
| JPS62140433A (ja) | 半導体装置の製造方法 | |
| JPH06124944A (ja) | 半導体装置 | |
| JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH0745551A (ja) | コンタクトホールの形成方法 | |
| JPS6343891B2 (ja) | ||
| JPS6142169A (ja) | 半導体装置の製造方法 | |
| JP2712450B2 (ja) | 半導体装置の製造方法 | |
| JPS58197853A (ja) | 半導体装置の製造方法 | |
| JPH0713999B2 (ja) | 半導体装置の製造方法 | |
| JPH01235246A (ja) | 半導体装置 | |
| JPS6161546B2 (ja) | ||
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPS6077460A (ja) | 半導体装置の製造方法 | |
| JPH0420256B2 (ja) |