JPH0470972A - 故障シミュレーション装置 - Google Patents
故障シミュレーション装置Info
- Publication number
- JPH0470972A JPH0470972A JP2177941A JP17794190A JPH0470972A JP H0470972 A JPH0470972 A JP H0470972A JP 2177941 A JP2177941 A JP 2177941A JP 17794190 A JP17794190 A JP 17794190A JP H0470972 A JPH0470972 A JP H0470972A
- Authority
- JP
- Japan
- Prior art keywords
- fault
- faults
- simulation
- logic
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路の設計に用いる故障シミュレーション
装置に利用される。本発明は、特に、ＬＳＩ（大規模集
積回路）の故障分顎処理を行う故障シミュレーション装
置に関する。
装置に利用される。本発明は、特に、ＬＳＩ（大規模集
積回路）の故障分顎処理を行う故障シミュレーション装
置に関する。
本発明は、セミカスタム方式によって設計された論理回
路ネットリストからテストパターンにより故障シミュレ
ーションを行う故障シミニレ−ジョン装置において、 論理回路ネッ） ＩＪストの作成に使用したライブラリ
により論理ブロックの内部情報を用い、多重故障と単一
故障とを判定できるようにすることにより、 故障分類の信頼性を高めるとともに、設計者のテストパ
ターンの改良作業を容易にしたものである。
路ネットリストからテストパターンにより故障シミュレ
ーションを行う故障シミニレ−ジョン装置において、 論理回路ネッ） ＩＪストの作成に使用したライブラリ
により論理ブロックの内部情報を用い、多重故障と単一
故障とを判定できるようにすることにより、 故障分類の信頼性を高めるとともに、設計者のテストパ
ターンの改良作業を容易にしたものである。
従来、ゲートアレイまたはスタンダードセル方式のセミ
カスタム方式において、論理設計されたＬＳＩの論理回
路ネットリストにおいては、ライブラリから選択して使
用された論理ブロックの内部回路は一般には公表されて
いない。このため、故障シミュレーションを行う場合、
論理ブロックの入力端子および出力端子に対して定義さ
れた故障に対してのみテストパターンを設計者が作成す
ることが多い。
カスタム方式において、論理設計されたＬＳＩの論理回
路ネットリストにおいては、ライブラリから選択して使
用された論理ブロックの内部回路は一般には公表されて
いない。このため、故障シミュレーションを行う場合、
論理ブロックの入力端子および出力端子に対して定義さ
れた故障に対してのみテストパターンを設計者が作成す
ることが多い。
現在、一般に行われる故障シミュレーションの故障モデ
ルは、論理ゲートの入力端子または出力端子に〇−縮退
故陣と１−縮退故障を仮定している。この場合、第３図
（ａ）の論理ブロック２０の入力端子１０１に故障を定
義するとき、その入力端子を受は取る論理ブロック内部
の論理ゲートが複数個あると、第３図（社）のように、
論理ブロック２０の各々の論理ゲート２１および２２の
入力端子１０２および１０３に同時に縮退故障を挿入す
る多重故障定義を用いて故障シミュレーションを行うこ
とがある。
ルは、論理ゲートの入力端子または出力端子に〇−縮退
故陣と１−縮退故障を仮定している。この場合、第３図
（ａ）の論理ブロック２０の入力端子１０１に故障を定
義するとき、その入力端子を受は取る論理ブロック内部
の論理ゲートが複数個あると、第３図（社）のように、
論理ブロック２０の各々の論理ゲート２１および２２の
入力端子１０２および１０３に同時に縮退故障を挿入す
る多重故障定義を用いて故障シミュレーションを行うこ
とがある。
このとき、ライブラリの論理ブロックで入力端子が内部
の多くの論理ゲートに接続しているもののみが他の論理
ブロックに比較して故障密度が高くなり、同−論理ブロ
ック内での故障間の相互作用も複雑になる。なお、第３
図（ａ）および（ｂ）において２３は他論理ゲート部で
ある。
の多くの論理ゲートに接続しているもののみが他の論理
ブロックに比較して故障密度が高くなり、同−論理ブロ
ック内での故障間の相互作用も複雑になる。なお、第３
図（ａ）および（ｂ）において２３は他論理ゲート部で
ある。
このため、第４図（ａ）の論理ブロック３０の入力端子
２０１に故障が指定された場合、第４図軸）および（Ｃ
）に示すように、その入力端子を受は取る内部の論理ゲ
ートの入力端子２０２および２０３のように各々の論理
ゲートに単一故障を定義して故障シミュレーションを行
うことも試みられている。なお、第４図（ａ）、ら）お
よび（Ｃ）において３３は他論理ゲート部である。
２０１に故障が指定された場合、第４図軸）および（Ｃ
）に示すように、その入力端子を受は取る内部の論理ゲ
ートの入力端子２０２および２０３のように各々の論理
ゲートに単一故障を定義して故障シミュレーションを行
うことも試みられている。なお、第４図（ａ）、ら）お
よび（Ｃ）において３３は他論理ゲート部である。
故障シミュレーション結果は定義された故障の検出およ
び未検出の分類を行い、設計者はこの分類結果より作成
したテストパタンの改良を行い故障検出率を高める作業
を行う。
び未検出の分類を行い、設計者はこの分類結果より作成
したテストパタンの改良を行い故障検出率を高める作業
を行う。
ところで、設計者がテストパターンを改良する場合には
故障シミュレーション結果からの故障分類を使用し、そ
の未検出故障を検出可能とするように作業を行う。第３
図（ａ）およびら）に示した論理ブロック２０の入力端
子１０１に関した多重故障の扱いでは、論理回路ネット
リスト中で設計者が命名した論理ブロック名称とその入
力端子名称で故障分１’ｌストを作成すればよいが、前
述のようにその入力端子に関する故障密度の点で故障分
類の信頼性が低い欠点がある。
故障シミュレーション結果からの故障分類を使用し、そ
の未検出故障を検出可能とするように作業を行う。第３
図（ａ）およびら）に示した論理ブロック２０の入力端
子１０１に関した多重故障の扱いでは、論理回路ネット
リスト中で設計者が命名した論理ブロック名称とその入
力端子名称で故障分１’ｌストを作成すればよいが、前
述のようにその入力端子に関する故障密度の点で故障分
類の信頼性が低い欠点がある。
また、第４図（ａ）、（ｂ）および（Ｃ）に示した論理
ブロック３０の入力端子２０１に関した故障を単一故障
に分解して扱う場合には、論理ブロック内部の論理ゲー
トの名称を加味して故障分類リストを作成しても、その
論理ブロック内部の論理ゲートの接続情報が一般に公表
されていない現状では、設計者のテストパターンの改良
作業は困難となる欠点がある。
ブロック３０の入力端子２０１に関した故障を単一故障
に分解して扱う場合には、論理ブロック内部の論理ゲー
トの名称を加味して故障分類リストを作成しても、その
論理ブロック内部の論理ゲートの接続情報が一般に公表
されていない現状では、設計者のテストパターンの改良
作業は困難となる欠点がある。
本発明の目的は、前記の欠点を除去することにより、故
障分類の信頼性が高く、かつ設計者のテストパターンの
改良作業を容易にする故障分類リストを出力できる故障
シミュレーション装置を提供することにある。
障分類の信頼性が高く、かつ設計者のテストパターンの
改良作業を容易にする故障分類リストを出力できる故障
シミュレーション装置を提供することにある。
本発明は、セミカスタム方式によって設計された論理回
路ネットリストからテストパターンにより故障シミュレ
ーションを行う手段を備えた故障シミュレーション装置
において、前記論理回路リストとこの論理回路ユニット
の設計に使用したライブラリとにより、このライブラリ
中の論理ブロックの入力端子および出力端子に故障を定
義する故障定義手段と、この定義された故障から多重故
障定義を識別して単一故障に分解出力するとともにこの
多重故障と分解された単一故障との対応情報を生成する
多重故障抽出分解手段と、この生成された前記対応情報
を格納する対応情報格納手段と、前記テストパターンと
前記多重故障抽出分解手段からの出力とにより故障シミ
ュレーションを行い故障シミュレーション結果を出力す
る故障シミュレーション手段と、この出力された故障シ
ミュレーション結果を前記対応情報格納手段に格納され
た対応情報に基づき、多重故障か単一故障かを判別し故
障分類を行う故障分類処理手段とを備えたことを特徴と
する。
路ネットリストからテストパターンにより故障シミュレ
ーションを行う手段を備えた故障シミュレーション装置
において、前記論理回路リストとこの論理回路ユニット
の設計に使用したライブラリとにより、このライブラリ
中の論理ブロックの入力端子および出力端子に故障を定
義する故障定義手段と、この定義された故障から多重故
障定義を識別して単一故障に分解出力するとともにこの
多重故障と分解された単一故障との対応情報を生成する
多重故障抽出分解手段と、この生成された前記対応情報
を格納する対応情報格納手段と、前記テストパターンと
前記多重故障抽出分解手段からの出力とにより故障シミ
ュレーションを行い故障シミュレーション結果を出力す
る故障シミュレーション手段と、この出力された故障シ
ミュレーション結果を前記対応情報格納手段に格納され
た対応情報に基づき、多重故障か単一故障かを判別し故
障分類を行う故障分類処理手段とを備えたことを特徴と
する。
また、本発明は、前記故障分類処理手段は、前記対応情
報に基づき多重故障から分解された単一故障が少なくと
も一つ検出された場合にその対応する論理ブロックに多
重故障が検出されたものとし、また分解された単一故障
が一つも検出できない場合には対応する論理ブロックは
故障が未検出であると判定する手段を含むことを特徴と
する。
報に基づき多重故障から分解された単一故障が少なくと
も一つ検出された場合にその対応する論理ブロックに多
重故障が検出されたものとし、また分解された単一故障
が一つも検出できない場合には対応する論理ブロックは
故障が未検出であると判定する手段を含むことを特徴と
する。
故障定義は論理回路ユニッ） ＩＪストのほかにライブ
ラリから論理ブロックの内部情報を得て行う。
ラリから論理ブロックの内部情報を得て行う。
そして、この故障定義から多重故障を識別し単一故障に
分解し、その対応情報を格納しておく、そして、故障シ
ミニレ−ジョンはこの単一故障に分解された情報とテス
トパターンとを用いて行い、そのシミュレーション結果
について格納された前記対応情報に基づいて、分解され
た単一故障を元の多重故障に戻して故障分類を行う。
分解し、その対応情報を格納しておく、そして、故障シ
ミニレ−ジョンはこの単一故障に分解された情報とテス
トパターンとを用いて行い、そのシミュレーション結果
について格納された前記対応情報に基づいて、分解され
た単一故障を元の多重故障に戻して故障分類を行う。
従って、ライブラリから論理ブロックの内部情報を加え
て故障定義を行っているので、故障分類の信頼性を高め
られるとともに、設計者のテストパターンの改良作業を
容易にすることができる。
て故障定義を行っているので、故障分類の信頼性を高め
られるとともに、設計者のテストパターンの改良作業を
容易にすることができる。
以下、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示すブロック構成図である
。
。
本実施例は、ゲートアレイおよびマスクスライスなどの
セミカスタム方式によって設計された論理回路ネットリ
スト１１からテストパターン１３により故障シミュレー
ションを行う手段を備えた故障シミニレ−ジョン装置に
おいて、 本発明の特徴とするところの、 論理回路ネットリスト１１とこの論理回路ユニットの設
計に使用したライブラリ１２とにより、このライブラリ
１２中の論理ブロックの入力端子および出方端子に故障
を定義する故障定義手段１と、この定義された故障から
多重故障を識別して単一故障に分解出力するとともにこ
の多重故障と分解された単一故障との対応情報１５ａを
生成する多重情報抽出分解手段２と、この生成された対
応情報１５ａを格納する対応情報格納手段としての対応
情報ファイル１５と、テストパターン１３と多重故障抽
出分解手段２の出力とにより故障シミュレーションを行
いシミ呈し−ション結果１４を出力する故障シミュレー
ション手段３と、この出力されたシミュレーション結果
１４を対応情報ファイル１５に格納された対応情報１５
ａに基づき、多重故障か単一故障かを判別し故障分類を
行い故障分類リスト１６を作成する故障分類処理手段４
とを備えている。
セミカスタム方式によって設計された論理回路ネットリ
スト１１からテストパターン１３により故障シミュレー
ションを行う手段を備えた故障シミニレ−ジョン装置に
おいて、 本発明の特徴とするところの、 論理回路ネットリスト１１とこの論理回路ユニットの設
計に使用したライブラリ１２とにより、このライブラリ
１２中の論理ブロックの入力端子および出方端子に故障
を定義する故障定義手段１と、この定義された故障から
多重故障を識別して単一故障に分解出力するとともにこ
の多重故障と分解された単一故障との対応情報１５ａを
生成する多重情報抽出分解手段２と、この生成された対
応情報１５ａを格納する対応情報格納手段としての対応
情報ファイル１５と、テストパターン１３と多重故障抽
出分解手段２の出力とにより故障シミュレーションを行
いシミ呈し−ション結果１４を出力する故障シミュレー
ション手段３と、この出力されたシミュレーション結果
１４を対応情報ファイル１５に格納された対応情報１５
ａに基づき、多重故障か単一故障かを判別し故障分類を
行い故障分類リスト１６を作成する故障分類処理手段４
とを備えている。
次に、本実施例の動作について第２図に示す流れ図を参
照して説明する。
照して説明する。
まず、ステップＳ１において、故障定義手段１により、
設計者がテストしようとする論理回路部分に対して故障
定義を発生させる。このときライブラリ１２から論理ブ
ロックの内部情報を得る。
設計者がテストしようとする論理回路部分に対して故障
定義を発生させる。このときライブラリ１２から論理ブ
ロックの内部情報を得る。
次に、ステップＳ２では、多重故障抽出分解手段２によ
り、論理回路ネットリスト１１で使用されている論理ブ
ロックの入力端子および出力端子に対して故障定義を行
う。このとき、入力端子の故陣から多重故障とみられる
故障を単一故障に分解する。これと同時に、この多重故
障と分解された単一故障との対応情報１５ａを作成し対
応情報ファイル１５に格納する。
り、論理回路ネットリスト１１で使用されている論理ブ
ロックの入力端子および出力端子に対して故障定義を行
う。このとき、入力端子の故陣から多重故障とみられる
故障を単一故障に分解する。これと同時に、この多重故
障と分解された単一故障との対応情報１５ａを作成し対
応情報ファイル１５に格納する。
次に、ステップＳ３において、故障シミュレーション手
段３により、論理回路ネットリスト１１中で定義されて
いる故障を検出しようとするために、設計者が作成した
テストパタン１３と、論理回路ネットリスト１１、ライ
ブラリ１２および故障定義とを用いて故障シミニレ−ジ
ョンを行い、シミュレーション結果１４を得る。
段３により、論理回路ネットリスト１１中で定義されて
いる故障を検出しようとするために、設計者が作成した
テストパタン１３と、論理回路ネットリスト１１、ライ
ブラリ１２および故障定義とを用いて故障シミニレ−ジ
ョンを行い、シミュレーション結果１４を得る。
次に、ステップＳ４で、故障分類処理手段４により、シ
ミュレーション結果１４と、対応情報ファイル１５に格
納された多重故障と単一故障の対応情報１５ａとにより
、分解された単一故障中の少なくとも一つが検出された
場合に、その対応する論理ブロックの入力端子の故障す
なわちその多重故障が検出されたと見なし、この論理ブ
ロックの入力端子の故障が検出されたとして故障分類リ
スト１６に出力する。また、分解された単一故障が全て
未検出となった場合には、単一故障に対応する論理ブロ
ックの入力端子故障も未検出であるとして故障分類リス
ト１６に出力する。ここで、多重故障に対応しない通常
の単一故障は、単にその検出および未検出を故障分類リ
スト１６に出力する。
ミュレーション結果１４と、対応情報ファイル１５に格
納された多重故障と単一故障の対応情報１５ａとにより
、分解された単一故障中の少なくとも一つが検出された
場合に、その対応する論理ブロックの入力端子の故障す
なわちその多重故障が検出されたと見なし、この論理ブ
ロックの入力端子の故障が検出されたとして故障分類リ
スト１６に出力する。また、分解された単一故障が全て
未検出となった場合には、単一故障に対応する論理ブロ
ックの入力端子故障も未検出であるとして故障分類リス
ト１６に出力する。ここで、多重故障に対応しない通常
の単一故障は、単にその検出および未検出を故障分類リ
スト１６に出力する。
〔発明の効果〕
以上説明したように本発明は、ゲートアレイ、スタンダ
ードセル等のライブラリ中から必要な論理ブロックを選
択し組合せて設計されるＬＳＩにおいて、論理設計者に
は公表されていない論理ブロックの内部論理情報も使用
しているため、故障分類処理から得られる故障の検出お
よび未検出の分類に対する信頼性が向上する効果がある
。また、設計者に対するテストパターン改良作業の容易
性を高める故障分類リストの出力が可能となる効果があ
る。
ードセル等のライブラリ中から必要な論理ブロックを選
択し組合せて設計されるＬＳＩにおいて、論理設計者に
は公表されていない論理ブロックの内部論理情報も使用
しているため、故障分類処理から得られる故障の検出お
よび未検出の分類に対する信頼性が向上する効果がある
。また、設計者に対するテストパターン改良作業の容易
性を高める故障分類リストの出力が可能となる効果があ
る。
第１図は本発明の一実施例を示すブロック構成図。
第２図はその動作を示す流れ図。
第３図（ａ）およびら）は従来例における処理例（１）
を示す説明図。 第４図（ａ）、（ｂ）および（Ｃ）は従来例における処
理例（２）を示す説明図。 １・・・故障定義手段、２・・・多重故障抽出分解手段
、３・・・故障シミュレーション手段、４・・・故障分
類処理手段、１１・・・論理回路ネットリスト、１２・
・・ライブラリ、１３・・・テストパターン、１４・・
・シミュレーション結果、１５・・・対応情報ファイル
、１５ａ・・・対応情報、工６・・・故障分類リスト、
２０．３０・・・論理ブロック、２１．２２．３１．３
２・・・論理ゲート、２３．３３・・・他論理ゲート部
、１０１．１０２．１０３．２０１．２０２．２０３・
・・入力端子。
を示す説明図。 第４図（ａ）、（ｂ）および（Ｃ）は従来例における処
理例（２）を示す説明図。 １・・・故障定義手段、２・・・多重故障抽出分解手段
、３・・・故障シミュレーション手段、４・・・故障分
類処理手段、１１・・・論理回路ネットリスト、１２・
・・ライブラリ、１３・・・テストパターン、１４・・
・シミュレーション結果、１５・・・対応情報ファイル
、１５ａ・・・対応情報、工６・・・故障分類リスト、
２０．３０・・・論理ブロック、２１．２２．３１．３
２・・・論理ゲート、２３．３３・・・他論理ゲート部
、１０１．１０２．１０３．２０１．２０２．２０３・
・・入力端子。
Claims (1)
- 【特許請求の範囲】 １、セミカスタム方式によって設計された論理回路ネッ
トリストからテストパターンにより故障シミュレーショ
ンを行う手段を備えた故障シミュレーション装置におい
て、 前記論理回路リストとこの論理回路ユニットの設計に使
用したライブラリとにより、このライブラリ中の論理ブ
ロックの入力端子および出力端子に故障を定義する故障
定義手段と、 この定義された故障から多重故障定義を識別して単一故
障に分解出力するとともにこの多重故障と分解された単
一故障との対応情報を生成する多重故障抽出分解手段と
、 この生成された前記対応情報を格納する対応情報格納手
段と、 前記テストパターンと前記多重故障抽出分解手段からの
出力とにより故障シミュレーションを行い故障シミュレ
ーション結果を出力する故障シミュレーション手段と、 この出力された故障シミュレーション結果を前記対応情
報格納手段に格納された対応情報に基づき、多重故障か
単一故障かを判別し故障分類を行う故障分類処理手段と を備えたことを特徴とする故障シミュレーション装置。 ２、前記故障分類処理手段は、前記対応情報に基づき多
重故障から分解された単一故障が少なくとも一つ検出さ
れた場合にその対応する論理ブロックに多重故障が検出
されたものとし、また分解された単一故障が一つも検出
できない場合には対応する論理ブロックは故障が未検出
であると判定する手段を含む請求項１記載の故障シミュ
レーション装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2177941A JPH0470972A (ja) | 1990-07-04 | 1990-07-04 | 故障シミュレーション装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2177941A JPH0470972A (ja) | 1990-07-04 | 1990-07-04 | 故障シミュレーション装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0470972A true JPH0470972A (ja) | 1992-03-05 |
Family
ID=16039750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2177941A Pending JPH0470972A (ja) | 1990-07-04 | 1990-07-04 | 故障シミュレーション装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0470972A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6913805B2 (en) * | 1994-12-29 | 2005-07-05 | Electric Power Research Institute | Controlled release ampule containing a fumigant |
| JP2008089549A (ja) * | 2006-10-05 | 2008-04-17 | Nec Electronics Corp | 論理回路における多重故障の故障箇所推定システム、故障箇所推定方法および故障箇所推定用プログラム |
-
1990
- 1990-07-04 JP JP2177941A patent/JPH0470972A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6913805B2 (en) * | 1994-12-29 | 2005-07-05 | Electric Power Research Institute | Controlled release ampule containing a fumigant |
| JP2008089549A (ja) * | 2006-10-05 | 2008-04-17 | Nec Electronics Corp | 論理回路における多重故障の故障箇所推定システム、故障箇所推定方法および故障箇所推定用プログラム |
| US7844873B2 (en) | 2006-10-05 | 2010-11-30 | Nec Electronics Corporation | Fault location estimation system, fault location estimation method, and fault location estimation program for multiple faults in logic circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| De et al. | RSYN: A system for automated synthesis of reliable multilevel circuits | |
| US6311318B1 (en) | Design for test area optimization algorithm | |
| EP3385735B1 (en) | Device and method for detecting points of failures | |
| Agrawal et al. | Fault collapsing via functional dominance | |
| JPH09145800A (ja) | テストパターン生成方式 | |
| Pomeranz et al. | On testing delay faults in macro-based combinational circuits | |
| US8065642B1 (en) | Isolation verification for implementing modular redundancy within programmable integrated circuits | |
| JPH0470972A (ja) | 故障シミュレーション装置 | |
| US8001501B2 (en) | Method for circuit design | |
| JPH1048300A (ja) | 個別テストプログラム作成方式 | |
| JP2802140B2 (ja) | 論理回路の設計方法 | |
| EP1259165B1 (en) | Modelling and testing of an integrated circuit | |
| US7174530B2 (en) | System and method of design for testability | |
| Lin et al. | Test-point insertion: Scan paths through functional logic | |
| Chang et al. | LAMP: Controllability, observability, and maintenance engineering technique (COMET) | |
| EP1952168A2 (en) | Integrated circuit arrangement and design method | |
| JP2773148B2 (ja) | テスト容易化回路設計方法 | |
| CN116125938B (zh) | 一种车辆故障功能分析方法及装置 | |
| Russell et al. | Design for testability—a review of advanced methods | |
| JPH04241040A (ja) | 故障シミュレーション方法 | |
| Chen et al. | SEU/SET Evaluation of Digital VLSI Design from Register Transfer Level to Layout Level | |
| Pomeranz et al. | On diagnosis and diagnostic test generation for pattern-dependent transition faults | |
| Michael et al. | A unified framework for generating all propagation functions for logic errors and events | |
| JP2990813B2 (ja) | 故障シミュレーション方法 | |
| Jain | Addressing Testing and Verification Challenges in a Transistor-Level Programming Fabric |