JPH04241040A - 故障シミュレーション方法 - Google Patents
故障シミュレーション方法Info
- Publication number
- JPH04241040A JPH04241040A JP3007365A JP736591A JPH04241040A JP H04241040 A JPH04241040 A JP H04241040A JP 3007365 A JP3007365 A JP 3007365A JP 736591 A JP736591 A JP 736591A JP H04241040 A JPH04241040 A JP H04241040A
- Authority
- JP
- Japan
- Prior art keywords
- fault
- faults
- logic
- logic block
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩの多重故障処理
を行う故障シミュレーション方法に関する。
を行う故障シミュレーション方法に関する。
【０００２】
【従来の技術】ゲート・アレイまたはスタンダードセル
方式により論理設計されたＬＳＩの論理回路ネットリス
トにおいては、ライブラリから選択して使用した論理ブ
ロックの内部回路が公表されていない。このため故障シ
ミュレーションを行なう場合、論理ブロックの入力・出
力端子に対して定義された故障に対してのみテストパタ
ンを設理設計者が作成することが多い。
方式により論理設計されたＬＳＩの論理回路ネットリス
トにおいては、ライブラリから選択して使用した論理ブ
ロックの内部回路が公表されていない。このため故障シ
ミュレーションを行なう場合、論理ブロックの入力・出
力端子に対して定義された故障に対してのみテストパタ
ンを設理設計者が作成することが多い。
【０００３】現在、一般に行なわれる故障シミュレーシ
ョンの故障モデルは論理ゲートの入力または出力端子に
０−縮退故障と１−縮退故障を仮定している。
ョンの故障モデルは論理ゲートの入力または出力端子に
０−縮退故障と１−縮退故障を仮定している。
【０００４】例えば、図３の論理ブロック２６の入力端
子２１に故障を定義する。論理ブロック２６には論理ゲ
ート２２，２３および論理ゲート部２４が含まれ、入力
端子１に信号を供給し、出力端子２５から出力を得てい
る。この入力端子２１からの信号を受け取る論理ブロッ
ク内部の論理ゲート（２２，２３）が複数個あるとする
と、図のように各々の論理ゲート２２，２３の入力端子
３１，３２に同時に縮退故障を挿入する多重故障定義を
用いて故障シミュレーションを行なうことが通常である
。
子２１に故障を定義する。論理ブロック２６には論理ゲ
ート２２，２３および論理ゲート部２４が含まれ、入力
端子１に信号を供給し、出力端子２５から出力を得てい
る。この入力端子２１からの信号を受け取る論理ブロッ
ク内部の論理ゲート（２２，２３）が複数個あるとする
と、図のように各々の論理ゲート２２，２３の入力端子
３１，３２に同時に縮退故障を挿入する多重故障定義を
用いて故障シミュレーションを行なうことが通常である
。
【０００５】
【発明が解決しようとする課題】この従来の多重故障定
義では、ライブラリの論理ブロック２６で、入力端子２
１が内部の多くの論理ゲート（２２，２３）に接続して
いるもののみが他の論理ブロックに比較して故障密度が
高くなり、同一論理ブロック内での故障間の相互作用も
複雑になる問題点があった。また、このような論理ブロ
ックの量産を開始して安定した製造プロセス中で得られ
るＬＳＩについては、故障密度も少ないので前述のよう
にＬＳＩの特定の一部分に故障が集中することは希であ
る。
義では、ライブラリの論理ブロック２６で、入力端子２
１が内部の多くの論理ゲート（２２，２３）に接続して
いるもののみが他の論理ブロックに比較して故障密度が
高くなり、同一論理ブロック内での故障間の相互作用も
複雑になる問題点があった。また、このような論理ブロ
ックの量産を開始して安定した製造プロセス中で得られ
るＬＳＩについては、故障密度も少ないので前述のよう
にＬＳＩの特定の一部分に故障が集中することは希であ
る。
【０００６】本発明の目的は、このような問題を解決し
、テストパタンの故障検出率をより正確にできるように
した故障シミュレーション方法を提供することにある。
、テストパタンの故障検出率をより正確にできるように
した故障シミュレーション方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明の構成は、ゲート
アレイまたはスタンダードセル方式によって設計された
論理回路のネットリストから故障シミュレーションを行
なう故障シミュレーション方法において、使用されたリ
ブラリ中の論理ブロックの入力・出力端子のみに故障を
定義し、この故障定義から多重故障定義を識別してそれ
ぞれ単一故障に分解し、その故障シミュレーション結果
から多重故障を用いずに故障検出率を算出するようにし
たことを特徴とする。
アレイまたはスタンダードセル方式によって設計された
論理回路のネットリストから故障シミュレーションを行
なう故障シミュレーション方法において、使用されたリ
ブラリ中の論理ブロックの入力・出力端子のみに故障を
定義し、この故障定義から多重故障定義を識別してそれ
ぞれ単一故障に分解し、その故障シミュレーション結果
から多重故障を用いずに故障検出率を算出するようにし
たことを特徴とする。
【０００８】
【実施例】図１は本発明の一実施例を説明するフローチ
ャートである。ファイル１１は論理設計者がゲートアレ
イまたはスタンダードセル方式を用いて設計した論理回
路のネットリスト、ファイル１２はライブラリである。
ャートである。ファイル１１は論理設計者がゲートアレ
イまたはスタンダードセル方式を用いて設計した論理回
路のネットリスト、ファイル１２はライブラリである。
【０００９】まず、故障定義２ステップ１３においては
設計者がテストしようとする論理回路部分に対して故障
定義を発生させる。このときライブラリ１２から論理ブ
ロックの入力・出力端子の情報を得る。次のステップ１
４ではステップ１３で故障定義された論理回路部分から
多重故障を抽出して、これを単一故障に分解する。
設計者がテストしようとする論理回路部分に対して故障
定義を発生させる。このときライブラリ１２から論理ブ
ロックの入力・出力端子の情報を得る。次のステップ１
４ではステップ１３で故障定義された論理回路部分から
多重故障を抽出して、これを単一故障に分解する。
【００１０】ファイル１５は論理回路ネットリスト中の
テスト部分に対して設計者が作成するテストパタンファ
イルである。このファイル１５と論理回路ネットリスト
，故障定義から故障シミュレーション１６を行ない、シ
ミュレーション結果１７を得る。この場合、故障検出率
の算出１８ではシミュレーション結果１７からその故障
検出率を算出しその他必要なレポートを得る（ステップ
１９）。
テスト部分に対して設計者が作成するテストパタンファ
イルである。このファイル１５と論理回路ネットリスト
，故障定義から故障シミュレーション１６を行ない、シ
ミュレーション結果１７を得る。この場合、故障検出率
の算出１８ではシミュレーション結果１７からその故障
検出率を算出しその他必要なレポートを得る（ステップ
１９）。
【００１１】図２は通常多重故障として扱っていた論理
ブロックの入力端子の故障を内部回路を考慮して単一故
障に分離する方法を模式的に示した図である。論理ゲー
ト２２，２３は論理ブロック２６の入力端子２１のファ
ンアウト先の論理ゲートであり、論理ゲート部２４はそ
の他の論理ゲート部分を示し、出力端子２５から出力が
得られる。
ブロックの入力端子の故障を内部回路を考慮して単一故
障に分離する方法を模式的に示した図である。論理ゲー
ト２２，２３は論理ブロック２６の入力端子２１のファ
ンアウト先の論理ゲートであり、論理ゲート部２４はそ
の他の論理ゲート部分を示し、出力端子２５から出力が
得られる。
【００１２】本実施例の故障シミュレーション方法にお
いて、図２の論理ブロック２６の入力端子に故障が指定
される場合、その入力端子２１を受け取る内部の論理ゲ
ート２２，２３の入力に多重故障の定義は行なわず、各
入力端３１および３２のように各々の論理ゲート２２，
２３の単一故障として扱うものとする。
いて、図２の論理ブロック２６の入力端子に故障が指定
される場合、その入力端子２１を受け取る内部の論理ゲ
ート２２，２３の入力に多重故障の定義は行なわず、各
入力端３１および３２のように各々の論理ゲート２２，
２３の単一故障として扱うものとする。
【００１３】この場合の故障検出率算出の場合は（１）
論理ブロックの出力端子の故障定義総数Ａ（２）論理ブ
ロックの入力端子をその単一故障に分解した故障定義総
数Ｂ （３）論理ブロックの出力端子で検出された故障数Ｃ（
４）論理ブロックがＢに示した故障中で検出された故障
数Ｄを用いて（Ｃ＋Ｄ）／（Ａ＋Ｂ）の式により故障検
出率を算出する。
論理ブロックの出力端子の故障定義総数Ａ（２）論理ブ
ロックの入力端子をその単一故障に分解した故障定義総
数Ｂ （３）論理ブロックの出力端子で検出された故障数Ｃ（
４）論理ブロックがＢに示した故障中で検出された故障
数Ｄを用いて（Ｃ＋Ｄ）／（Ａ＋Ｂ）の式により故障検
出率を算出する。
【００１４】なお（２）の故障数中には論理ブロックの
入力端子がひとつの内部論理ゲートに接続されていて単
一故障のみしか定義されない故障も含まれているものと
する。
入力端子がひとつの内部論理ゲートに接続されていて単
一故障のみしか定義されない故障も含まれているものと
する。
【００１５】
【発明の効果】以上説明したように本発明は、通常のゲ
ートアレイ，スタンダードセル等のライブラリ中の論理
ブロックを用いて設計されるＬＳＩにおいて、論理設計
者には公表されていない論理ブロック内の論理情報も使
用して検出率を算出するため、テストパタンの検出率が
従来に比較してより正確になるという効果がある。
ートアレイ，スタンダードセル等のライブラリ中の論理
ブロックを用いて設計されるＬＳＩにおいて、論理設計
者には公表されていない論理ブロック内の論理情報も使
用して検出率を算出するため、テストパタンの検出率が
従来に比較してより正確になるという効果がある。
【図１】本発明の一実施例を示した故障シミュレーショ
ンのフローチャートである。
ンのフローチャートである。
【図２】本実施例で通常多重故障として扱っていた論理
ブロックの入力端子の故障を内部回路を考慮して単一故
障に分離する方法を模式的に示したブロック図である。
ブロックの入力端子の故障を内部回路を考慮して単一故
障に分離する方法を模式的に示したブロック図である。
【図３】従来の故障シミュレーションを模式的に説明す
るブロック図である。
るブロック図である。
１１，１２，１５ ファイル
１３，１４，１６〜１９ 処理ステップ２１，３
１，３２ 入力端子 ２２，２３ 論理ゲート ２４ 論理ゲート群 ２５ 出力端子 ２６ 論理ブロック
１，３２ 入力端子 ２２，２３ 論理ゲート ２４ 論理ゲート群 ２５ 出力端子 ２６ 論理ブロック
Claims (2)
- 【請求項１】 ゲートアレイまたはスタンダードセル
方式によって設計された論理回路のネットリストから故
障シミュレーションを行なう故障シミュレーション方法
において、使用されたリブラリ中の論理ブロックの入力
・出力端子のみに故障を定義し、この故障定義から多重
故障定義を識別してそれぞれ単一故障に分解し、その故
障シミュレーション結果から多重故障を用いずに故障検
出率を算出するようにしたことを特徴とする故障シミュ
レーション方法。 - 【請求項２】 論理ブロックの出力端の故障定義総数
Ａ，前記論理ブロックの入力端子を単一故障に分解した
故障定義総数Ｂ，前記論理ブロックの出力端子で検出さ
れた故障数Ｃおよび前記単一故障に分解した時の故障中
に検出された故障数Ｄとした時、故障検出率が（Ｃ＋Ｄ
）／（Ａ＋Ｂ）で算出される請求項１記載の故障シミュ
レーション方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3007365A JPH04241040A (ja) | 1991-01-25 | 1991-01-25 | 故障シミュレーション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3007365A JPH04241040A (ja) | 1991-01-25 | 1991-01-25 | 故障シミュレーション方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04241040A true JPH04241040A (ja) | 1992-08-28 |
Family
ID=11663944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3007365A Pending JPH04241040A (ja) | 1991-01-25 | 1991-01-25 | 故障シミュレーション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04241040A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108509922A (zh) * | 2018-03-30 | 2018-09-07 | 湖南科技大学 | 一种旋转机械故障诊断方法及系统 |
-
1991
- 1991-01-25 JP JP3007365A patent/JPH04241040A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108509922A (zh) * | 2018-03-30 | 2018-09-07 | 湖南科技大学 | 一种旋转机械故障诊断方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100492041C (zh) | 生成测试模式的方法 | |
| Majhi et al. | Line coverage of path delay faults | |
| Russell et al. | Advanced simulation and test methodologies for VLSI design | |
| Li et al. | Diagnosis of resistive-open and stuck-open defects in digital CMOS ICs | |
| JPH09145800A (ja) | テストパターン生成方式 | |
| Wang et al. | Delay-fault diagnosis using timing information | |
| JPH11149491A (ja) | 故障検出率評価方法 | |
| US20020147952A1 (en) | Diagnosis of combinational logic circuit failures | |
| US20030115526A1 (en) | Method of optimizing test development for digital circuits | |
| Roncken et al. | Test quality of asynchronous circuits: A defect-oriented evaluation | |
| WO2001096835A2 (en) | Method for identifying the cause of yield loss in integrated circuit manufacture | |
| KR101544649B1 (ko) | ＳｏＣ에서의 오류율 분석 방법 | |
| Mahlstedt et al. | Simulation of non-classical faults on the gate level-the fault simulator COMSIM | |
| US6871308B1 (en) | Semiconductor inspection method | |
| JPH11265980A (ja) | 集積回路の故障検証方法 | |
| JP2773148B2 (ja) | テスト容易化回路設計方法 | |
| CN100520428C (zh) | 自动测试模式生成 | |
| JPH0470972A (ja) | 故障シミュレーション装置 | |
| JPH01156680A (ja) | 論理回路の故障診断方法 | |
| Chakraborty et al. | Robust testing for stuck-at faults | |
| JPS6375576A (ja) | 集積回路の故障検出装置 | |
| JP2830579B2 (ja) | 論理シミュレーション装置 | |
| Son et al. | Advanced fault model, diagnosis and applications for deep nanometer process | |
| JP2672893B2 (ja) | 故障シミュレーション処理装置 | |
| Michael et al. | A unified framework for generating all propagation functions for logic errors and events |