JPH0471244A - ウェハスケールｌｓ１ - Google Patents
ウェハスケールｌｓ１Info
- Publication number
- JPH0471244A JPH0471244A JP2183786A JP18378690A JPH0471244A JP H0471244 A JPH0471244 A JP H0471244A JP 2183786 A JP2183786 A JP 2183786A JP 18378690 A JP18378690 A JP 18378690A JP H0471244 A JPH0471244 A JP H0471244A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- wire
- hole
- substrate
- height
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5438—Dispositions of bond wires the bond wires having multiple connections on the same bond pad
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5453—Dispositions of bond wires connecting between multiple bond pads on a chip, e.g. daisy chain
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ウェハスケールＬＳＩに係り、特に、ワイヤボンディン
グにより多数の要素回路を配線するウェハスケールＬＳ
Ｉに関し、 ワイヤエツジショートを防止すると共に、スルーホール
マウントにより実装されたウェハスケールＬＳＩのスル
ーホールを気泡を除去して塞ぐ方法を提供することを目
的として、 基板にスルーホールマウントされた多数の要素回路を有
するウェハと、前記要素回路及び該要素回路に電源を供
給する電源供給端子間をワイヤボンデインクにより配線
するワイヤとを設けてなるウェハスケールＬＳＩにおい
て、前記基板の高さ以上で、前記ワイヤを支持する導体
の支持体をスルーホールに挿入する構成とした。また、
基板に実装された多数の要素回路を有するウェハと、前
記要素回路及び該要素回路に電源を供給する電源供給端
子間をワイヤボンディングにより配線するワイヤとを設
けてなるウェハスケールＬＳＩにおいて、前記基板の高
さ以上で、前記ワイヤを支持する支持体を前記電源供給
端子とウェハ間に設ける構成とした。
グにより多数の要素回路を配線するウェハスケールＬＳ
Ｉに関し、 ワイヤエツジショートを防止すると共に、スルーホール
マウントにより実装されたウェハスケールＬＳＩのスル
ーホールを気泡を除去して塞ぐ方法を提供することを目
的として、 基板にスルーホールマウントされた多数の要素回路を有
するウェハと、前記要素回路及び該要素回路に電源を供
給する電源供給端子間をワイヤボンデインクにより配線
するワイヤとを設けてなるウェハスケールＬＳＩにおい
て、前記基板の高さ以上で、前記ワイヤを支持する導体
の支持体をスルーホールに挿入する構成とした。また、
基板に実装された多数の要素回路を有するウェハと、前
記要素回路及び該要素回路に電源を供給する電源供給端
子間をワイヤボンディングにより配線するワイヤとを設
けてなるウェハスケールＬＳＩにおいて、前記基板の高
さ以上で、前記ワイヤを支持する支持体を前記電源供給
端子とウェハ間に設ける構成とした。
本発明は、ウェハスケールＬＳＩに係り、特に、ワイヤ
ボンディングにより多数の要素回路を配線するウェハス
ケールＬＳＩに関する。
ボンディングにより多数の要素回路を配線するウェハス
ケールＬＳＩに関する。
近年、磁気ディスクの代わりとしてＤ−ＲＡ＆ｌをウェ
ハ上に多数配置して、ウェハ全体として大容量のＤ−Ｒ
ＡＭとみなせるウェハスケールＬＳＩが注目されている
。従って、ウェハ上のＤ−ＲＡＭ全体に断線することな
く電極配線することが要求される。
ハ上に多数配置して、ウェハ全体として大容量のＤ−Ｒ
ＡＭとみなせるウェハスケールＬＳＩが注目されている
。従って、ウェハ上のＤ−ＲＡＭ全体に断線することな
く電極配線することが要求される。
【従来の技術〕
ウェハスケールＬＳＩとは、ウェハの全領域に要素回路
を集積したＬＳＩをいい、大規模集積、信号遅延時間の
短縮、システムの信頼性向上等の利点がある。ウェハ上
の要素回路は約２００程度載置される。ウェハスケール
ＬＳＩの実装の際においては、信号をウェハ周辺から取
り出すと、特定のシステムを除いては配線長が増大して
しまうので、信号はウェハの全面から均一に取り出す必
要がある（詳しくは、日経エレクトロニクス １９８７
年第６−１号第１４１−１６１頁「ウェハスケールＬＳ
Ｉの可能性と限界」 山下公−著他 を参照。）従来の
ワイヤボンディングを用いたウェハスケールＬＳＩの一
例を第３図を参照して説明する。
を集積したＬＳＩをいい、大規模集積、信号遅延時間の
短縮、システムの信頼性向上等の利点がある。ウェハ上
の要素回路は約２００程度載置される。ウェハスケール
ＬＳＩの実装の際においては、信号をウェハ周辺から取
り出すと、特定のシステムを除いては配線長が増大して
しまうので、信号はウェハの全面から均一に取り出す必
要がある（詳しくは、日経エレクトロニクス １９８７
年第６−１号第１４１−１６１頁「ウェハスケールＬＳ
Ｉの可能性と限界」 山下公−著他 を参照。）従来の
ワイヤボンディングを用いたウェハスケールＬＳＩの一
例を第３図を参照して説明する。
同図（ａ）は従来のウェハスケールＬＳＩの外観斜視図
を示す。スルーホールマウントによりウェハ１を実装す
る場合、プリント基板６（一般にこの種のプリント基板
は多層構造とされている）には、各配線層をつなぐため
にスルーホール７が設けられている。ウェハ１にはＤ−
ＲＡＭ ２が多数配置され、各Ｄ−ＲＡＭ ２間はウェ
ハプロセス時にＡＩで電気的に接続される。これにより
ウェハｌは全体として大容量のＤ−ＲＡＭとみなすこと
ができる。しかし、従来のワイヤボンディングと異なり
、中央の叶ＲＡＭ ２に電源を供給するためには電源供
給用のＡｕメツキリード８からワイヤ４を延ばさければ
ならない。その際、同図（ｂ）及び（Ｃ）のように、ス
ルーホール７を塞ぐレジスト１１をプリント基板６の裏
面に付け、Ｄ−ＲＡＭ ２の電源パッドと電源供給用の
Ａｕメツキリード８とをワイヤ４でスティッチボンドし
て結線する方法を採っていた。
を示す。スルーホールマウントによりウェハ１を実装す
る場合、プリント基板６（一般にこの種のプリント基板
は多層構造とされている）には、各配線層をつなぐため
にスルーホール７が設けられている。ウェハ１にはＤ−
ＲＡＭ ２が多数配置され、各Ｄ−ＲＡＭ ２間はウェ
ハプロセス時にＡＩで電気的に接続される。これにより
ウェハｌは全体として大容量のＤ−ＲＡＭとみなすこと
ができる。しかし、従来のワイヤボンディングと異なり
、中央の叶ＲＡＭ ２に電源を供給するためには電源供
給用のＡｕメツキリード８からワイヤ４を延ばさければ
ならない。その際、同図（ｂ）及び（Ｃ）のように、ス
ルーホール７を塞ぐレジスト１１をプリント基板６の裏
面に付け、Ｄ−ＲＡＭ ２の電源パッドと電源供給用の
Ａｕメツキリード８とをワイヤ４でスティッチボンドし
て結線する方法を採っていた。
なお、同図（ｂ）及び（Ｃ）は任意のＡｕメツキリード
８における同図（ａ）のＹ方向断面図である。
８における同図（ａ）のＹ方向断面図である。
同図（ｂ）はウェハ端部のＤ−ＲＡＭが良品の場合、同
図（Ｃ）は不良品の場合を示す。この時電源を供給され
るのは良品Ｄ−ＲＡＭ ２のみであり、不良品Ｄ−ＲＡ
Ｍ ３にはスティッチボンドされない。信号ラインにつ
いては、上記のスティッチボンドとは別にＤ−ＲＡＭの
信号用パッドとプリント基板の信号用のＡｕメツキリー
ド８とをワイヤ４で結線する方法を採っている。
図（Ｃ）は不良品の場合を示す。この時電源を供給され
るのは良品Ｄ−ＲＡＭ ２のみであり、不良品Ｄ−ＲＡ
Ｍ ３にはスティッチボンドされない。信号ラインにつ
いては、上記のスティッチボンドとは別にＤ−ＲＡＭの
信号用パッドとプリント基板の信号用のＡｕメツキリー
ド８とをワイヤ４で結線する方法を採っている。
一方、例えばサーフイスマウントによりウェハを実装し
、配線をワイヤボンディングで行う場合でも、第４図の
ようにスルーホールマウントの場合と同様の方法を採っ
ていた。第４図は第２の従来例を説明するための図であ
り、第４図（ａ）及び（ｂ）はスルーホールがない以外
は第３図（ａ）及び（ｂ）と同じである。ここで、第４
図（ａ）はサーフイスマウントにより実装したウェハス
ケールＬＳＩのワイヤボンディングの外観斜視図で、同
図（ｂ）は同図（ａ）のＡｕメツキリード８のＹ方向の
断面図である。
、配線をワイヤボンディングで行う場合でも、第４図の
ようにスルーホールマウントの場合と同様の方法を採っ
ていた。第４図は第２の従来例を説明するための図であ
り、第４図（ａ）及び（ｂ）はスルーホールがない以外
は第３図（ａ）及び（ｂ）と同じである。ここで、第４
図（ａ）はサーフイスマウントにより実装したウェハス
ケールＬＳＩのワイヤボンディングの外観斜視図で、同
図（ｂ）は同図（ａ）のＡｕメツキリード８のＹ方向の
断面図である。
第１の従来例においては、■プリント基板の裏面をレジ
ストで塞いでいるのでスルーホール内に気泡が混入し、
その後の樹脂を塗布する工程後もかかる気泡が除去でき
ず、各層間が電気的に十分接続できないばかりか、その
後の熱処理等で気泡が膨張し、ウェハスケールＬＳＩを
破損するといった課題があった。■また、Ａｕメツキリ
ードかチップ面よりも６００μｍ程度低く、ワイヤ面が
長くなるにためにワイヤが図中線Ａで囲った部分でエツ
ジショートする課題もあった。ウェハｌのエツジ部では
一般に、絶縁体のコーティング等か及ばず、また、ワイ
ヤ４も絶縁体でコーティングされていないからである。
ストで塞いでいるのでスルーホール内に気泡が混入し、
その後の樹脂を塗布する工程後もかかる気泡が除去でき
ず、各層間が電気的に十分接続できないばかりか、その
後の熱処理等で気泡が膨張し、ウェハスケールＬＳＩを
破損するといった課題があった。■また、Ａｕメツキリ
ードかチップ面よりも６００μｍ程度低く、ワイヤ面が
長くなるにためにワイヤが図中線Ａで囲った部分でエツ
ジショートする課題もあった。ウェハｌのエツジ部では
一般に、絶縁体のコーティング等か及ばず、また、ワイ
ヤ４も絶縁体でコーティングされていないからである。
■そして、第２の従来例においては、ウェハｌの端部に
不良品Ｄ−ＲＡＭ ３がある場合や、Ａｕメツキリード
８がウェハの端部より離れている場合等ワイヤ長し、が
長くなりエツジショートする課題かあった。なお、具体
的には第４図（ｂ）おいて、不良品Ｄ−ＲＡＭ ３の中
央とＡｕメツキリード８との中央との距離が１０ｍｍ程
度になると同図のようにワイヤエツジショートが生じる
（典型的なワイヤボンディングでは３闘程度である）。
不良品Ｄ−ＲＡＭ ３がある場合や、Ａｕメツキリード
８がウェハの端部より離れている場合等ワイヤ長し、が
長くなりエツジショートする課題かあった。なお、具体
的には第４図（ｂ）おいて、不良品Ｄ−ＲＡＭ ３の中
央とＡｕメツキリード８との中央との距離が１０ｍｍ程
度になると同図のようにワイヤエツジショートが生じる
（典型的なワイヤボンディングでは３闘程度である）。
そこで、上記課題に鑑み、ワイヤエツジショートを防止
すると共に、スルーホールマウントにより実装されたウ
ェハスケールＬＳＩのスルーホールを気泡を除去して塞
ぐ方法を提供することを目的として、以下の手段を設け
た。
すると共に、スルーホールマウントにより実装されたウ
ェハスケールＬＳＩのスルーホールを気泡を除去して塞
ぐ方法を提供することを目的として、以下の手段を設け
た。
上記課題を解決すべく、本発明を、基板６にスルーホー
ルマウントされた多数の要素回路２を有するウェハｌと
、前記要素回路２及び該要素回路２に電源を供給する電
源供給端子８間をワイヤボンディングにより配線するワ
イヤ４とを設けてなるウェハスケールＬＳＩにおいて、
前記基板６の高さ以上で、前記ワイヤ４を支持する導体
の支持体１１をスルーホール７に挿入する構成とした。
ルマウントされた多数の要素回路２を有するウェハｌと
、前記要素回路２及び該要素回路２に電源を供給する電
源供給端子８間をワイヤボンディングにより配線するワ
イヤ４とを設けてなるウェハスケールＬＳＩにおいて、
前記基板６の高さ以上で、前記ワイヤ４を支持する導体
の支持体１１をスルーホール７に挿入する構成とした。
また、基板６に実装された多数の要素回路２を存するウ
ェハｌと、前記要素回路２及び該要素回路２に電源を供
給する電源供給端子８間をワイヤボンディングにより配
線するワイヤ４とを設けてなるウェハスケールＬＳＩに
おいて、前記基板６の高さ以上で、前記ワイヤ４を支持
する支持体１１を前記電源供給端子８とウェハ１間に設
ける構成とした。
ェハｌと、前記要素回路２及び該要素回路２に電源を供
給する電源供給端子８間をワイヤボンディングにより配
線するワイヤ４とを設けてなるウェハスケールＬＳＩに
おいて、前記基板６の高さ以上で、前記ワイヤ４を支持
する支持体１１を前記電源供給端子８とウェハ１間に設
ける構成とした。
例えば、スルーホールマウントされたウェハスケールＬ
ＳＩの場合、スルーホール７内に固体の支持体１１を挿
入し、それから裏面を封着できるのでスルーホール７内
に気泡が混入することを防ぐ。これにより、課題■を解
決する。また、かかる支持体１１は基板より高いので、
基板６０表面に突出する。そして、かかる突出した支持
体によりワイヤ４が弛むことな（支持され、ワイヤエツ
ジショートを防ぎ、課題■を解決する。
ＳＩの場合、スルーホール７内に固体の支持体１１を挿
入し、それから裏面を封着できるのでスルーホール７内
に気泡が混入することを防ぐ。これにより、課題■を解
決する。また、かかる支持体１１は基板より高いので、
基板６０表面に突出する。そして、かかる突出した支持
体によりワイヤ４が弛むことな（支持され、ワイヤエツ
ジショートを防ぎ、課題■を解決する。
一方、ウェハｌと電源供給端子８との間に基板６より高
い支持体１１を載置し、それを中継してワイヤボンディ
ングを行うことにより、ワイヤ４の弛みを防ぎ、ワイヤ
エツジショートも防ぐことができ、課題■を解決する。
い支持体１１を載置し、それを中継してワイヤボンディ
ングを行うことにより、ワイヤ４の弛みを防ぎ、ワイヤ
エツジショートも防ぐことができ、課題■を解決する。
第１図は本発明の第１の実施例のウェハスケールＬＳＩ
である。かかるウェハｌはプリント基板６にスルーホー
ルマウントされている。一般に多層構造のプリント基板
６への実装方法としてはスルーホールマウントされるこ
とが多いからである。
である。かかるウェハｌはプリント基板６にスルーホー
ルマウントされている。一般に多層構造のプリント基板
６への実装方法としてはスルーホールマウントされるこ
とが多いからである。
なお、プリント基板６とウェハｌとはその間にある接着
材５により接着されている。
材５により接着されている。
同図（ａ）は第３図（ｂ）に対応し、ウェハ端に不良品
のＤ−ＲＡＭ ３が配置している場合を示し、第１図（
ｂ）は第３図（Ｃ）に対応し、ウェハ端に良品のＤ−Ｒ
Ａｌｉ［２が配置している場合を示している。ウェハ上
のＤ−ＲＡＭが良品か不良品かはプローブ等により検査
されるか、Ｄ−ＲＡＭ全体で１つのウェハを構成してい
るため、たとえ不良品であっても除去されることはない
。
のＤ−ＲＡＭ ３が配置している場合を示し、第１図（
ｂ）は第３図（Ｃ）に対応し、ウェハ端に良品のＤ−Ｒ
Ａｌｉ［２が配置している場合を示している。ウェハ上
のＤ−ＲＡＭが良品か不良品かはプローブ等により検査
されるか、Ｄ−ＲＡＭ全体で１つのウェハを構成してい
るため、たとえ不良品であっても除去されることはない
。
本実施例では、スルーホール７内にかかるスルーホール
７とほぼ同径で導体のピン１１を支持体として挿入・装
填している。一般に多層構造をとるプリント基板６の各
層間の導通を図るために導体とし、スルーホール７内に
気泡の混入を防ぐべく、スルーホール７とほぼ同径とし
である。また、プリント基板６の裏面側のかかるビン１
１の端は半田付け１２されている。即ち、本実施例では
棒状の支持体たるビン１１をスルーホール７に挿入して
その後裏面を封着する方法を採っている。これにより、
スルーホール７内に気泡は混入することないので、課題
■は解決できる。なお、ビン１１の高さはウェハｌの高
さとほぼ同一であるが、多少の高低は本発明の目的に影
響しない。ビン１１を中継することによりＡｕメツキリ
ード８とウェハｌとの間のスティッチ長が短（なればよ
いからである。なお、Ａｕメツキリード８とウェハ１と
の差は一般に６００μｍ程度である。かかるビン１１を
中継してワイヤボンディングがウェハｌ上の要素回路た
るＤ−ＲＡＭ ２及び電源供給端子たるＡｕメツキリー
ド８になされる。即ち、Ｄ−ＲＡＭ ２の電源パッドと
Ａｕメツキリード８とがワイヤ４によりスティッチボン
ドされる。
７とほぼ同径で導体のピン１１を支持体として挿入・装
填している。一般に多層構造をとるプリント基板６の各
層間の導通を図るために導体とし、スルーホール７内に
気泡の混入を防ぐべく、スルーホール７とほぼ同径とし
である。また、プリント基板６の裏面側のかかるビン１
１の端は半田付け１２されている。即ち、本実施例では
棒状の支持体たるビン１１をスルーホール７に挿入して
その後裏面を封着する方法を採っている。これにより、
スルーホール７内に気泡は混入することないので、課題
■は解決できる。なお、ビン１１の高さはウェハｌの高
さとほぼ同一であるが、多少の高低は本発明の目的に影
響しない。ビン１１を中継することによりＡｕメツキリ
ード８とウェハｌとの間のスティッチ長が短（なればよ
いからである。なお、Ａｕメツキリード８とウェハ１と
の差は一般に６００μｍ程度である。かかるビン１１を
中継してワイヤボンディングがウェハｌ上の要素回路た
るＤ−ＲＡＭ ２及び電源供給端子たるＡｕメツキリー
ド８になされる。即ち、Ｄ−ＲＡＭ ２の電源パッドと
Ａｕメツキリード８とがワイヤ４によりスティッチボン
ドされる。
第１図（ａ）では、ウェハｌの端部は不良品のＤ−ＲＡ
Ｍ ３であり、それを飛ばして良品Ｄ−ＲＡＭ ２に接
続される。なお、不良品のＤ−’、ｌ′ｏＭ ３は予め
分かっている。ビン１１はウェハ１とほぼ同じ高さにあ
るためワイヤ４の弛みがなくワイヤエツジショートが有
効に防止できる。
Ｍ ３であり、それを飛ばして良品Ｄ−ＲＡＭ ２に接
続される。なお、不良品のＤ−’、ｌ′ｏＭ ３は予め
分かっている。ビン１１はウェハ１とほぼ同じ高さにあ
るためワイヤ４の弛みがなくワイヤエツジショートが有
効に防止できる。
第１図（ｂ）の端部は良品のＤ−ＲＡＭ ２であるか、
この場合もスティッチ長が短（なるのでワイヤエツジシ
ョートをより有効に防止できる。
この場合もスティッチ長が短（なるのでワイヤエツジシ
ョートをより有効に防止できる。
第２図は本発明の第２の実施例によるウェハスケールＬ
ＳＩである。同図はウェハスケールＬＳＩの実装をスル
ーホールマウントに限定していない。従って、サーフェ
スマウントにより実装されたウェハスケールＬＳＩにも
適用できる。本実施例では、ワイヤ４の支持体としてビ
ンを１３を２本用い、かかる２本のビン１３を中継して
、Ａｕメツキリード８からウェハスケールＬＳＩに導通
ずる。かくて、スティッチ長り、はり、より短縮し、具
体的には４〜５ｍとでき、前述の通常のワイヤボンディ
ングの間隔に近くなっている。ウェハ１の高さは４９０
μｍ程度でＡｕメツキリード８の高さはｌＯμｍ程度で
あり、その高低差を除々に吸収すべく、ビン１３の高さ
はウェハｌの側から除々に低くなっている。なお、本実
施例では支持体をビンとしたが、Ａｕメツキリード８と
ウェハｌとの間にあってワイヤ４を中継するものであれ
ば、台等でもよく、また、支持体としてビンを用いる場
合でもその数は限定されない。
ＳＩである。同図はウェハスケールＬＳＩの実装をスル
ーホールマウントに限定していない。従って、サーフェ
スマウントにより実装されたウェハスケールＬＳＩにも
適用できる。本実施例では、ワイヤ４の支持体としてビ
ンを１３を２本用い、かかる２本のビン１３を中継して
、Ａｕメツキリード８からウェハスケールＬＳＩに導通
ずる。かくて、スティッチ長り、はり、より短縮し、具
体的には４〜５ｍとでき、前述の通常のワイヤボンディ
ングの間隔に近くなっている。ウェハ１の高さは４９０
μｍ程度でＡｕメツキリード８の高さはｌＯμｍ程度で
あり、その高低差を除々に吸収すべく、ビン１３の高さ
はウェハｌの側から除々に低くなっている。なお、本実
施例では支持体をビンとしたが、Ａｕメツキリード８と
ウェハｌとの間にあってワイヤ４を中継するものであれ
ば、台等でもよく、また、支持体としてビンを用いる場
合でもその数は限定されない。
以上説明したように本発明によれば、従来不可能であっ
たスティッチ長を短縮し、ウェハ端でのワイヤエツジシ
ョートを回避できる。また、スルーホールマウントによ
り実装されたウェハスケールＬＳＩのスルーホールを気
泡なしに塞ぐことかできる。
たスティッチ長を短縮し、ウェハ端でのワイヤエツジシ
ョートを回避できる。また、スルーホールマウントによ
り実装されたウェハスケールＬＳＩのスルーホールを気
泡なしに塞ぐことかできる。
第１図は本発明の第トの実施例を説明するための要部断
面図、 第２図は本発明の第２の実施例を説明するための要部断
面図、 ゛第３図は第１の従来例を説明するための図、第４図は
第１の従来例を説明するための図である。 図において、 ｌはウェハ、 ２は良品Ｄ−ＲＡＭ 。 ３は不良品Ｄ−ＲＡＭ、 ４はワイヤ、 ５は接着材、 ６はプリント基板、 ７はスルーホール、 ８はＡｕメツキリード、 ９はＡｕメツキリードのボンディング点、１０はウェハ
上のボンディング点、 １１はビン １２は半田、 １３はビン Ｌｌｌはワイヤ長、 Ｌｍはスティッチ長 を示す。 本発明の第１の実施例を説明するだめの要部断面図第１
図 を 本発明の第２の実施例を説明するための要部断面図第２
図 第１の従来例を説明するための図
面図、 第２図は本発明の第２の実施例を説明するための要部断
面図、 ゛第３図は第１の従来例を説明するための図、第４図は
第１の従来例を説明するための図である。 図において、 ｌはウェハ、 ２は良品Ｄ−ＲＡＭ 。 ３は不良品Ｄ−ＲＡＭ、 ４はワイヤ、 ５は接着材、 ６はプリント基板、 ７はスルーホール、 ８はＡｕメツキリード、 ９はＡｕメツキリードのボンディング点、１０はウェハ
上のボンディング点、 １１はビン １２は半田、 １３はビン Ｌｌｌはワイヤ長、 Ｌｍはスティッチ長 を示す。 本発明の第１の実施例を説明するだめの要部断面図第１
図 を 本発明の第２の実施例を説明するための要部断面図第２
図 第１の従来例を説明するための図
Claims (2)
- （１）基板（６）にスルーホールマウントされた多数の
要素回路（２）を有するウェハ（１）と、前記要素回路
（２）及び該要素回路（２）に電源を供給する電源供給
端子（８）間をワイヤボンディングにより配線するワイ
ヤ（４）とを設けてなるウェハスケールＬＳＩにおいて
、 前記基板（６）の高さ以上で、前記ワイヤ（４）を支持
する導体の支持体（１１）をスルーホール（７）に挿入
したことを特徴とするウェハスケールＬＳＩ。 - （２）基板（６）に実装された多数の要素回路（２）を
有するウェハ（１）と、前記要素回路（２）及び該要素
回路（２）に電源を供給する電源供給端子（８）間をワ
イヤボンディングにより配線するワイヤ（４）とを設け
てなるウェハスケールＬＳＩにおいて、 前記基板（６）の高さ以上で、前記ワイヤ（４）を支持
する支持体（１１）を前記電源供給端子（８）とウェハ
（１）間に設けたことを特徴とするウェハスケールＬＳ
Ｉ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2183786A JPH0471244A (ja) | 1990-07-11 | 1990-07-11 | ウェハスケールｌｓ１ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2183786A JPH0471244A (ja) | 1990-07-11 | 1990-07-11 | ウェハスケールｌｓ１ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0471244A true JPH0471244A (ja) | 1992-03-05 |
Family
ID=16141910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2183786A Pending JPH0471244A (ja) | 1990-07-11 | 1990-07-11 | ウェハスケールｌｓ１ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0471244A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013179369A (ja) * | 2003-05-02 | 2013-09-09 | Orthodyne Electronics Corp | リボンボンディング |
-
1990
- 1990-07-11 JP JP2183786A patent/JPH0471244A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013179369A (ja) * | 2003-05-02 | 2013-09-09 | Orthodyne Electronics Corp | リボンボンディング |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4453176A (en) | LSI Chip carrier with buried repairable capacitor with low inductance leads | |
| US5280193A (en) | Repairable semiconductor multi-package module having individualized package bodies on a PC board substrate | |
| US6882546B2 (en) | Multiple die interconnect system | |
| US6002178A (en) | Multiple chip module configuration to simplify testing process and reuse of known-good chip-size package (CSP) | |
| US6392428B1 (en) | Wafer level interposer | |
| JPH04261035A (ja) | 集積回路実装装置 | |
| JP2000304773A (ja) | コンタクトストラクチャのパッケージング・相互接続 | |
| US3555364A (en) | Microelectronic modules and assemblies | |
| US5383269A (en) | Method of making three dimensional integrated circuit interconnect module | |
| JPH038352A (ja) | 半導体装置 | |
| WO1999054932A1 (en) | Leadless array package | |
| US4546413A (en) | Engineering change facility on both major surfaces of chip module | |
| US20050224942A1 (en) | Semiconductor device with a plurality of ground planes | |
| US6251695B1 (en) | Multichip module packaging process for known good die burn-in | |
| JPH0471244A (ja) | ウェハスケールｌｓ１ | |
| KR100260276B1 (ko) | 수직 리드 온칩 패키지 | |
| RU2134466C1 (ru) | Носитель кристалла ис | |
| JPH0353536A (ja) | 導体のボンディング方法 | |
| JPH0817222B2 (ja) | 集積回路チップのための低外形、高密度のパッケージとする装置 | |
| JPH0365662B2 (ja) | ||
| JPS60138948A (ja) | 半導体装置用パツケ−ジ | |
| JP3475944B2 (ja) | 電子部品の実装構造 | |
| US5519579A (en) | Method and apparatus for replacing directly attached chip | |
| US20030062616A1 (en) | Electrically conductive path through a dielectric material | |
| JPS6225437A (ja) | 多層配線基板 |