JPS60138948A - 半導体装置用パツケ−ジ - Google Patents
半導体装置用パツケ−ジInfo
- Publication number
- JPS60138948A JPS60138948A JP58246878A JP24687883A JPS60138948A JP S60138948 A JPS60138948 A JP S60138948A JP 58246878 A JP58246878 A JP 58246878A JP 24687883 A JP24687883 A JP 24687883A JP S60138948 A JPS60138948 A JP S60138948A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- pin head
- substrate
- pin
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、集積回路等のパッケージ、特に外 ニ〔発
明の技術分野〕 部導電路となるビンやリードの接合構造に関する １′
ものである。 （ 第１１＆は従来のパッケージの一例を示す斜視図、□第
２図はその断固図、＃！３図はピンの接着部分の拡大図
である。
明の技術分野〕 部導電路となるビンやリードの接合構造に関する １′
ものである。 （ 第１１＆は従来のパッケージの一例を示す斜視図、□第
２図はその断固図、＃！３図はピンの接着部分の拡大図
である。
これらの図において、セラミックのパッケージ基板１の
表面に・はチップを接着するためのダイポンド部２と、
チップの電極からパッケージの外部電極への電気的接続
を行うためのワイヤポンド用の配＊Ｓが形成されている
。この配線３とダイポンド部２の一部はパッケージ基板
１０表面に分布して配・置されたバッド４に接続されて
いる。このパッド４にはパッケージの外部電極端子であ
るピン５カ（ろ）材等で電気的２機械的に接続されてい
る。 ・′ □ ビシ５は第２図、第３図に示すように、ピン部分５ｍと
ピン頭部５ｂで構成されており、ピン頭部５ｂが銀ろ５
尋の高温のろう材５ｄ等でパッケージ基板１のバッド４
に接着されている。そして。
表面に・はチップを接着するためのダイポンド部２と、
チップの電極からパッケージの外部電極への電気的接続
を行うためのワイヤポンド用の配＊Ｓが形成されている
。この配線３とダイポンド部２の一部はパッケージ基板
１０表面に分布して配・置されたバッド４に接続されて
いる。このパッド４にはパッケージの外部電極端子であ
るピン５カ（ろ）材等で電気的２機械的に接続されてい
る。 ・′ □ ビシ５は第２図、第３図に示すように、ピン部分５ｍと
ピン頭部５ｂで構成されており、ピン頭部５ｂが銀ろ５
尋の高温のろう材５ｄ等でパッケージ基板１のバッド４
に接着されている。そして。
こめ；セツケニジ構造においては、ビン５が外部ストＶ
スによってノ゛（ジケージ基板１から剥離しにくいよう
黴、パッケージ基板１にピン５が通る孔６が設置ｆられ
ている。
スによってノ゛（ジケージ基板１から剥離しにくいよう
黴、パッケージ基板１にピン５が通る孔６が設置ｆられ
ている。
第４図は従来のパッケージの他の例を示す斜視図、第５
図はその断面図、第６図はビン接着部分の拡大図である
。この従来例においては、ビン５はパッケージ基板１の
表面に垂直に立て（接着され工いる。この従来例は第１
図の従来例にくらベビン５が通る孔６が不要である。
図はその断面図、第６図はビン接着部分の拡大図である
。この従来例においては、ビン５はパッケージ基板１の
表面に垂直に立て（接着され工いる。この従来例は第１
図の従来例にくらベビン５が通る孔６が不要である。
さて、上記２つの従来例は、いずれもビン５のピン頭部
５ｂを接着するためのパッド４はピン頭部５ｂより大き
く、したがって、ろう材５Ｃは図示のようにピン頭部５
ｂの側面に濡れ上ってメニスカスを形成する。
５ｂを接着するためのパッド４はピン頭部５ｂより大き
く、したがって、ろう材５Ｃは図示のようにピン頭部５
ｂの側面に濡れ上ってメニスカスを形成する。
このように、従来のパッケージにおいては、大きなバン
ド４が必要となる。そのため集積回路の□集積度が上っ
て外部゛端子の数か増して（ると、ビン５は２列、３列
と複数列必要となってくるため、ビン５間に配線を走ら
せる必要が生じて（ると、大きなパッド４では配＃ｊｖ
通すことができなくなる。
ド４が必要となる。そのため集積回路の□集積度が上っ
て外部゛端子の数か増して（ると、ビン５は２列、３列
と複数列必要となってくるため、ビン５間に配線を走ら
せる必要が生じて（ると、大きなパッド４では配＃ｊｖ
通すことができなくなる。
このように、従来のパッケージ、特にセラミックパッケ
ージのビン５はパッケージのアセンブリ工程での熱処理
に耐え、かつ機械的ストレスに対し接着不ｊＬヲ起さな
いようにするため、パッド４を大きくしていたので、ピ
ン５間や配＃ｉ！３間にさらに配線を施すことができな
い欠点があった。
ージのビン５はパッケージのアセンブリ工程での熱処理
に耐え、かつ機械的ストレスに対し接着不ｊＬヲ起さな
いようにするため、パッド４を大きくしていたので、ピ
ン５間や配＃ｉ！３間にさらに配線を施すことができな
い欠点があった。
この発明は、上記欠点を除去するためになされたもので
、バンドを可能な限り小さくし、ろう材での接合面積を
小さくする一方、ろう材と接着剤を並用することによっ
て、接着カケ従来の大きなパッドと同様にして必要な配
線をピン頭部の近（まで施すことができるようにしたも
のである。以下、この発明について説明する。
、バンドを可能な限り小さくし、ろう材での接合面積を
小さくする一方、ろう材と接着剤を並用することによっ
て、接着カケ従来の大きなパッドと同様にして必要な配
線をピン頭部の近（まで施すことができるようにしたも
のである。以下、この発明について説明する。
第７図はこの発明の一実施例を示す要部の断面図である
。
。
この図で、４′はパッドで、電気的な必要条件を分は、
エポキシ、ポリイミド等の絶縁性を有する接着材５ｄに
よって接着する。この結果、ピン明部５ｂの下方のパッ
ケージ基板１上に、配置１！ＡＴを施すことが可能とな
り、素子の集積化に伴う外部端子の増大に対処すること
ができる。
エポキシ、ポリイミド等の絶縁性を有する接着材５ｄに
よって接着する。この結果、ピン明部５ｂの下方のパッ
ケージ基板１上に、配置１！ＡＴを施すことが可能とな
り、素子の集積化に伴う外部端子の増大に対処すること
ができる。
なお、外部端子は上記のビン５に限らずリード状等の細
条片であればよく、また、形状、材質には限定されない
。
条片であればよく、また、形状、材質には限定されない
。
以上説明したように、この発明はパッケージ基板に施し
た金属配線のパッドと、外部導電路としての細条片との
接着を、ろう材と接着剤とを併用して行ったので、パッ
ドの大きさを必要最小限と：することができ、したがっ
て、集積回路の集積度が上って外部端子の数が増加して
も、これに十分。
た金属配線のパッドと、外部導電路としての細条片との
接着を、ろう材と接着剤とを併用して行ったので、パッ
ドの大きさを必要最小限と：することができ、したがっ
て、集積回路の集積度が上って外部端子の数が増加して
も、これに十分。
Ｋ対応することかで゛きる利点がある。 ：
第１図は従来のパッケージの一例衝示す要部の：斜視図
、第２図はその断面拡大図、第３図は同じ：（ビンの接
着部分の拡大図、第４図は従来のパッ□ケージの他の例
を示す要部の斜視図、第５図はそ□の断面拡大図、第６
図は同じくビンの接層部分の□拡大図、第７図はこの発
明の一実施例を示すビンの接着部分の拡大図である。 図中、１はパッケージ基板、２はダイポンド部。 ３は配線、４はパッド、５はビン、５ｍはビン部分、５
ｂはピン頭部、５ｃはろう材、５ｄは接着剤、Ｔは配線
である。なお、図中の同一符号は同一または和尚部分を
示す。 代理人 大岩増ｊｓ（外２名） 第１図 第２図 第３図 第４図 第５図 第６図
、第２図はその断面拡大図、第３図は同じ：（ビンの接
着部分の拡大図、第４図は従来のパッ□ケージの他の例
を示す要部の斜視図、第５図はそ□の断面拡大図、第６
図は同じくビンの接層部分の□拡大図、第７図はこの発
明の一実施例を示すビンの接着部分の拡大図である。 図中、１はパッケージ基板、２はダイポンド部。 ３は配線、４はパッド、５はビン、５ｍはビン部分、５
ｂはピン頭部、５ｃはろう材、５ｄは接着剤、Ｔは配線
である。なお、図中の同一符号は同一または和尚部分を
示す。 代理人 大岩増ｊｓ（外２名） 第１図 第２図 第３図 第４図 第５図 第６図
Claims (1)
- 【特許請求の範囲】 絶縁材料からなり表面に所畳めパターンの金属配線が施
されたパッケージ基板と、この金属配線に形成されたパ
ッドに外部導電路としての細条片を電気的２機械的に接
着した半導体装置用バッグ□１ １： さな大きさとしてこれにろう材により前記細条片 ・１
を接着し、さらに接着剤を用いて前記接着部分ｖ１１補
強したこと１徴とする半導体装置用パック−１，′ジ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58246878A JPS60138948A (ja) | 1983-12-27 | 1983-12-27 | 半導体装置用パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58246878A JPS60138948A (ja) | 1983-12-27 | 1983-12-27 | 半導体装置用パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60138948A true JPS60138948A (ja) | 1985-07-23 |
Family
ID=17155078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58246878A Pending JPS60138948A (ja) | 1983-12-27 | 1983-12-27 | 半導体装置用パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60138948A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH022151A (ja) * | 1988-06-15 | 1990-01-08 | Hitachi Ltd | パッケージ構造体 |
| WO1992020100A1 (en) * | 1991-04-30 | 1992-11-12 | International Business Machines Corporation | A ceramic substrate having a protective coating and method of protection |
| EP0595752A1 (en) * | 1992-10-30 | 1994-05-04 | International Business Machines Corporation | Interconnect structure having improved metallization |
| JP2009283815A (ja) * | 2008-05-26 | 2009-12-03 | Kyocera Corp | 電子部品搭載用基板 |
| JP2010109058A (ja) * | 2008-10-29 | 2010-05-13 | Kyocera Corp | 電子部品搭載用基板 |
-
1983
- 1983-12-27 JP JP58246878A patent/JPS60138948A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH022151A (ja) * | 1988-06-15 | 1990-01-08 | Hitachi Ltd | パッケージ構造体 |
| WO1992020100A1 (en) * | 1991-04-30 | 1992-11-12 | International Business Machines Corporation | A ceramic substrate having a protective coating and method of protection |
| JPH05136313A (ja) * | 1991-04-30 | 1993-06-01 | Internatl Business Mach Corp <Ibm> | セラミツク基板上の保護被覆 |
| EP0595752A1 (en) * | 1992-10-30 | 1994-05-04 | International Business Machines Corporation | Interconnect structure having improved metallization |
| US5436412A (en) * | 1992-10-30 | 1995-07-25 | International Business Machines Corporation | Interconnect structure having improved metallization |
| JP2009283815A (ja) * | 2008-05-26 | 2009-12-03 | Kyocera Corp | 電子部品搭載用基板 |
| JP2010109058A (ja) * | 2008-10-29 | 2010-05-13 | Kyocera Corp | 電子部品搭載用基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5942795A (en) | Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly | |
| US4949224A (en) | Structure for mounting a semiconductor device | |
| US6414382B1 (en) | Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument | |
| US6188127B1 (en) | Semiconductor packing stack module and method of producing the same | |
| US5367435A (en) | Electronic package structure and method of making same | |
| US4724472A (en) | Semiconductor device | |
| JP2570637B2 (ja) | Ｍｃｍキャリア | |
| US5477082A (en) | Bi-planar multi-chip module | |
| JP3851797B2 (ja) | ボールグリッドアレーパッケージとそれに用いられる回路基板 | |
| JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
| JPH1056129A (ja) | 積層型ボトムリード半導体パッケージ | |
| US4731700A (en) | Semiconductor connection and crossover apparatus | |
| JPH04273451A (ja) | 半導体装置 | |
| JP3847602B2 (ja) | 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 | |
| JPH0558657B2 (ja) | ||
| JPH0563138A (ja) | 半導体集積回路装置 | |
| JPH0637233A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH1084011A (ja) | 半導体装置及びこの製造方法並びにその実装方法 | |
| US6963129B1 (en) | Multi-chip package having a contiguous heat spreader assembly | |
| JPS63136642A (ja) | 二層式半導体集積回路 | |
| JPS58218130A (ja) | 混成集積回路 | |
| JPH11260850A (ja) | 半導体装置およびその製造方法 | |
| JPH0358537B2 (ja) | ||
| JPS63229842A (ja) | 表面実装用パツケ−ジ | |
| JPH07283274A (ja) | 半導体装置及び接合シート |