JPH047140B2 - - Google Patents
Info
- Publication number
- JPH047140B2 JPH047140B2 JP11791382A JP11791382A JPH047140B2 JP H047140 B2 JPH047140 B2 JP H047140B2 JP 11791382 A JP11791382 A JP 11791382A JP 11791382 A JP11791382 A JP 11791382A JP H047140 B2 JPH047140 B2 JP H047140B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse signal
- input
- signal
- output
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 6
- 230000003111 delayed effect Effects 0.000 claims description 5
- 230000000630 rising effect Effects 0.000 claims description 5
- 230000003321 amplification Effects 0.000 claims 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of DC offset
- H04L25/062—Setting decision thresholds using feedforward techniques only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、パルス到来時間（Time of
Arrival；以下、TOAと称す）またはパルス繰返
し周期（Pulse Repetition Interval；以下、PRI
と称す）あるいはパルス幅（Pulse Width；以
下、PWと称す）等を精測するために使用され
る、トリガ信号を生成する正規化パルス発生回路
に関する。[Detailed Description of the Invention] [Technical Field of the Invention] This invention relates to a pulse arrival time (Time of arrival).
Arrival (hereinafter referred to as TOA) or Pulse Repetition Interval (hereinafter referred to as PRI)
The present invention relates to a normalized pulse generation circuit that generates a trigger signal, which is used to accurately measure pulse width (hereinafter referred to as PW) or pulse width (hereinafter referred to as PW).
一般に、TOA，PRI，PW等のようなパルスの
時間領域情報は、第１図ｂに示す入力パルス信号
Ｓと所定のスレツシユホールドレベル（以下、閾
値と称す）VTHとを比較して同図ｃに示すような
トリガ信号を作成し、これをカウントすることに
より測定される。このようにして生成されたパル
ス信号は同図ａに示す如く入力パルス信号Ｓの立
上がり、立下がりに対応して生成されたパルス信
号に比べ、立上がり時、立下がり時にそれぞれ
Δtr，Δtfなる遅延が生じる。
Generally, the time domain information of pulses such as TOA, PRI, PW, etc. is determined by comparing the input pulse signal S shown in Figure 1b with a predetermined threshold level (hereinafter referred to as threshold value) V TH . It is measured by creating a trigger signal as shown in Figure c and counting it. The pulse signal generated in this way has Δt r and Δt f at the rising edge and falling edge, respectively, compared to the pulse signal generated in response to the rising edge and falling edge of the input pulse signal S , as shown in FIG . There will be delays.
ここで、入力パルス信号Ｓのパルス振幅を
VPo、立上がり時間、立下がり時間をそれぞれtr，
tf（但し、tr，tfはパルス振幅VPoの10％レベルか
ら90％レベルに対応するものである）とし、入力
パルス信号の立上がり時、立下がり時を直線近似
した場合、Δtr，Δtfは次式(1)，(2)のように表わさ
れる。 Here, the pulse amplitude of the input pulse signal S is
V Po , rise time, fall time t r , respectively
t f (however, t r and t f correspond to the 10% level to 90% level of the pulse amplitude V Po ), and when the rising and falling times of the input pulse signal are linearly approximated, Δt r , Δt f are expressed as in the following equations (1) and (2).
Δtr＝1.25・tr・VTH／VPo ……(1)
Δtf＝1.25・tf・（１−VTH／VPo） ……(2)
ところで、例えばレーダパルスの検波ビデオは
送受信装置の走査等によりパルス振幅変調されて
いる。したがつて、上記のように閾値を固定とし
た場合、(1)(2)式においてtr，tf，VTHが一定である
からVPoの変化によつて生ずるΔtr，Δtfの変化は
避けられない。このため、第２図ａに示す如く同
一のPWおよびPRIを有する入力パルス信号であ
つてもパルス振幅が実線一点破線、点線と異なる
場合、これらより生成されるパルス信号は同図
ｂ，ｃ，ｄにそれぞれ示す如くΔtr，ΔtfがΔtr1，
Δtf1，Δtr2，Δtf2，Δtr3，Δtf3と異なつたものと
なる。したがつて、これらパルス信号を利用して
の測定結果も必然的に変化するという欠点を有し
ている。 Δt r =1.25・t r・V TH /V Po ...(1) Δt f =1.25・t f・(1−V TH /V Po ) ...(2) By the way, for example, radar pulse detection video is transmitted and received. The pulse amplitude is modulated by scanning the device. Therefore, when the threshold is fixed as described above, since t r , t f , and V TH are constant in equations (1) and (2), Δt r , Δt f caused by changes in V Po are Change is inevitable. Therefore, as shown in Figure 2a, even if the input pulse signals have the same PW and PRI, if the pulse amplitude is different from the solid line, dashed line, and dotted line, the pulse signals generated from these will be as shown in Figure 2b, c, As shown in d, Δt r and Δt f are Δt r1 ,
Δt f1 , Δt r2 , Δt f2 , Δt r3 , and Δt f3 are different. Therefore, there is a drawback that measurement results using these pulse signals also inevitably change.
この発明は上記事情に基づいてなされたもの
で、同一のPW，PRIを有する入力パルス信号に
対してはパルス振幅が変化した場合においても入
力パルス信号に対して立上がり、立下がり時の遅
延時間が一定した正規化パルス信号を生成するこ
とが可能であるとともに、不要雑音を確実に除去
することが可能な正規化パルス発生回路を提供し
ようとするものである。
This invention was made based on the above circumstances, and even if the pulse amplitude changes for an input pulse signal having the same PW and PRI, the delay time at the rise and fall of the input pulse signal is It is an object of the present invention to provide a normalized pulse generation circuit that is capable of generating a constant normalized pulse signal and that is also capable of reliably removing unnecessary noise.
この発明は入力パルス信号の最大値を検出し、
この最大値に応じて対応する入力パルス信号の閾
値を可変設定し、この可変閾値と所定時間遅延さ
れた入力パルス信号を比較して比較パルス信号を
生成するとともに、前記入力パルス信号を検出し
て得た入力表示パルス信号より出力ゲートパルス
信号を発生し、この出力ゲートパルス信号を用い
て前記比較パルス信号中より入力パルス信号に対
応した正規化パルス信号を取出すものである。
This invention detects the maximum value of an input pulse signal,
A threshold value of a corresponding input pulse signal is variably set according to this maximum value, and a comparison pulse signal is generated by comparing this variable threshold value with an input pulse signal delayed by a predetermined time, and the input pulse signal is detected. An output gate pulse signal is generated from the obtained input display pulse signal, and this output gate pulse signal is used to extract a normalized pulse signal corresponding to the input pulse signal from the comparison pulse signal.
以下、この発明の一実施例について図面を参照
して説明する。
An embodiment of the present invention will be described below with reference to the drawings.
先ず、この発明の原理について説明する。この
発明は従来と異なり、入力パルス信号の振幅に比
例して閾値を可変するものである。但し、この閾
値はパルス振幅を越えることはない。 First, the principle of this invention will be explained. This invention differs from the conventional art in that the threshold value is varied in proportion to the amplitude of the input pulse signal. However, this threshold value never exceeds the pulse amplitude.
即ち、入力パルス信号のパルス振幅をVPoと
し、その閾値をkVPo（０＜ｋ＜１；ｋは固定実数
値）とすると、立上がり時、立下がり時の遅延時
間Δtr，Δtfは(1)(2)式より
Δtr＝1.25・tr・kVPo／VPo
＝1.25・tr・ｋ ……(3)
Δtf＝1.25・tf・（１−kVPo／VPo）
＝1.25・tf・（１−ｋ） ……(4)
となり、Δtr，Δtfが一定値となる。つまり、第３
図ａに示す如く入力パルス信号の振幅が実線、一
点破線、点線のように変化した場合においても、
これとともに閾値がkV1，kV2，kV3と変化する。
したがつて、パルス振幅に対するΔtr，Δtfの値は
同図ｂ，ｃ，ｄに示す如くΔtr1＝Δtr2＝Δtr3，
Δtf1＝Δtf2＝Δtf3とそれぞれ等しくなるため、
PW，PRIが同一の入力パルス信号であればパル
ス振幅に影響を受けることなく一定の正規化パル
スを得ることが可能となる。 That is, if the pulse amplitude of the input pulse signal is V Po and its threshold is kV Po (0<k<1; k is a fixed real value), then the delay times Δt r and Δt f at the rise and fall are ( 1) From formula (2), Δt r = 1.25・t r・kV Po ／V Po ＝1.25・t r・k ...(3) Δt f ＝1.25・t f・(1−kV Po ／V Po ) = 1.25・t f・(1−k) ...(4), and Δt r and Δt f become constant values. In other words, the third
Even when the amplitude of the input pulse signal changes as shown in the solid line, dot-dashed line, and dotted line as shown in Figure a,
Along with this, the threshold value changes to kV 1 , kV 2 , and kV 3 .
Therefore, the values of Δt r and Δt f with respect to the pulse amplitude are Δt r1 = Δt r2 = Δt r3 , as shown in b, c, and d of the same figure.
Since they are equal to Δt f1 = Δt f2 = Δt f3 ,
If the input pulse signal has the same PW and PRI, it is possible to obtain a constant normalized pulse without being affected by the pulse amplitude.
また、立上がり時間と立下がり時間が一定の場
合、ｋの値を0.5に設定することにより(3)(4)式よ
り
Δtr＝Δtf＝0.625tr＝0.625tf ……(5)
となる。一方、第１図に示す如く真のパルス幅を
PW1，正規化パルス信号のパルス幅をPW2とす
ると、
PW2＝PW1＋Δtf−Δtr ……(6)
となる。即ち、｜Δtf−Δtr｜が両者の誤差として
表わされる。したがつて、(5)式よりｋの値を0.5
に選択した場合はこの誤差を削除することがで
き、真のパルス幅PW1が正規化パルス信号のパ
ルス幅として得られる。 Also, if the rise time and fall time are constant, by setting the value of k to 0.5, from equations (3) and (4), Δt r =Δt f =0.625t r =0.625t f ...(5) Become. On the other hand, as shown in Figure 1, the true pulse width
When PW 1 and the pulse width of the normalized pulse signal are PW 2 , PW 2 = PW 1 + Δt f − Δt r (6). That is, |Δt f −Δt r | is expressed as the error between the two. Therefore, from equation (5), the value of k is set to 0.5
If this is selected, this error can be removed, and the true pulse width PW 1 is obtained as the pulse width of the normalized pulse signal.
次に、上記原理に基づくこの発明の実施例につ
いて説明する。 Next, embodiments of the present invention based on the above principle will be described.
第４図において、１１は入力信号を所定振幅に
増幅する増幅器であり、この増幅器１１からは第
５図ａに示すような所定の入力パルス信号S1，S2
および不要雑音N1，N2が出力される。この増幅
器１１の出力信号は比較回路１２の一方入力端に
供給される。この比較回路１２の他方入力端には
可変抵抗値１３を介して固定閾値VFTが供給され
ており、この閾値VFTを越える信号が供給された
場合、入力パルス信号が到来したものと見なし、
第５図ｂに示すような入力表示パルス信号が出力
される。また、前記増幅器１１の出力信号はピー
ク検出回路１４に供給される。このピーク検出回
路１４では前記入力表示パルス信号に同期して入
力パルス信号S1，S2の最大振幅が第５図ｃに示す
如く検出保持される。この検出保持された最大振
幅信号は閾値設定回路１５に供給され、この信号
がｋ倍（ｋは０＜ｋ＜１の固定実数値）されて第
５図ｄに示す振幅に比例した可変閾値VVTとされ
る。 In FIG. 4, numeral 11 is an amplifier that amplifies the input signal to a predetermined amplitude, and from this amplifier 11, predetermined input pulse signals S 1 and S 2 as shown in FIG. 5 a are output.
and unnecessary noises N 1 and N 2 are output. The output signal of this amplifier 11 is supplied to one input terminal of a comparison circuit 12. A fixed threshold value V FT is supplied to the other input terminal of this comparison circuit 12 via a variable resistance value 13, and when a signal exceeding this threshold value V FT is supplied, it is assumed that an input pulse signal has arrived.
An input display pulse signal as shown in FIG. 5b is output. Further, the output signal of the amplifier 11 is supplied to a peak detection circuit 14. In this peak detection circuit 14, the maximum amplitude of the input pulse signals S 1 and S 2 is detected and held in synchronization with the input display pulse signal as shown in FIG. 5c. This detected and held maximum amplitude signal is supplied to the threshold value setting circuit 15, where this signal is multiplied by k (k is a fixed real value of 0<k<1) and a variable threshold value V proportional to the amplitude shown in FIG. Considered to be VT .
ところで、この可変閾値VVTが入力パルス信号
S1，S2に対応した最終値kVP1，kVP2に達するの
は入力パルス信号S1，S2が最大値に達した後であ
るため、この入力パルス信号S1，S2と可変閾値
VVTとを直接比較することはできない。そこで、
前記増幅器１１の出力信号は遅延回路１６におい
て第５図ｄに実線で示す如く所定時間遅延され、
可変閾値VVTが最終値に達した状態でこれらが比
較回路１７に供給される。この比較回路１７では
両信号が比較され、可変閾値VVTを越える信号に
対して第５図ｅに示す比較パルス信号NC1，SC1，
NC2，SC2が出力される。 By the way, this variable threshold V VT is the input pulse signal
Since the final values kV P1 and kV P2 corresponding to S 1 and S 2 are reached after the input pulse signals S 1 and S 2 reach their maximum values, the input pulse signals S 1 and S 2 and the variable threshold
V VT cannot be directly compared. Therefore,
The output signal of the amplifier 11 is delayed by a predetermined time in a delay circuit 16 as shown by the solid line in FIG.
These are supplied to the comparator circuit 17 in a state where the variable threshold value VVT has reached the final value. In this comparison circuit 17, both signals are compared, and for signals exceeding the variable threshold value VVT , comparison pulse signals N C1 , S C1 ,
N C2 and S C2 are output.
ここで、前記遅延回路１６の遅延時間tdは所定
の入力パルス信号の立上がり時間tr（但し、trはパ
ルス振幅10％レベルから90％レベルに上昇する時
間である）と閾値設定倍数ｋに関係する。即ち、
第５図ｄに示す如く例えば入力パルス信号S1が到
来してから可変閾値VVTが最終値kVP1に達するま
での時間をta，入力パルス信号S1が到来してから
遅延された信号S1が可変閾値VVTの最終値kVP1に
達するまでの時間をtbとすると、ta，tbは
ta＝1.25tr ……(7)
tb＝td＋1.25trｋ ……(8)
となり、正確な比較パルス信号を発生するために
はta≦tbなる条件が必要である。したがつて、(7)
(8)式より
td≧1.25（１−ｋ）tr ……(9)
なる条件がtdに課せられることになる。例えばtr
を800nsまで許容し、ｋの値を0.5とした場合はtd
≧500nsとなる。 Here, the delay time t d of the delay circuit 16 is determined by the rise time t r of a predetermined input pulse signal (where t r is the time for the pulse amplitude to rise from the 10% level to the 90% level) and the threshold setting multiple k. related to. That is,
As shown in FIG. 5d, for example, if the time from the arrival of the input pulse signal S 1 until the variable threshold value V VT reaches the final value kV P 1 is t a , the signal is delayed from the arrival of the input pulse signal S 1 If the time taken for S 1 to reach the final value kV P1 of the variable threshold V VT is t b , then t a and t b are t a = 1.25 t r ...(7) t b = t d + 1.25 t r k ...(8) Therefore, in order to generate an accurate comparison pulse signal, the condition t a ≦t b is required. Therefore, (7)
From equation (8), the following condition is imposed on t d : t d ≧1.25(1-k) t r ...(9). For example, tr
is allowed up to 800 ns, and the value of k is 0.5, t d
≧500ns.
さて、前記比較回路１７より出力される比較パ
ルス信号中には第５図ｅに示す如く雑音成分
NC1，NC2が含まれている。これは入力パルス信
号が固定閾値VFTを越える以前は可変閾値VVTが
接地電位に等しいため、振幅がVFTに比較して小
さな入力信号に対しても誤つた比較パルス信号を
発生してしまうためである。また、入力パルス信
号に応じて可変閾値VVTが接地電位以上に設定さ
れた場合においても、前記ピーク検出回路１４に
アナログサンプルホールド回路を用いた場合、キ
ヤパシタの放電作用によつて最大値検出後可変閾
値VVTの値は徐々に接地電位に向つて減少する。
このため、同様に誤つた比較パルス信号を発生す
る可能性を有している。 Now, there is a noise component in the comparison pulse signal output from the comparison circuit 17 as shown in FIG. 5e.
Contains N C1 and N C2 . This is because the variable threshold V VT is equal to the ground potential before the input pulse signal exceeds the fixed threshold V FT , so an incorrect comparison pulse signal will be generated even for input signals whose amplitude is small compared to V FT . It's for a reason. Furthermore, even when the variable threshold value V VT is set above the ground potential according to the input pulse signal, if an analog sample and hold circuit is used as the peak detection circuit 14, the discharge action of the capacitor will cause the maximum value to be detected. The value of the variable threshold V VT gradually decreases towards ground potential.
Therefore, there is a possibility that an erroneous comparison pulse signal may be generated as well.
そこで、この発明では出力ゲートパルス発生回
路１８および出力ゲート回路１９を用いて不要な
雑音成分を除去している。即ち、出力ゲートパル
ス発生回路１８では前記比較回路１２より出力さ
れる入力表示パルス信号（第５図ｂに示す）に応
じて第５図ｆに示すような各入力パルス信号S1，
S2に対応した出力ゲートパルス信号が発生され
る。このゲートパルス信号は前記比較回路１７の
出力信号とともに出力ゲート回路１９に供給さ
れ、この出力ゲート回路１９はゲートパルス信号
に対応して開かれる。したがつて、この出力ゲー
ト回路１９からは第５図ｇに示す如く入力パルス
信号S1，S2に対応した比較パルス信号、即ち正規
化パルス信号のみが出力される。 Therefore, in the present invention, the output gate pulse generation circuit 18 and the output gate circuit 19 are used to remove unnecessary noise components. That is, the output gate pulse generation circuit 18 generates each input pulse signal S 1 , as shown in FIG.
An output gate pulse signal corresponding to S2 is generated. This gate pulse signal is supplied together with the output signal of the comparison circuit 17 to an output gate circuit 19, and this output gate circuit 19 is opened in response to the gate pulse signal. Therefore, the output gate circuit 19 outputs only a comparison pulse signal, that is, a normalized pulse signal, corresponding to the input pulse signals S 1 and S 2 as shown in FIG. 5g.
ここで、前記出力ゲートパルス信号についてさ
らに説明する。入力表示パルス信号、比較パルス
信号、出力ゲートパルス信号の相互時間関係を第
５図ｆに示す。t1，Δt1，t′1はそれぞれ入力表示
パルス信号と比較パルス信号，出力ゲートパルス
信号と比較パルス信号，入力表示パルス信号と出
力ゲートパルス信号の立上がり時間差であり、
t2，Δt2，t′2はそれぞれこれらの立下がり時間差
である。このような関係において、t1，t2は
t1＝td−1.25trVFT／VPo＋1.25tr・ｋ
t2＝td−1.25tf（１−VFT／VPo）＋1.25tf（１−ｋ
）
と表わされる。これは
t1＝td＋1.25tr（ｋ−ｌ） ……(10)
t2＝td−1.25tf（ｋ−ｌ） ……(11)
但し、ｌ＝VFT／VPo，０≦ｌ≦１
と変形される。また、Δt1およびΔt2は
Δt1＝t1−t′1
＝（td−t′1）＋1.25・tr・（ｋ−ｌ） ……(12)
Δt2＝t′2−t2
＝（t′2−td）＋1.25・tf・（ｋ−ｌ） ……(13)
と表わされる。したがつて、Δt1，Δt2はｌの値
により（即ち、入力パルス振幅VPoにより）下記
に示す範囲内で変化する。 Here, the output gate pulse signal will be further explained. The mutual time relationship among the input display pulse signal, comparison pulse signal, and output gate pulse signal is shown in FIG. 5f. t 1 , Δt 1 , and t' 1 are the rise time differences between the input display pulse signal and comparison pulse signal, the output gate pulse signal and comparison pulse signal, and the input display pulse signal and output gate pulse signal, respectively;
t 2 , Δt 2 , and t' 2 are the fall time differences between these, respectively. In such a relationship, t 1 and t 2 are t 1 = t d −1.25t r V FT /V Po +1.25t r・k t 2 = t d −1.25t f (1−V FT /V Po ) +1.25t f (1-k
). This is t 1 = t d + 1.25t r (k-l)...(10) t 2 = t d -1.25t f (k-l)...(11) However, l=V FT /V Po , It is transformed as 0≦l≦1. Also, Δt 1 and Δt 2 are Δt 1 = t 1 − t′ 1 = (t d − t′ 1 ) + 1.25・t r・(k−l) ……(12) Δt 2 = t′ 2 − It is expressed as t 2 =(t′ 2 −t d )+1.25·t f ·(k−l) (13). Therefore, Δt 1 and Δt 2 vary depending on the value of l (that is, depending on the input pulse amplitude V Po ) within the range shown below.
td−t′1
＋1.25
（ｌ＝１）・tr・（ｋ−ｌ）≦Δt1
≦td−t′1
＋1.25
（ｌ＝１）・tr・ｋ ……(14)
t′2−td
＋1.25
（ｌ＝１）tf（ｋ−１）≦Δt2
≦t′2−td
＋1.25
（ｌ＝１）・tf・ｋ ……(15)
ここで、Δt1，Δt2は雑音を正規化パルス信号
として出力する可能性を有した時間帯であるか
ら、これらの値を極力小さくすることが要求され
る。一方、これらの値は正確な正規化パルス信号
を発生するために正または零の値であることが必
要である。これらの条件と(14)(15)式より、t′1，
t′2は下記のように決定される。 t d −t′ 1 +1.25 (l=1)・t r・(k−l)≦Δt 1 ≦t d −t′ 1 +1.25 (l=1)・t r・k ……(14 ) t′ 2 −t d +1.25 (l=1)t f (k−1)≦Δt 2 ≦t′ 2 −t d +1.25 (l=1)・t f・k ……(15) Here, since Δt 1 and Δt 2 are time periods in which noise may be output as a normalized pulse signal, it is required that these values be made as small as possible. On the other hand, these values need to be positive or zero in order to generate accurate normalized pulse signals. From these conditions and equations (14) and (15), t′ 1 ,
t′ 2 is determined as follows.
t′1＝td＋1.25・trnax・（ｋ−１） ……(16)
t′2＝td−1.25・tfnax・（ｋ−１） ……(17)
（但し、trnax，tfnaxはそれぞれ入力パルス信号
の最大立上がり時間と立下がり時間である。）
また、tdは(9)式の条件を満足するように最小の
値に選ぶべきであるから、
td＝1.25（１−ｋ）・trnax ……(18)
となる。いま、trnax＝tfnax＝Ｔと近似すると(16)
（１７）(18)式よりt′1，t′2は次のように決定できる
。 t′ 1 = t d +1.25・t rnax・(k−1) ……(16) t′ 2 = t d −1.25・t fnax・(k−1) ……(17) (However, t rnax , t fnax are the maximum rise time and fall time of the input pulse signal, respectively.) Also, t d should be selected to the minimum value so as to satisfy the condition of equation (9), so t d = 1.25. (1-k)・trnax ...(18) Now, if we approximate t rnax = t fnax = T, (16)
From equations (17) and (18), t′ 1 and t′ 2 can be determined as follows.
t′1＝０ ……(19)
t′2＝2.5（１−ｋ）・Ｔ ……(20)
即ち、可能な限り雑音を除去し、しかも正確な
正規化パルス信号を発生させる条件は、(18)式を
満足するtdだけ入力パルス信号を遅延させた後、
入力表示パルスの立上がりと同時に出力ゲートパ
ルス信号を発生させ、入力表示パルス信号の立下
がりから(20)式を満足するt′2後に出力ゲートパル
ス信号を停止すればよい。例えば前例と同様に
trnax＝tfnax＝800ns，ｋ＝0.5とした場合、(18)(19)
（２０）式より入力パルス信号の遅延時間tdを500nsと
し、出力ゲートパルス信号を入力表示パルス信号
の立上がりと同時に出力し、入力表示パルス信号
の立下がりから1000ns後に出力ゲートパルス信号
を停止するように設定するのが最良の方法であ
る。 t' 1 =0...(19) t' 2 =2.5(1-k)・T...(20) In other words, the conditions for removing noise as much as possible and generating an accurate normalized pulse signal are as follows. After delaying the input pulse signal by t d that satisfies equation (18),
The output gate pulse signal may be generated at the same time as the input display pulse rises, and the output gate pulse signal may be stopped after t′2 , which satisfies the equation (20), from the fall of the input display pulse signal. For example, as in the previous example
When t rnax = t fnax = 800ns, k = 0.5, (18)(19)
From equation (20), the delay time t d of the input pulse signal is set to 500 ns, the output gate pulse signal is output at the same time as the input display pulse signal rises, and the output gate pulse signal is stopped 1000 ns after the fall of the input display pulse signal. The best way is to set it like this.
また、入力パルス信号のパルス幅がほぼ決まつ
ておりかつ予め既知の場合は、入力表示パルス信
号の立上がりに同期して、予め設定した所定パル
ス幅の出力ゲートパルス信号を発生させることに
より、正確な正規化パルス信号を出力することが
できる。 In addition, if the pulse width of the input pulse signal is almost fixed and known in advance, an output gate pulse signal with a preset predetermined pulse width can be generated in synchronization with the rising edge of the input display pulse signal, thereby making it possible to accurately It is possible to output a normalized pulse signal.
以上、詳述したようにこの発明によれば、入力
パルス信号の最大値を検出し、この最大値に応じ
て対応する入力パルス信号の閾値を可変設定し、
この閾値と所定時間遅延された入力パルス信号を
比較している。したがつて、同一のPW，PRIを
有する入力パルス信号に対してはパルス振幅が変
化した場合においても入力パルス信号に対して立
上がり、立下がり時の遅延時間が一定した正規化
パルス信号を生成することが可能である。また、
前記入力パルス信号を検出して得た入力表示パル
ス信号より出力ゲートパルス信号を発生し、この
出力ゲートパルス信号を用いて入力パルス信号に
対応した正規化パルス信号のみを取出している。
したがつて、不要雑音を確実に除去することが可
能であり、極めて優れた正規化パルス発生回路を
提供できる。
As detailed above, according to the present invention, the maximum value of the input pulse signal is detected, and the threshold value of the corresponding input pulse signal is variably set according to this maximum value,
This threshold value is compared with an input pulse signal delayed by a predetermined time. Therefore, for input pulse signals with the same PW and PRI, even if the pulse amplitude changes, a normalized pulse signal with a constant delay time at rise and fall is generated relative to the input pulse signal. Is possible. Also,
An output gate pulse signal is generated from an input display pulse signal obtained by detecting the input pulse signal, and this output gate pulse signal is used to extract only the normalized pulse signal corresponding to the input pulse signal.
Therefore, unnecessary noise can be reliably removed, and an extremely excellent normalization pulse generation circuit can be provided.
第１図および第２図はそれぞれ従来の正規化パ
ルス発生原理を説明するために示す波形図、第３
図はそれぞれこの発明における正規化パルス発生
原理を説明するために示す波形図、第４図はこの
発明に係わる正規化パルス発生回路の一実施例を
示す構成図、第５図はそれぞれ第４図の動作を説
明するために示す波形図である。
１１……増幅器、１２，１７……比較回路、１
４……ピーク検出回路、１５……閾値設定回路、
１６……遅延回路、１８……出力ゲートパルス発
生回路、１９……出力ゲート回路、VFT……固定
閾値、VVT……可変閾値。
Figures 1 and 2 are waveform diagrams shown to explain the conventional normalized pulse generation principle, respectively.
The figures are waveform diagrams shown to explain the normalized pulse generation principle in this invention, FIG. 4 is a block diagram showing an embodiment of the normalized pulse generation circuit according to the invention, and FIG. FIG. 11...Amplifier, 12, 17...Comparison circuit, 1
4...Peak detection circuit, 15...Threshold value setting circuit,
16... Delay circuit, 18... Output gate pulse generation circuit, 19... Output gate circuit, V FT ... Fixed threshold, V VT ... Variable threshold.
Claims (1)
段の出力信号を固定閾値と比較し所定の入力パル
ス信号の到来を示す入力表示パルス信号を出力す
る第１の比較手段と、この第１の比較手段から出
力される前記入力表示パルス信号に同期して前記
増幅手段の出力信号の最大値を検出保持する検出
手段と、この検出保持された最大値に比例して変
化する可変閾値を生成する閾値設定手段と、前記
増幅手段の出力信号が供給され、前記閾値設定手
段の出力信号が設定値に達した以後に遅延出力が
前記設定値を越えるよう前記増幅手段の出力信号
を遅延する遅延手段と、この遅延手段の出力信号
と前記可変閾値とを比較し比較パルス信号を出力
する第２の比較手段と、前記入力表示パルス信号
の立上がりに同期して出力ゲートパルス信号を発
生する発生手段と、この出力ゲートパルス信号に
応じて前記比較パルス信号中より所定の入力パル
ス信号に対応した正規化パルス信号のみを出力す
る出力手段とを具備したことを特徴とする正規化
パルス発生回路。1 an amplifying means for amplifying an input signal; a first comparing means for comparing an output signal of the amplifying means with a fixed threshold value and outputting an input indicating pulse signal indicating the arrival of a predetermined input pulse signal; a detection means for detecting and holding the maximum value of the output signal of the amplifying means in synchronization with the input display pulse signal outputted from the means; and a threshold value for generating a variable threshold value that changes in proportion to the detected and held maximum value. a setting means; and a delay means to which the output signal of the amplification means is supplied and for delaying the output signal of the amplification means so that the delayed output exceeds the set value after the output signal of the threshold value setting means reaches the set value. , second comparing means for comparing the output signal of the delay means with the variable threshold value and outputting a comparison pulse signal; and generating means for generating an output gate pulse signal in synchronization with the rising edge of the input display pulse signal; A normalized pulse generation circuit comprising output means for outputting only a normalized pulse signal corresponding to a predetermined input pulse signal from among the comparison pulse signals in response to the output gate pulse signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11791382A JPS5910055A (en) | 1982-07-07 | 1982-07-07 | Generating circuit of normalized pulse |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11791382A JPS5910055A (en) | 1982-07-07 | 1982-07-07 | Generating circuit of normalized pulse |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5910055A JPS5910055A (en) | 1984-01-19 |
| JPH047140B2 true JPH047140B2 (en) | 1992-02-10 |
Family
ID=14723270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11791382A Granted JPS5910055A (en) | 1982-07-07 | 1982-07-07 | Generating circuit of normalized pulse |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5910055A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2647212B2 (en) * | 1989-10-19 | 1997-08-27 | 株式会社東芝 | Line receiver |
| JP5407815B2 (en) * | 2009-12-02 | 2014-02-05 | 株式会社デンソー | Reception processing device and communication device |
-
1982
- 1982-07-07 JP JP11791382A patent/JPS5910055A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5910055A (en) | 1984-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6650404B1 (en) | Laser rangefinder receiver | |
| CH670896A5 (en) | ||
| US4904947A (en) | Method and circuit for measuring pulse width | |
| JPH047140B2 (en) | ||
| KR910005056A (en) | Self-timing channel | |
| US4654833A (en) | System for transmitting and receiving a periodic pulse train | |
| US4369508A (en) | Sonar having signal amplitude differentiation and noise suppression | |
| US3449710A (en) | Controlled threshold detector for sonar applications | |
| CN219799775U (en) | Receiving and transmitting integrated time measurement circuit | |
| KR940020624A (en) | Noise Canceling Device for Laser Distance Measuring Device | |
| JP2614157B2 (en) | STC control signal generation circuit | |
| RU1840888C (en) | Radar range-finder | |
| SU1644049A1 (en) | Pulse duration measurement method | |
| JPH0135309B2 (en) | ||
| JPH044556B2 (en) | ||
| SU752210A1 (en) | Linear spectrometric amplifier | |
| TW440754B (en) | Peak-value and time-separation double detection apparatus | |
| SU972238A1 (en) | Acoustic level indicator | |
| JPS6262299B2 (en) | ||
| KR970013657A (en) | Pulse type automatic gain adjusting device and method | |
| SU879485A1 (en) | Interference-protected device for measuring pulse signal amplitude | |
| SU639331A1 (en) | Echo sounder counting device | |
| JP2024127010A (en) | Ultrasonic object detection device and ultrasonic object detection method | |
| JPH05100023A (en) | Ultrasonic range finder | |
| SU822068A1 (en) | Pulse-height analyzer |