JPH0472244B2 - - Google Patents
Info
- Publication number
- JPH0472244B2 JPH0472244B2 JP56020095A JP2009581A JPH0472244B2 JP H0472244 B2 JPH0472244 B2 JP H0472244B2 JP 56020095 A JP56020095 A JP 56020095A JP 2009581 A JP2009581 A JP 2009581A JP H0472244 B2 JPH0472244 B2 JP H0472244B2
- Authority
- JP
- Japan
- Prior art keywords
- calculation
- address
- screen
- input
- symbol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/048—Interaction techniques based on graphical user interfaces [GUI]
- G06F3/0487—Interaction techniques based on graphical user interfaces [GUI] using specific features provided by the input device, e.g. functions controlled by the rotation of a mouse with dual sensing arrangements, or of the nature of the input device, e.g. tap gestures based on pressure sensed by a digitiser
- G06F3/0489—Interaction techniques based on graphical user interfaces [GUI] using specific features provided by the input device, e.g. functions controlled by the rotation of a mouse with dual sensing arrangements, or of the nature of the input device, e.g. tap gestures based on pressure sensed by a digitiser using dedicated keyboard keys or combinations thereof
- G06F3/04892—Arrangements for controlling cursor position based on codes indicative of cursor displacements from one discrete location to another, e.g. using cursor control keys associated to different directions or using the tab key
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Programmable Controllers (AREA)
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】
本発明は論理接続図表示装置に係り、特に、画
面上に作成したプログラムをブロツク図の形で表
示し、またプログラムを画面上に生成しながらプ
ログラミングするのに好適な論理接続図表示装置
に関する。
面上に作成したプログラムをブロツク図の形で表
示し、またプログラムを画面上に生成しながらプ
ログラミングするのに好適な論理接続図表示装置
に関する。
従来、PID制御などの調整制御を含むプロセス
制御用のプログラマブルコントローラ(以下PC
と略す)のプログラマは、プログラムをリスト形
式で管光表示管などのデイジタル表示器やCRT
に表示しながらプログラミングするタイプのもの
が主流を占めてきた。
制御用のプログラマブルコントローラ(以下PC
と略す)のプログラマは、プログラムをリスト形
式で管光表示管などのデイジタル表示器やCRT
に表示しながらプログラミングするタイプのもの
が主流を占めてきた。
一方、プログラムの可視性を向上させるべく、
シーケンスコントローラの分野では、ラダー表示
やブール代数の論理素子シンボルによるブロツク
図でCRT等にシーケンスを表示しながらプログ
ラミングできるプログラマが現われてきている。
この場合、調整制御を含むPCの分野では、制御
演算素子(以下、論理素子も含めて演算マクロと
略す)ごとの制御パラメータも表示する必要があ
る。この各演算マクロを画面上に自動的に配置し
てブロツク図を作成表示し、かつ制御パラメータ
をも表示できるようにしたものが開発されてい
る。
シーケンスコントローラの分野では、ラダー表示
やブール代数の論理素子シンボルによるブロツク
図でCRT等にシーケンスを表示しながらプログ
ラミングできるプログラマが現われてきている。
この場合、調整制御を含むPCの分野では、制御
演算素子(以下、論理素子も含めて演算マクロと
略す)ごとの制御パラメータも表示する必要があ
る。この各演算マクロを画面上に自動的に配置し
てブロツク図を作成表示し、かつ制御パラメータ
をも表示できるようにしたものが開発されてい
る。
このような論理演算接続図の表示画面は、コン
トローラのプログラム数の増大とともに、画面の
高密度化と判り易い表示が求められている。
トローラのプログラム数の増大とともに、画面の
高密度化と判り易い表示が求められている。
本発明の目的は、プログラムの大規模化に伴う
高密度あるいは複数の画面に亘るシーケンスの主
要部等を見易くし、プログラムの機能把握を容易
にできるシーケンス表示方式を提供することにあ
る。
高密度あるいは複数の画面に亘るシーケンスの主
要部等を見易くし、プログラムの機能把握を容易
にできるシーケンス表示方式を提供することにあ
る。
本発明は、画面上の一辺側に表示された一辺側
所定入力アドレスから他辺側に表示された他辺側
所定出力アドレス間の水平方向に、複数の演算シ
ンボルを配置して表示密度を高めるものにあつ
て、各演算シンボルの結線をするに当たり、前段
の論理シンボルの出力アドレスが後段の論理シン
ボルの所定入力アドレス(例えば第1入力)とな
るように両シンボル間を水平な直線にて結線表示
し、後段の論理シンボルの他の入力アドレスの結
線は画面上屈曲して表示することを特徴としてい
る。
所定入力アドレスから他辺側に表示された他辺側
所定出力アドレス間の水平方向に、複数の演算シ
ンボルを配置して表示密度を高めるものにあつ
て、各演算シンボルの結線をするに当たり、前段
の論理シンボルの出力アドレスが後段の論理シン
ボルの所定入力アドレス(例えば第1入力)とな
るように両シンボル間を水平な直線にて結線表示
し、後段の論理シンボルの他の入力アドレスの結
線は画面上屈曲して表示することを特徴としてい
る。
以下、本発明を図面を用いて詳細に説明する。
第1図は制御演算素子(演算マクロ)で表現し
た制御ブロツク図の一例を示したものである。本
ブロツク図は、数値信号A001を符号変換マクロ
SCにより変換した数値信号A002と数値信号
A003、A004とを加算マクロADで加算して数値
信号A005とし、さらにビツト信号D001が1のと
きスイツチマクロSWによつて信号A005を信号
A007として出力し、ビツト信号D001が0のとき
信号A006を信号A007として出力する回路を示
す。
た制御ブロツク図の一例を示したものである。本
ブロツク図は、数値信号A001を符号変換マクロ
SCにより変換した数値信号A002と数値信号
A003、A004とを加算マクロADで加算して数値
信号A005とし、さらにビツト信号D001が1のと
きスイツチマクロSWによつて信号A005を信号
A007として出力し、ビツト信号D001が0のとき
信号A006を信号A007として出力する回路を示
す。
第2図は、上述のような制御ブロツク図の制御
を実行するPC1と、その制御ブロツク図を表示
するCRT対話型プログラマ2の構成例を示す。
与えられた制御ブロツク図の制御を実行するため
のプログラムは、PC1のメモリ12に格納され
ており、演算処理装置11の指令によつて入出力
処理装置10より取り込まれた発信器TXからの
入力信号に基づいて演算した結果を入出力処理装
置10より出力し、制御弁CVなどを駆動して制
御を実行する。
を実行するPC1と、その制御ブロツク図を表示
するCRT対話型プログラマ2の構成例を示す。
与えられた制御ブロツク図の制御を実行するため
のプログラムは、PC1のメモリ12に格納され
ており、演算処理装置11の指令によつて入出力
処理装置10より取り込まれた発信器TXからの
入力信号に基づいて演算した結果を入出力処理装
置10より出力し、制御弁CVなどを駆動して制
御を実行する。
第3図は、第1図に示すような制御を実行する
ためのメモリ12内のプログラム100と記憶領
域101,102の構成例を示したものである。
すなわち一定周期で動作するタイマ110からの
割込信号INTによつて周期起動管理プログラム
111が周期的に起動され、このプログラムの管
理のもとに、予め定められた周期で入出力処理プ
ログラム112と制御演算処理プログラム113
が周期的に起動される。
ためのメモリ12内のプログラム100と記憶領
域101,102の構成例を示したものである。
すなわち一定周期で動作するタイマ110からの
割込信号INTによつて周期起動管理プログラム
111が周期的に起動され、このプログラムの管
理のもとに、予め定められた周期で入出力処理プ
ログラム112と制御演算処理プログラム113
が周期的に起動される。
入出力処理プログラム112は、起動されると
プロセスデータをプロセス入出力装置10から入
出力データ仕様テーブル114に基づいてデータ
テーブル102に取り込み、出力データをデータ
テーブル102から入出力装置10に転送する。
なお、定数データ(制御ゲイン、時定数など)は
定数データテーブル118、数値データは数値デ
ータテーブル117、ビツトデータはビツトデー
タテーブル116に格納されている。
プロセスデータをプロセス入出力装置10から入
出力データ仕様テーブル114に基づいてデータ
テーブル102に取り込み、出力データをデータ
テーブル102から入出力装置10に転送する。
なお、定数データ(制御ゲイン、時定数など)は
定数データテーブル118、数値データは数値デ
ータテーブル117、ビツトデータはビツトデー
タテーブル116に格納されている。
次に制御演算処理プログラム113は、起動さ
れると制御演算仕様テーブル115を解釈しなが
ら制御演算を実行する。この時データテーブル1
02より必要なデータを読み出し、演算した結果
をまたテーブル102に格納する。
れると制御演算仕様テーブル115を解釈しなが
ら制御演算を実行する。この時データテーブル1
02より必要なデータを読み出し、演算した結果
をまたテーブル102に格納する。
第4図は、第3図に示した制御演算仕様テーブ
ル115とデータテーブル102の内容を、第1
図の制御を例としてその一部を示したものであ
る。制御演算仕様テーブル115は、第4図に示
すように制御演算の実行順序を指定する演算順序
テーブル1151と演算マクロの入出力信号の線
番と制御パラメータの格納番地を指示する演算仕
様テーブル1152とから成る。そこで、制御演
算処理プログラム113は、まず、演算順序テー
ブル1151の1番目のデータが2600であること
から演算仕様テーブル1152の2600番地を見
る。そしてその内容が符号変換演算マクロSCの
対応コード18であることを判別し、マクロSC
の処理ルーチンへとぶ。マクロSCの処理ルーチ
ンでは、入力信号をデータテーブル102の
A001番地から取り出し、処理結果をA002番地に
格納して制御をプログラム113に戻す。プログ
ラム113は次に同様に演算順序テーブル115
1の2番目のデータが2610であることから、演算
仕様テーブル1152の2610番地を見る。そして
加算演算マクロADの処理を実行し、結果をA005
番地に格納する。ここでマクロSCの出力信号の
出力信号線番(出力アドレス)は、次段のマクロ
ADの入力1の入力信号線番(入力アドレス)と
される。このようにして演算が実行される。な
お、演算マクロにADの場合にはゲイン付加等の
ため、制御ゲインが番地C001以後に格納されて
おり、出力信号A005は入力信号A002、A003、
A004の各々にゲインG1,G2,G3を剰した
結果を加算した結果が得られる。
ル115とデータテーブル102の内容を、第1
図の制御を例としてその一部を示したものであ
る。制御演算仕様テーブル115は、第4図に示
すように制御演算の実行順序を指定する演算順序
テーブル1151と演算マクロの入出力信号の線
番と制御パラメータの格納番地を指示する演算仕
様テーブル1152とから成る。そこで、制御演
算処理プログラム113は、まず、演算順序テー
ブル1151の1番目のデータが2600であること
から演算仕様テーブル1152の2600番地を見
る。そしてその内容が符号変換演算マクロSCの
対応コード18であることを判別し、マクロSC
の処理ルーチンへとぶ。マクロSCの処理ルーチ
ンでは、入力信号をデータテーブル102の
A001番地から取り出し、処理結果をA002番地に
格納して制御をプログラム113に戻す。プログ
ラム113は次に同様に演算順序テーブル115
1の2番目のデータが2610であることから、演算
仕様テーブル1152の2610番地を見る。そして
加算演算マクロADの処理を実行し、結果をA005
番地に格納する。ここでマクロSCの出力信号の
出力信号線番(出力アドレス)は、次段のマクロ
ADの入力1の入力信号線番(入力アドレス)と
される。このようにして演算が実行される。な
お、演算マクロにADの場合にはゲイン付加等の
ため、制御ゲインが番地C001以後に格納されて
おり、出力信号A005は入力信号A002、A003、
A004の各々にゲインG1,G2,G3を剰した
結果を加算した結果が得られる。
以上が第2図のプログラマブルコントローラ1
の構成とその制御動作であるが、次にCRT対話
型プログラマ2(第2図)について説明する。
の構成とその制御動作であるが、次にCRT対話
型プログラマ2(第2図)について説明する。
まず、プログラマ2は、コントローラ1のメモ
リ12に格納された第4図のようなプログラムを
一時記憶するためのメモリ23、このプログラム
を演算マクロシンボルで制御ブロツク図表示する
ための変換プログラムを収納したメモリ22、演
算マクロシンボル表示用に変換されたプログラム
を収納するリフレツシユメモリ28、演算マクロ
シンボルの表示操作を行うためのキーボート26
とその制御回路25、コントローラ1のメモリ1
2のプログラムをプログラマ2のメモリ23に転
送するための伝送IC24から構成される。
リ12に格納された第4図のようなプログラムを
一時記憶するためのメモリ23、このプログラム
を演算マクロシンボルで制御ブロツク図表示する
ための変換プログラムを収納したメモリ22、演
算マクロシンボル表示用に変換されたプログラム
を収納するリフレツシユメモリ28、演算マクロ
シンボルの表示操作を行うためのキーボート26
とその制御回路25、コントローラ1のメモリ1
2のプログラムをプログラマ2のメモリ23に転
送するための伝送IC24から構成される。
このような構成において、まずメモリ12に格
納されたプログラムをCRT29に表示するには、
キーボード26に備えられた回路読出しキーをキ
ーインする。すると、コントローラ1のメモリ1
2に格納されたプログラムはメモリ23に取込ま
れる。ここに取込まれたプログラム内の演算マク
ロのコードは、メモリ22に格納された変換プロ
グラムにより解読され(SCの場合18、ADの場合
01のように)、シンボル、入力点数(ADの場合
最大3入力)、入出力信号線番が決定される。第
4図の加算マクロADの場合は、データ数より入
力点数が3であることが判り、C001以後の制御
パラメータが3ケであることが判る。
納されたプログラムをCRT29に表示するには、
キーボード26に備えられた回路読出しキーをキ
ーインする。すると、コントローラ1のメモリ1
2に格納されたプログラムはメモリ23に取込ま
れる。ここに取込まれたプログラム内の演算マク
ロのコードは、メモリ22に格納された変換プロ
グラムにより解読され(SCの場合18、ADの場合
01のように)、シンボル、入力点数(ADの場合
最大3入力)、入出力信号線番が決定される。第
4図の加算マクロADの場合は、データ数より入
力点数が3であることが判り、C001以後の制御
パラメータが3ケであることが判る。
演算マクロシンボルは基本的な画素領域n個
(本例では4個)からなり、その配置は第5図に
示すように自動配置される。すなわち、制御ブロ
ツクを第1図の例としたときまずSC−A002がブ
ロツク(X=3、Y=1、2、3、4)に自動配
置され、入力A001と自動結線される。次にAD−
A005は、SC−A002の出力がAD−A005の入力と
直線となるように自動配置され、各入力A003、
A004と自動結線しようとするが、直線では結線
できなくなる。従つて、入力A003、A004はSC−
A002を回避して図のように自動結線する。以下
同様にして第1図の演算マクロシンボル中のブロ
ツク番号(SC−A002は001、AD−A005は002)
に従つて自動結線が行われる。自動配置可能な状
態というのは、すでに他の演算マクロまたは配線
などにより空間が使用されていない状態をいう。
(本例では4個)からなり、その配置は第5図に
示すように自動配置される。すなわち、制御ブロ
ツクを第1図の例としたときまずSC−A002がブ
ロツク(X=3、Y=1、2、3、4)に自動配
置され、入力A001と自動結線される。次にAD−
A005は、SC−A002の出力がAD−A005の入力と
直線となるように自動配置され、各入力A003、
A004と自動結線しようとするが、直線では結線
できなくなる。従つて、入力A003、A004はSC−
A002を回避して図のように自動結線する。以下
同様にして第1図の演算マクロシンボル中のブロ
ツク番号(SC−A002は001、AD−A005は002)
に従つて自動結線が行われる。自動配置可能な状
態というのは、すでに他の演算マクロまたは配線
などにより空間が使用されていない状態をいう。
第5図に示されるように、画面上では左辺側か
ら画面上で右辺側の水平方向に配置されている各
演算マクロシンボルの入力1の入力信号線番の結
線は、それぞれ水平な直線で表示されている。こ
れにたいし、演算シンボルの他の入力の入力信号
線番の結線は、画面上他の演算シンボルを横切ら
ないように屈曲した線で表示される。さらに、各
論理演算シンボルの入力1の結線は他の入力の結
線に対し最上位に表示され、かつ、画面上の一辺
側から他辺側に一直線状に表示される。これによ
り、画面上の一辺側から他辺側に至る第1入力の
信号ルート、すなわち、当該画面上におけるシー
ケンスの主要ルートが他と一目瞭然に区別でき
る。
ら画面上で右辺側の水平方向に配置されている各
演算マクロシンボルの入力1の入力信号線番の結
線は、それぞれ水平な直線で表示されている。こ
れにたいし、演算シンボルの他の入力の入力信号
線番の結線は、画面上他の演算シンボルを横切ら
ないように屈曲した線で表示される。さらに、各
論理演算シンボルの入力1の結線は他の入力の結
線に対し最上位に表示され、かつ、画面上の一辺
側から他辺側に一直線状に表示される。これによ
り、画面上の一辺側から他辺側に至る第1入力の
信号ルート、すなわち、当該画面上におけるシー
ケンスの主要ルートが他と一目瞭然に区別でき
る。
一方、第9図に示すSHEET NOが同一(図面
または機能が同一範囲)で画面が複数に分かれる
ような場合にも、上記一直線状の結線の両端に表
示された入出力信号線番から他の画面との接続関
係が容易に把握できる。
または機能が同一範囲)で画面が複数に分かれる
ような場合にも、上記一直線状の結線の両端に表
示された入出力信号線番から他の画面との接続関
係が容易に把握できる。
次に、プログラマ2のキーボード26からキー
イン操作によりCRT画面上にプログラムを生成
する場合の手順について説明する。制御ブロツク
図を作成、修正する場合既作成ブロツク図と新た
に作成中のブロツクとを分離して混同を防止する
必要があり、また入力信号の種類が多く線番指定
を問違える恐れのある演算マクロ(PI演算マク
ロなど)については、入力端子の区別ができるよ
うにする必要がある。このため第6図に示すよう
にCRT画面をモニタービユースペース31と作
画スペース32に分離し、既作成のブロツク図を
作画スペース2に、作成途中の演算マクロをモニ
タービユースペース31に表示する。
イン操作によりCRT画面上にプログラムを生成
する場合の手順について説明する。制御ブロツク
図を作成、修正する場合既作成ブロツク図と新た
に作成中のブロツクとを分離して混同を防止する
必要があり、また入力信号の種類が多く線番指定
を問違える恐れのある演算マクロ(PI演算マク
ロなど)については、入力端子の区別ができるよ
うにする必要がある。このため第6図に示すよう
にCRT画面をモニタービユースペース31と作
画スペース32に分離し、既作成のブロツク図を
作画スペース2に、作成途中の演算マクロをモニ
タービユースペース31に表示する。
第7図に演算マクロADをプログラミングする
場合のキーイン手順KEYとモニタービユー31
の関係を示す。同図で、KEYの1〜4が操作を
示し、そのたびのビユー31の表示内容が示され
ている。そして4のSETキーを区切りとして演
算マクロのプログラム作成完了をプログラマ2に
知らせ、このタイミングでモニタービユー31の
表示を主画面32の中で自動配置させる。なおブ
ロツク番号は演算マクロの作成順に自動的に付さ
れる。
場合のキーイン手順KEYとモニタービユー31
の関係を示す。同図で、KEYの1〜4が操作を
示し、そのたびのビユー31の表示内容が示され
ている。そして4のSETキーを区切りとして演
算マクロのプログラム作成完了をプログラマ2に
知らせ、このタイミングでモニタービユー31の
表示を主画面32の中で自動配置させる。なおブ
ロツク番号は演算マクロの作成順に自動的に付さ
れる。
第8図は第1図の制御ブロツク図作成のキーイ
ン操作KEYを示している。
ン操作KEYを示している。
第9図は、演算マクロADのゲイン1と2をそ
れぞれ0.500と0.470に設定変更する場合のキー操
作手順KEYと表示内容を示す。ただし、ステツ
プ(6)の0.500入力とステツプ(7)のSET入力の時の
表示はステツプ(5)の表示のライン05のところだけ
の変化を示し、同様にステツプ(8)の0.470入力と
SET入力時の表示はステツプ(5)の表示のライン
06のところだけの変化を示している。
れぞれ0.500と0.470に設定変更する場合のキー操
作手順KEYと表示内容を示す。ただし、ステツ
プ(6)の0.500入力とステツプ(7)のSET入力の時の
表示はステツプ(5)の表示のライン05のところだけ
の変化を示し、同様にステツプ(8)の0.470入力と
SET入力時の表示はステツプ(5)の表示のライン
06のところだけの変化を示している。
以上に説明したCRT対話型プログラマによれ
ば、プログラムのブロツク図とそのパラメータ表
示によつて、プログラムの作成、変更、検討が効
率よく行えるが、このままでは前述したように変
更時の変更部分の識別が明示されない。
ば、プログラムのブロツク図とそのパラメータ表
示によつて、プログラムの作成、変更、検討が効
率よく行えるが、このままでは前述したように変
更時の変更部分の識別が明示されない。
このため、本発明では、例えば第10図に示す
ような既作成のブロツク図をプログラム変更した
場合に、変更した部分が特殊なマーク等で識別で
きるようにするもので、その方法について第10
図を例として以下に説明する。
ような既作成のブロツク図をプログラム変更した
場合に、変更した部分が特殊なマーク等で識別で
きるようにするもので、その方法について第10
図を例として以下に説明する。
第11図は、第10図に示すブロツク図に対応
した演算順序テーブル1151と演算仕様テーブ
ル1152を示す。この例では、演算仕様テーブ
ル1152は、261F番地(16進)から演算ブロ
ツクを作成した順に矢印に示すように若い番号の
メモリ番地にとられ、演算順序テーブル1151
は、2000番地(16進)から演算を実行する順に、
各演算マクロに対応する演算仕様テーブル115
2上の先頭番地が格納される。第10図における
演算マクロのブロツク番号は、この例では、演算
順序テーブル1151に演算仕様テーブル先頭番
地が入つている順序、すなわち演算マクロの演算
実行順序に対応している。また、常に演算仕様テ
ーブル1152の使用領域を示すため、最終アド
レスポインタEPに演算仕様テーブル1152の
最終アドレスが格納される。
した演算順序テーブル1151と演算仕様テーブ
ル1152を示す。この例では、演算仕様テーブ
ル1152は、261F番地(16進)から演算ブロ
ツクを作成した順に矢印に示すように若い番号の
メモリ番地にとられ、演算順序テーブル1151
は、2000番地(16進)から演算を実行する順に、
各演算マクロに対応する演算仕様テーブル115
2上の先頭番地が格納される。第10図における
演算マクロのブロツク番号は、この例では、演算
順序テーブル1151に演算仕様テーブル先頭番
地が入つている順序、すなわち演算マクロの演算
実行順序に対応している。また、常に演算仕様テ
ーブル1152の使用領域を示すため、最終アド
レスポインタEPに演算仕様テーブル1152の
最終アドレスが格納される。
そこで、第10図のブロツク2と3の間に
AND要素を挿入する場合について説明する。カ
ーソルキーを操作してカーソルを第12図に示す
ようにブロツク3に合せ、第13図に示すような
操作手順により第14図のようなブロツク図を得
る。この図よりブロツク番号2Aのようなブロツ
ク番号を新たにとることにより、追加マクロが識
別できるようにしようとするのである。
AND要素を挿入する場合について説明する。カ
ーソルキーを操作してカーソルを第12図に示す
ようにブロツク3に合せ、第13図に示すような
操作手順により第14図のようなブロツク図を得
る。この図よりブロツク番号2Aのようなブロツ
ク番号を新たにとることにより、追加マクロが識
別できるようにしようとするのである。
この機構としては、第15図に示すように、挿
入キーが挿入された時点の最終アドレスポインタ
EPが指すアドレス2606番号を、修正前最終
アドレスとして所定の番地EPに格納しておく。
一方、挿入した演算マクロの演算仕様テーブル1
152の先頭アドレス2603を、演算順序テー
ブルの3番目に挿入し、3番目のものを4番目に
ずらす。
入キーが挿入された時点の最終アドレスポインタ
EPが指すアドレス2606番号を、修正前最終
アドレスとして所定の番地EPに格納しておく。
一方、挿入した演算マクロの演算仕様テーブル1
152の先頭アドレス2603を、演算順序テー
ブルの3番目に挿入し、3番目のものを4番目に
ずらす。
CRTにブロツク図を表示するプログラムは、
演算順序テーブル1151の内容を順次修正前最
終アドレス(2606番地)と比較して行き、これよ
り若いアドレスであることより、演算仕様テーブ
ル1152の2603番地で指定されたマクロADの
みが挿入されたことを判別する。従つて次の4番
目の演算マクロのブロツク番号は、元通り3で変
えず、新しく挿入したマクロADのブロツク番号
を新たに2Aとして表示する。
演算順序テーブル1151の内容を順次修正前最
終アドレス(2606番地)と比較して行き、これよ
り若いアドレスであることより、演算仕様テーブ
ル1152の2603番地で指定されたマクロADの
みが挿入されたことを判別する。従つて次の4番
目の演算マクロのブロツク番号は、元通り3で変
えず、新しく挿入したマクロADのブロツク番号
を新たに2Aとして表示する。
次に、第10図のブロツク3の入力を一本追加
しようとする場合には、第12図に示すようにカ
ーソルをブロツク3にあわせ、第16図に示すよ
うな操作手順により第17図のようなブロツク図
を得る。すなわち、ブロツク番号3にマーク*を
つけ、変更されたことを明示する。
しようとする場合には、第12図に示すようにカ
ーソルをブロツク3にあわせ、第16図に示すよ
うな操作手順により第17図のようなブロツク図
を得る。すなわち、ブロツク番号3にマーク*を
つけ、変更されたことを明示する。
このためには、第18図に示すように、書換キ
ーが押された時点の最終アドレスポインタ2606番
地を、修正前最終アドレスとして所定の番地E0
に格納しておく。一方、書換えた演算仕様テーブ
ル1152の先頭アドレス2603を演算順序テ
ーブルの3番目に書き込む。CRTにブロツク図
を表示するプログラムは、演算順序テーブル11
51の内容を順次修正前最終アドレスE0(2606
番地)と比較して行き、これより若いアドレスで
あることより、演算仕様テーブル1152の2603
番地で指定されたマクロORが書き換えられたこ
とを判別する。しかし書き換えの指示であつたこ
とから、書き換えられたマクロORのブロツク番
号は3のままとする。一方、入力数は変つている
から、このことを明示するために、ブロツク番号
3のマクロシンボルに第17図のように“*”マ
ークをつけて表示する。
ーが押された時点の最終アドレスポインタ2606番
地を、修正前最終アドレスとして所定の番地E0
に格納しておく。一方、書換えた演算仕様テーブ
ル1152の先頭アドレス2603を演算順序テ
ーブルの3番目に書き込む。CRTにブロツク図
を表示するプログラムは、演算順序テーブル11
51の内容を順次修正前最終アドレスE0(2606
番地)と比較して行き、これより若いアドレスで
あることより、演算仕様テーブル1152の2603
番地で指定されたマクロORが書き換えられたこ
とを判別する。しかし書き換えの指示であつたこ
とから、書き換えられたマクロORのブロツク番
号は3のままとする。一方、入力数は変つている
から、このことを明示するために、ブロツク番号
3のマクロシンボルに第17図のように“*”マ
ークをつけて表示する。
次の例として、第10図のブロツク1のマクロ
を削除して、ブロツク2の入力D003をD001に変
更しようとする場合は、まず第19図に示すよう
に先ずカーソルをブロツク1にあわせ“削除”キ
ーを押すことによつて、第20図のブロツク図を
得る。そしてカーソルを第21図のようにブロツ
ク2にあわせ、第22図に示す操作手順により、
第23図のような所望のブロツク図を得る。すな
わち、ブロツク1は削除され、ブロツク2は入力
1の線番が変更になつたことから、マーク*をつ
けてその旨を明示する。
を削除して、ブロツク2の入力D003をD001に変
更しようとする場合は、まず第19図に示すよう
に先ずカーソルをブロツク1にあわせ“削除”キ
ーを押すことによつて、第20図のブロツク図を
得る。そしてカーソルを第21図のようにブロツ
ク2にあわせ、第22図に示す操作手順により、
第23図のような所望のブロツク図を得る。すな
わち、ブロツク1は削除され、ブロツク2は入力
1の線番が変更になつたことから、マーク*をつ
けてその旨を明示する。
この機構は以下のようである。すなわち、第2
4図に示すように、ブロツク1について“削除”
キーが押された時点で、ブロツク1に対応した演
算順序テーブル1151の内容(この場合1番目
の2618)を“0”にする一方、ブロツク1の
演算仕様テーブル1152を全てFFFF(16進)
にする。引続き第22図に示した“書換”キーが
押された時点で、最終アドレスポインタEPが指
すアドレス2606を修正前最終アドレスとして
所定の番地E0に格納しておく、一方、書き換え
たブロツク2の演算仕様テーブル先頭番地2603を
演算順序テーブル1151の2番目に書込む。
CRTにブロツク図を表示するプログラムは、演
算順序テーブル1151の内容を順次みて行く。
その内容が“0”のブロツク1についてはそのブ
ロツクを無視し何も表示せず、その内容が修正前
最終アドレスE0(2606)より若い2603番地
であるブロツク2については、何らかの変更がな
されたことを示すために、第23図のようにマー
ク*をつけて表示する。
4図に示すように、ブロツク1について“削除”
キーが押された時点で、ブロツク1に対応した演
算順序テーブル1151の内容(この場合1番目
の2618)を“0”にする一方、ブロツク1の
演算仕様テーブル1152を全てFFFF(16進)
にする。引続き第22図に示した“書換”キーが
押された時点で、最終アドレスポインタEPが指
すアドレス2606を修正前最終アドレスとして
所定の番地E0に格納しておく、一方、書き換え
たブロツク2の演算仕様テーブル先頭番地2603を
演算順序テーブル1151の2番目に書込む。
CRTにブロツク図を表示するプログラムは、演
算順序テーブル1151の内容を順次みて行く。
その内容が“0”のブロツク1についてはそのブ
ロツクを無視し何も表示せず、その内容が修正前
最終アドレスE0(2606)より若い2603番地
であるブロツク2については、何らかの変更がな
されたことを示すために、第23図のようにマー
ク*をつけて表示する。
最後の例として、第10図のブロツク1の出力
D003の否定入力をブロツク2の入力とするため、
マクロにNOT(否定論理)を追加する場合を述べ
る。この時はまず第25図に示すように、カーソ
ルをブロツク2にあわせ“一括削除”キーを押す
ことにより第26図を得る。次に“プログラム作
成”キーを押し、第27図に示す操作手順により
第28図のブロツク図を得る。すなわち、ブロツ
ク番号2は新たに追加されたこと、ブロツク3は
ブロツク2の入力線番がD003からD008に変更さ
れたこと、ブロツク4は変更前のブロツク3と同
じであるが再度プログラム作成が行われたことか
ら、それぞれ変更マーク*がつけられる。
D003の否定入力をブロツク2の入力とするため、
マクロにNOT(否定論理)を追加する場合を述べ
る。この時はまず第25図に示すように、カーソ
ルをブロツク2にあわせ“一括削除”キーを押す
ことにより第26図を得る。次に“プログラム作
成”キーを押し、第27図に示す操作手順により
第28図のブロツク図を得る。すなわち、ブロツ
ク番号2は新たに追加されたこと、ブロツク3は
ブロツク2の入力線番がD003からD008に変更さ
れたこと、ブロツク4は変更前のブロツク3と同
じであるが再度プログラム作成が行われたことか
ら、それぞれ変更マーク*がつけられる。
この機構は、第29図に示すように、“一括削
除”キーが押された時点でブロツク2,3に対応
した演算順序テーブル1151の内容(この場合
それぞれ2612および2606)を“0”にす
る(この状態は図示せず)。一方、ブロツク2、
3に対応する演算仕様テーブル1152の内容を
全てFFFF(16進)にする。引続き第27図に示
す“プログラム作成”キーが押された時点で、最
終アドレスポインタEPが指すアドレス2606
を修正前最終アドレスとして所定の番地E0に格
納しておく一方、それぞれ作成したマクロに対応
する演算仕様テーブル1152の先頭番地2603、
25FD、25F7を演算順序テーブル1151へ書込
む。CRTにブロツク図を表示するプログラムは、
演算順序テーブル1151の内容を順次みて行
き、その内容が修正前最終アドレス(番地E0の
内容)より若いブロツク2、3、4について、何
らかの変更又は作成操作がなされたことを示すた
めに、第28図のように、マーク*をつけて表示
する。
除”キーが押された時点でブロツク2,3に対応
した演算順序テーブル1151の内容(この場合
それぞれ2612および2606)を“0”にす
る(この状態は図示せず)。一方、ブロツク2、
3に対応する演算仕様テーブル1152の内容を
全てFFFF(16進)にする。引続き第27図に示
す“プログラム作成”キーが押された時点で、最
終アドレスポインタEPが指すアドレス2606
を修正前最終アドレスとして所定の番地E0に格
納しておく一方、それぞれ作成したマクロに対応
する演算仕様テーブル1152の先頭番地2603、
25FD、25F7を演算順序テーブル1151へ書込
む。CRTにブロツク図を表示するプログラムは、
演算順序テーブル1151の内容を順次みて行
き、その内容が修正前最終アドレス(番地E0の
内容)より若いブロツク2、3、4について、何
らかの変更又は作成操作がなされたことを示すた
めに、第28図のように、マーク*をつけて表示
する。
なお、第24図および第29図の演算マクロを
削除した後の演算仕様テーブル1152の空エリ
アは、削除または一括削除操作が終了した時点で
最終アドレスポインタを2618に戻しておき、
書換プログラム作成(このほか挿入)のキー操作
がなされた時にこれを修正前最終アドレスとして
格納するようにすれば、有効に利用することがで
きる。
削除した後の演算仕様テーブル1152の空エリ
アは、削除または一括削除操作が終了した時点で
最終アドレスポインタを2618に戻しておき、
書換プログラム作成(このほか挿入)のキー操作
がなされた時にこれを修正前最終アドレスとして
格納するようにすれば、有効に利用することがで
きる。
以上の説明から明らかなように、本発明によれ
ば、画面上一辺側から各演算シンボルの所定入力
(第1の入力など)を経て他辺側に至る結線部が、
各シンボルの他の結線に対し最上位の水平な直線
で一直線上に表示され、一方、他の結線部は画面
上屈曲または垂直な線を含んで表示されるので、
画面上に多数の結線部がある場合にも、画面上の
シーケンスの主要部が一目で識別可能となり、シ
ーケンスの機能や接続関係の把握、さらにはシー
ケンス動作の監視などを容易にできる効果があ
る。
ば、画面上一辺側から各演算シンボルの所定入力
(第1の入力など)を経て他辺側に至る結線部が、
各シンボルの他の結線に対し最上位の水平な直線
で一直線上に表示され、一方、他の結線部は画面
上屈曲または垂直な線を含んで表示されるので、
画面上に多数の結線部がある場合にも、画面上の
シーケンスの主要部が一目で識別可能となり、シ
ーケンスの機能や接続関係の把握、さらにはシー
ケンス動作の監視などを容易にできる効果があ
る。
第1図は演算マクロシンボル表示による制御ブ
ロツク図の一例を示す図、第2図はプログラマブ
ルコントローラおよびCRT対話型プログラマの
構成例を示す図、第3図はプログラマブルコント
ローラのプログラム構成の説明図、第4図は制御
プログラムの説明図、第5図は、論理接続図の画
面表示の一例を示す説明図、第6図はCRT画面
分割の一例を示す図、第7図は、演算マクロのキ
ーイン操作の一例を示す図、第8図は第1図に示
した制御ブロツク図作成のキーイン操作を示す
図、第9図は演算マクロの変更操作の一例を示す
図、第10図はプログラムの変更例を説明するた
めのもととなるブロツク図、第11図は第10図
に対応した演算順序テーブルと演算仕様テーブル
の構成図、第12〜14図は演算マクロを挿入す
る場合の表示例を示すブロツク図、第15図は第
14図に対応した演算順序テーブルと演算仕様テ
ーブルの構成図、第16〜17図は演算マクロを
書き換える場合の表示例を示すブロツク図、第1
8図は第17図に対応した演算順序テーブルと演
算仕様テーブルの構成図、第19〜23図は演算
マクロを削除書き換えした場合の表示例を示すブ
ロツク図、第24図は第23図に対応した演算順
序テーブルと演算仕様テーブルの構成図、第25
図〜27図は演算マクロを追加する場合の表示例
を示すブロツク図、第28図はブロツク図、第2
9図は第28図に対応した演算順序テーブルと演
算仕様テーブルの構成図である。 AND……アンドマクロ、OR……オアマクロ、
1……プログラマブルコントローラ、2……
CRT対話型プログラマ、1151……演算順序
テーブル、1152……演算仕様テーブル、EP
……最終アドレスポインタ、E0……修正前最終
アドレス。
ロツク図の一例を示す図、第2図はプログラマブ
ルコントローラおよびCRT対話型プログラマの
構成例を示す図、第3図はプログラマブルコント
ローラのプログラム構成の説明図、第4図は制御
プログラムの説明図、第5図は、論理接続図の画
面表示の一例を示す説明図、第6図はCRT画面
分割の一例を示す図、第7図は、演算マクロのキ
ーイン操作の一例を示す図、第8図は第1図に示
した制御ブロツク図作成のキーイン操作を示す
図、第9図は演算マクロの変更操作の一例を示す
図、第10図はプログラムの変更例を説明するた
めのもととなるブロツク図、第11図は第10図
に対応した演算順序テーブルと演算仕様テーブル
の構成図、第12〜14図は演算マクロを挿入す
る場合の表示例を示すブロツク図、第15図は第
14図に対応した演算順序テーブルと演算仕様テ
ーブルの構成図、第16〜17図は演算マクロを
書き換える場合の表示例を示すブロツク図、第1
8図は第17図に対応した演算順序テーブルと演
算仕様テーブルの構成図、第19〜23図は演算
マクロを削除書き換えした場合の表示例を示すブ
ロツク図、第24図は第23図に対応した演算順
序テーブルと演算仕様テーブルの構成図、第25
図〜27図は演算マクロを追加する場合の表示例
を示すブロツク図、第28図はブロツク図、第2
9図は第28図に対応した演算順序テーブルと演
算仕様テーブルの構成図である。 AND……アンドマクロ、OR……オアマクロ、
1……プログラマブルコントローラ、2……
CRT対話型プログラマ、1151……演算順序
テーブル、1152……演算仕様テーブル、EP
……最終アドレスポインタ、E0……修正前最終
アドレス。
Claims (1)
- 【特許請求の範囲】 1 論理演算要素とその入出力アドレスを含む論
理演算単位を複数有する論理演算プログラムを、
該プログラムの入力あるいは読出しによつて演算
シンボルと結線で描く論理演算接続図を画面上に
表示する表示装置において、 前記演算シンボルは予め前記論理演算要素毎に
定められ、前記プログラムに規定される前記論理
演算単位に応じ該当する演算シンボルを画面上に
表示する演算シンボル表示手段と、 前記プログラムに従い画面上の一辺側に表示さ
れた一辺側所定入力アドレスから他辺側に表示さ
れた他辺側所定出力アドレス間を水平方向に前記
演算シンボル表示手段によつて表示される複数の
演算シンボルを結線するに当たり、画面上で前段
に配置される演算シンボルの所定出力アドレスが
後段に配置される演算シンボルの所定入力アドレ
スとなるように当該演算シンボル間を水平な直線
により結線表示し、前記一辺側所定入力アドレス
と同一の所定入力アドレスを有する前段の演算シ
ンボルと前記一辺側の所定入力アドレス間を水平
な直線により結線表示し、前記他辺側所定出力ア
ドレスと同一の所定出力アドレスを有する後段の
演算シンボルと前記他辺側の所定出力アドレス間
を水平な直線により結線表示し、前記後段の演算
シンボルに他の入力アドレスのある場合に該他の
入力アドレスの結線を画面上既設の演算シンボル
と重ならないように屈曲して表示する結線手段
と、を設けたことを特徴とする論理接続図表示装
置。 2 特許請求の範囲第1項において、前記所定入
力アドレスは、当該演算シンボルが対応する論理
演算単位の入力アドレスの中で第1の入力など所
定入力順位に規定されるものであることを特徴と
する論理接続図表示装置。 3 特許請求の範囲第1項において、前記所定入
力アドレスの結線は当該演算シンボルの他の入力
アドレスの結線に対し最上位など所定の位置関係
に表示されることを特徴とする論理接続図表示装
置。 4 特許請求の範囲第1項において、前記所定入
力アドレスを結線表示する前記水平な直線の各々
は、画面上で連係表示されることを特徴とする論
理接続図表示装置。 5 特許請求の範囲第4項において前記連係表示
は、当該演算シンボルの他の結線に対し前記水平
な直線を最上位に表示することを特徴とする論理
接続図表示装置。 6 特許請求の範囲第4項において前記連係表示
は、前記水平な直線の各々を画面上一直線状に表
示することを特徴とする論理接続図表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56020095A JPS57134752A (en) | 1981-02-16 | 1981-02-16 | Crt conversation type programmer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56020095A JPS57134752A (en) | 1981-02-16 | 1981-02-16 | Crt conversation type programmer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57134752A JPS57134752A (en) | 1982-08-20 |
| JPH0472244B2 true JPH0472244B2 (ja) | 1992-11-17 |
Family
ID=12017547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56020095A Granted JPS57134752A (en) | 1981-02-16 | 1981-02-16 | Crt conversation type programmer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57134752A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0619706B2 (ja) * | 1983-06-10 | 1994-03-16 | 株式会社日立製作所 | デイジタル演算装置のブロツク演算方法 |
| JPS61121105A (ja) * | 1984-11-19 | 1986-06-09 | Hokuyo Automatic Co | プログラマブル制御装置 |
| JPS6385825A (ja) * | 1986-09-29 | 1988-04-16 | Hitachi Ltd | ソフトウエア・モジユ−ル間関係認識方式 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53146082A (en) * | 1977-05-26 | 1978-12-19 | Toshiba Corp | Sequence controller system |
| JPS54141978A (en) * | 1978-04-27 | 1979-11-05 | Toyoda Mach Works Ltd | Sequence display device |
| JPS5539932A (en) * | 1978-09-13 | 1980-03-21 | Nissan Motor Co Ltd | Process control display device |
| JPS5556233A (en) * | 1978-10-18 | 1980-04-24 | Fujitsu Ltd | Program input system |
-
1981
- 1981-02-16 JP JP56020095A patent/JPS57134752A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57134752A (en) | 1982-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4455619A (en) | Interactive equipment for computer programming by linkage of labeled block representations of arithmetic/logical subprograms | |
| US5287449A (en) | Automatic program generation method with a visual data structure display | |
| EP0251699B1 (en) | A logic diagram compiler executor | |
| GB2140942A (en) | Sequence control method and apparatus | |
| JP3461400B2 (ja) | シーケンス制御プログラム作成装置 | |
| JP2004303217A (ja) | 表示・編集装置及び表示方法並びにプログラム製品 | |
| JP7352152B2 (ja) | 情報処理システム、プログラマブル表示器および情報処理装置 | |
| US5699080A (en) | Programming method and apparatus for programmable controller | |
| JP3167245B2 (ja) | プログラマブルコントローラ動作状態監視装置 | |
| EP0827053A1 (en) | Programming system for motion controller | |
| JPS58178408A (ja) | 模擬実行機能を備えたプログラマブル・コントロ−ラ | |
| JPH10301615A (ja) | Cnc画面表示システム | |
| JP2694829B2 (ja) | シミユレーシヨン装置 | |
| JPH0443281B2 (ja) | ||
| US5886910A (en) | Computer with a check function | |
| EP0315172B1 (en) | Automatic program generation method with a visual data structure display | |
| US20090158156A1 (en) | Online programming of operator interface panel | |
| JPH0679245B2 (ja) | プログラマブルコントロ−ラのシ−ケンスプログラム実行方式 | |
| US8132146B2 (en) | Input of program instructions in imperative programming languages | |
| JP3413860B2 (ja) | デバッグ方式 | |
| JP3414038B2 (ja) | プログラマブルコントローラ | |
| JP3824411B2 (ja) | 画面定義装置及びそれにより定義されたプログラムを実行する操作装置 | |
| JPS58105302A (ja) | プログラマブル・コントロ−ラの図示式プログラミング装置 | |
| JPS5884306A (ja) | プログラマブル・コントロ−ラのプログラミング装置 | |
| JPH01244502A (ja) | Pcのプログラム表示方式 |