JPH0472309B2

JPH0472309B2 -

Info

Publication number: JPH0472309B2
Application number: JP57007425A
Authority: JP
Inventors: Harunobu Kinoshita
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1982-01-22
Filing date: 1982-01-22
Publication date: 1992-11-17
Also published as: JPS58125213A

Description

【発明の詳細な説明】本発明は、磁気デイスク装置や磁気テープ装置
等の磁気記憶装置の制御装置（以下磁気記憶制御
装置と称す）に関し、特に、磁気記憶装置に書き
込むべき書き込みデータについてのチエツクコー
ドの形成及び磁気記憶装置から読み出された読み
出しデータについてのエラー訂正に、フアイアコ
ード（Fire code）を使用する磁気記憶制御装置
に関するものである。

磁気記憶制御装置は、磁気記憶装置にデータを
書き込む際に、そのデータに対してチエツクコー
ドを付加するのが通例である。該チエツクコード
は、磁気記制御装置によつて、上位装置から送ら
れれきたデータに対して計算される。一方、読み
出しの際には、磁気記憶制御装置は、データとチ
エツクコードとを読み出し、読み出し誤りの検
査、あるいは補助手段を講じてその訂正を行う。

この種のチエツクコードを発生するために用い
られる回路は、一般に多項式演算回路と呼ばれ、
１個以上の単位レジスタと１個以上の排他的論理
和回路とで構成される。そして、この演算のため
に決定される多項式の違いにより、誤りの検出能
力や誤りの訂正能力が異つてくるのは、公知の事
である。

一般に、磁気デイスク制御装置等では、書き込
みデータについてのチエツクコードの成形及び読
み出しデータについてのエラー訂正に、フアイア
コードと呼ばれる符号が次の(1)式の形で使用され
る。

Ｇ(x)＝ｉP_i(x)・（x^c＋１） (1) ここで、P_i(x)は既約多項式（ｉ≧１）、Ｇ(x)は
生成多項式である。

今、具体的回路を実現するため、Ｇ(x)を以下の
様にえらぶ。

Ｇ(x)＝（x²¹＋１）（x¹¹＋x²＋１）＝x³²＋x²³ ＋x²¹＋x¹¹＋x²＋１ (2) 即ち、ｉ＝１のとき、P₁(x)＝x¹¹＋x²＋１であ
る。ここで（x²¹＋１）＝P₀(x)とおけばＧ(x)＝P₀
(x)・P₁(x)で表すことができる。書き込みデータ
をＤ(x)とした場合、上記多項式に従つて、チエツ
クコードＥ(x)を発生すると、次式となる。

Ｄ(x)・x³³ModG(x)＝Ｅ(x) (3) (3)式は、最初の演算数（Ｄ(x)・x³³）を第２の
演算数Ｇ(x)で割つたときの余剰Ｅ(x)を結果とする
演算を示している。(3)式を変形すると、次のよう
になる。

Ｄ(x)・x³³＝Ｇ(x)・Ｐ(x)＋Ｅ(x) (4) 但し、Ｐ(x)はＤ(x)・x³³をＧ(x)で割つたときの
商である。(4)式の両辺にＥ(x)を加えると、排他的
理論和回路を用いることを考慮すると、Ｄ(x)・x³³＝Ｅ(x)・Ｇ(x)＋Ｐ(x) (5) となる。(5)式の［Ｄ(x)・x³³＋Ｅ(x)］が、実際に
磁気デイスク装置等に書き込まれる内容である。

チエツクコードＥ(x)を発生する際に用いられ
る、Ｇ(x)＝（X²¹＋１）（x¹¹＋x²＋１）＝x³²＋x²³
＋x¹¹＋x²＋１の書き込み多項式演算回路１１を
第１図に示す。第１図において、１２は上位装置
からの書き込みデータ入力、e₀〜e₄は排他的論理
和回路、D₀〜D₃₁は多項式の剰余（Remainder）
を格納するフリツプフロツプである。

次に、磁気デイスク装置からの読み出し動作の
場合は、デコード処理（エラーパターン及びエラ
ーロケーシヨンの検出及び計算）を早くするた
め、次式により計算を行う。

［Ｄ(x)・x³³＋Ｅ(x)］ModP₀(x)＝S₀(x) ［Ｄ(x)・x³³＋Ｅ(x)］ModP₁(x)＝S₁(x) (6) ［Ｄ(x)・x³³＋Ｅ(x)］は(5)式によりＧ(x)Ｐ(x)で
あるため、(6)式は次のように変更される。

Ｇ(x)・Ｐ(x)ModP₀(x)＝P₀(x) Ｇ(x)・Ｐ(x)ModP₁(x)＝P₁(x) (7) ところが、Ｇ(x)＝P₀(x)・P₁(x)であるため、(7)
式は P₀(x)・P₁(x)・Ｐ(x)ModP₀(x)＝S₀(x)＝０ P₀(x)・P₁(x)・Ｐ(x)ModP₁(x)＝S₁(x)＝０ (8) となる。(8)式のように、エラーが発生しない場
合、S₀(x)及びS₁(x)は０となる。

読み出し動作の場合の(6)式の計算に用いられ
る、P₀(x)＝X²¹＋１の読み出し多項式演算回路
（S₀(x)計算用）１３及びP₁(x)＝x¹¹×ｘ＋１の読み
出し多項式演算回路（S₁(x)計算用）１４を用い、
それぞれ第２図ａ及びｂに示す。第２図ａ及びｂ
において、１５は磁気デイスク装置等からの読み
出しデータ入力、e₀及びe₁は第１図のものと同様
の排他的論理和回路、D₀〜D₂₀は第１図のものと
同様の多項式の剰余を格納するフリツプヒロツプ
である。読み出し動作の場合、P₀(x)＝X²¹＋１の
読み出し多項式演算回路１３とP₁(x)＝x¹¹＋x²＋
１の読み出し多項式演算回路１４とにより、エラ
ーのチエツク、また、S₀(x)とS₁(x)とを使用してエ
ラーの訂正が行われる。

このような書き込み多項式演算回路及び読み出
し多項式演算回路を用いる従来の磁気デイスク制
御装置を第３図に示す。

第３図の磁気デイスク制御装置はデータの選択
を行う選択回路１７、チエツクコード形成及びエ
ラー訂正のための回路１６、データ転送制御回路
１８、及びマイクロプログラム制御回路１９を有
している。さらに、チエツクコード形成及びエラ
ー訂正のための回路１６は前述した書き込み多項
式演算回路１１、及び読み出し多項式演算回路１
３及び１４を内蔵している。

この磁気デイスク制御装置を用いて書き込み動
作を行う場合、書き込みデータ１２はデータ転送
制御回路に入力されると共に、選択回路１７を経
てチエツクコード形成及びエラー訂正のための回
路１６へ入力される。

チエツクコード形成及びエラー訂正のための回
路１６に書き込みデータが入力されると書き込み
多項式演算回路１１は所定の演算を行いチエツク
コードを発生する。このチエツクコードはデータ
転送制御回路１８へ入力され、先に入力されてい
る書き込みデータと排他的論理和をとつて磁気デ
イスク装置２０に記憶される。

また、読み出し動作を行うときは、データ転送
制御回路１８が磁気デイスク装置２０から読み出
した読み出しデータが選択回路１７によつて選択
され読み出し多項式演算回路１３及び１４に入力
される。

読み出し多項式演算回路１３及び１４では所定
の演算を行なつてエラーのチエツクを行ない、エ
ラーがないときには“０”、エラーがあるときは
エラー訂正コードをマイクロプログラム制御回路
１９へ出力する。

マイクロプログラム制御回路１９には、データ
転送制御回路１８から読み出しデータが入力され
ており、読み出し多項式演算回路１３及び１４か
らのエラー訂正コードに基づいて読み出しデータ
の訂正を行なう。そして、マイクロプログラム制
御回路１９は、正しいデータを上位装置へ出力す
る。

以上のように、従来の磁気記憶制御装置は、書
き込み動作の場合、(2)式の多項式の演算回路（第
１図の１１）を用いてチエツクコードＥ(x)が形成
され、また読み出し動作の場合、P₀(x)＝X²¹＋１
の回路（第２図ａの１３）とP₁(x)＝x¹¹＋x²＋１
の回路（第２図ｂの１４）とを用いてエラーのチ
エツク、また、S₀(x)とS₁(x)とを使用してエラーの
訂正が行われることは、既に公知のことである。

このように、従来の磁気記憶制御装置は、書き
込み動作の場合と読み出し動作の場合とで使用す
る多項式が異なるため、多項式の次数が高くなる
と、それらの回路量が多くなり、また書き込み動
作及び読み出し動作の多項式の切り替えのための
回路が増大するという欠点があつた。

本発明の目的は、書き込み時に用いる多項式の
演算回路を、読み出し時にも使用することによ
り、従来、読み出し時にのみ用いていた多項式の
演算回路を除去することにある。

本発明によれば、磁気記憶装置に書き込むべき
書き込みデータについてのチエツクコードの形成
及び前記磁気記憶装置から読み出された読み出し
データについてのエラー訂正に、フアイアコード
を使用する、前記磁気記憶装置の制御装置におい
て、前記書き込みデータを受け、Ｇ(x)＝ｉP_i(x)・（x^c＋１）但し、P_i(x)は既約多項式：（ｉ≧１）のＧ(x)に
従つて、前記チエツクコードＥ(x)を計算するチエ
ツクコード形成回路と、書き込み時には前記書き
込みデータを前記チエツクコード形成回路に与
え、読み出した時には前記読み出しデータを前記
書き込みデータの代わりに前記チエツクコード形
成回路に与える選択回路と、前記書き込み時に前
記チエツクコード形成回路によつて計算された前
記チエツクコードＥ(x)を、前記書き込みデータと
ともに前記磁気記憶装置に書き込む制御回路と、
前記読み出し時に前記チエツクコード形成回路に
よつて計算された、前記チエツクコードＥ(x)の代
りに得られた剰余Ｒ(x)を受け、Ｒ(x)Mod（x^c＋
１）及びＲ(x)ModP_i(x)を計算する、前記エラー訂
正のための計算回路とを備えた、磁気記憶制御装
置が得られる。

次に、本発明の実施例について、図面を参照し
て説明する。

第４図を参照すると、本発明の一実施例による
磁気デイスク制御装置は、磁気デイスク装置２０
に書き込むべき書き込みデータ１２についてのチ
エツクコードの形成及び磁気デイスク装置２０か
ら読み出された読み出しデータ１５についてのエ
ラー訂正に、フアイアコードを使用する、磁気デ
イスク装置２０の制御装置である。そして、本実
施例の磁気デイスク装置は、書き込みデータ１２
を受け、(2)式のＧ(x)に従つて、前記チエツクコー
ドＥ(x)を計算するチエツクコード形成回路２１を
備えている。このチエツクコード形成回路２１
は、第１図に示したＧ(x)＝（X²¹＋１）（x¹¹＋x²＋
１）＝x³²＋x²³＋x²¹＋x¹¹＋x²＋１の書き込み多
項式演算回路１１を含んでいる。本実施例の磁気
デイスク装置は、さらに、書き込み時には書き込
みデータ１２をチエツクコード形成回路２１に与
え、読み出し時には読み出しデータ１５を書き込
みデータ１２の代りにチエツクコード形成回路２
１に与える選択回路１７を備えている。本実施例
の磁気デイスク制御回路は、さらに、書き込み時
にチエツクコード形成回路２１によつて計算され
た前記チエツクコードＥ(x)を、書き込みデータ１
２とともに磁気デイスク装置２０に書き込むデー
タ転送制御回路１８を備えている。このデータ転
送制御回路１８は、磁気デイスク装置２０から読
み出された読み出しデータ１５を、選択回路１７
に送る機能をも有している。本実施例の磁気デイ
スク制御回路は、さらに、マイクロプログラム制
御回路１９を備えている。このマイクロプログラ
ム制御回路１９は、読み出し時にチエツクコード
形成回路２１によつて計算された、前記チエツク
コードＥ(x)の代りに得られた剰余、Ｒ(x)を受け、
Ｒ(x)Mod（x^c＋１）及びＲ(x)ModP_i(x)を計算す
る。前記エラー訂正のための計算機能を有してい
る。なお、本実施例の磁気デイスク制御装置は、
外部から与えられた書き込み命令あるいは読み出
し命令によつて起動し、少なくともマイクロプロ
グラム制御回路１９にはこれらの命令が伝えられ
る。選択回路１７は、上記命令によりデータを選
択するようにしても良いが、実際には書き込み命
令と読み出し命令とが同時に出されることは無い
と考えられるので、先に入力されたデータを選択
してチエツクコード形成回路２１へデータを送る
様にしても良い。また、データ転送制御回路１８
は、書き込みデータ１２の入力の有無によつて、
あるいは、読み出しデータを選択回路１７に転送
したか否かによつて、チエツクコード形成回路２
１からの信号が、Ｅ(x)であるかＲ(x)であるかを判
断し、Ｅ(x)は受取り、Ｒ(x)は無視する。マイクロ
プログラム制御回路１９は、上記の命令にしたが
つて、チエツクコード形成回路２１からの信号
が、Ｅ(x)であるかＲ(x)であるかを判断し、Ｒ(x)を
受取り、Ｅ(x)は無視する。

さて、読み出し動作の場合も、書き込み時と同
様に書き込み多項式演算回路１１を通してチエツ
クするものとすると、次式が成立する。

D′(x)ModG(x)＝Ｒ(x) (9) 但し、D′(x)は読み出しデータであり、(5)式の
［Ｄ(x)・x³³＋Ｅ(x)］に相当する。また、Ｒ(x)は書
き込み多項式演算回路１１に残つている剰余
（Remainder）である。

この場合、Ｇ(x)＝P₀(x)・P₁(x)であるので、(9)
式変形すると、 D′(x)＝ａ(x)・P₀(x)・P₁(x)＋Ｒ(x) これより、Ｒ(x)＝D′(x)−ａ(x)・P₀(x)・P₁(x) (10) となる。但し、ａ(x)はD′(x)をＧ(x)で割つた時の
商である。

このＲ(x)マイクロプログラム制御回路１９に入
力し、Ｒ(x)ModP₀(x)及びＲ(x)ModP₁(x) (11) を計算する。

(10)式及び(11)式より、Ｒ(x)ModP₀(x) ＝D′(x)−ａ(x)・P₀(x) ・P₁(x)］ModP₀(x) ＝D′(x)ModP₀(x) Ｒ(x)ModP₁(x) ＝［D′(x)−ａ(x)・P₀(x) ・P₁(x)］ModP₁(x) ＝D′(x)ModP₁(x) （12′）となる。即ち、従来読み出し多項式演算回路１３
及び１４で行われていた計算を書き込み多項式演
算回路１１とマイクロプログラム制御回路１９と
で行なうことができる。

ここで、マイクロプログラム制御回路１９での
計算はマイクロプログラム制御回路１９にソフト
ウエアを組み込むことにより容易に実現できる。

上記(12)式は次のことを意味している。即ち、読
み出しデータD′(x)を第１図の書き込み多項式演
算回路１１に入力し、その剰余Ｒ(x)を読み出し、
別の計算回路（例えばマイクロプログラム制御回
路等）によりＲ(x)Mod（x^c＋１）及びＲ(x)ModP_i
(x)を実施すると、従来の第２図の読み出し多項式
演算回路１３及び１４に読み出しデータD′(x)を
入力した結果を一致することを意味している。

このことを達成した一例が、前述した第４図の
実施例である。この第４図の実施例では、第３図
の従来回路のうちの読み出し多項式演算回路１３
及び１４が削減されている。

つまり、第３図に示す従来の回路では、書き込
み動作のとき、書き込みデータ１２をチエツクコ
ード形成及びエラー訂正のための回路１６内の書
き込み多項式演算回路１１に入力し、書き込み多
項式演算回路１１で計算して得たチエツクコード
を書き込みデータ１２と共に磁気デイスク装置２
０に対して書き込む。また、読み出し動作のとき
は、磁気デイスク装置２０から読み出したデータ
をチエツクコード形成及びエラー訂正のための回
路１６内の読み出し多項式演算回路１３及び１４
に入力し、データのエラーチエツク及びエラー訂
正を行う。

一方、本発明の回路では書き込み動作はチエツ
コード形成回路２１で従来回路と同じ動作を行う
が、読み出し動作では書き込み動作と同じくチエ
ツクコード形成回路２１に読み出しデータを入力
し、別の計算回路により演算を実施することによ
りエラーの検出及び訂正を行つている。

本発明によれば、従来のように、書き込み時に
は書き込み多項式演算回路（第１図）にデータを
入力し、読み出し時には読み出し多項式演算回路
（第２図）にデータを入力するという多項式の切
替を実施する必要がない。さらに、本発明によれ
ば、書き込み多項式演算回路及び読み出し多項式
演算回路のうち書き込み多項式演算回路（第１
図）のみをハードウエア的に有すれば良いことに
なり、ハードウエア量を減少させる効果があるこ
とは明白である。

【図面の簡単な説明】

第１図は、Ｇ(x)＝（x²¹＋１）（x¹¹＋x²＋１）＝
x³²＋x²³＋x²¹＋x¹¹＋x²＋１の書き込み多項式演
算回路を示す回路図、第２図ａは、P₀(x)＝X²¹＋
１の読み出し多項式演算回路（S₀(x)計算用）を示
す回路図、第２図ｂは、P₁(x)＝X¹¹＋x²＋１の読
み出し多項式演算回路（S₁(x)計算用）を示す回路
図、第３図は、従来の磁気デイスク制御装置を示
すブロツク図、第４図は本発明の一実施例の磁気
デイスク装置を示すブロツク図である。１１……書き込み多項式演算回路、１２……書
き込みデータ、１３及び１４……読み出し多項式
演算回路、１５……読み出しデータ、１６……チ
エツクコード形成及びエラー訂正のための回路、
１７……選択回路、１８……データ転送制御回
路、１９……マイクロプログラム制御回路、２０
……磁気デイスク装置、２１……チエツクコード
形成回路。

Claims

【特許請求の範囲】１磁気記憶装置に書き込むべき書き込みデータ
についてのチエツクコードの形成及び前記磁気記
憶装置から読み出された読み出しデータについて
のエラー訂正に、フアイアコードを使用する、前
記磁気記憶装置の制御装置において、前記書き込
みデータを受け、Ｇ(x)＝ｉP_i(x)・（x^c＋１）但し、P_i(x)は既約多項式：（ｉ≧１）のＧ(x)に従つて、前記チエツクコードＥ(x)を計算
するチエツクコード形成回路と、書き込み時には
前記書き込みデータを前記チエツクコード形成回
路に与え、読み出し時には前記読み出しデータを
前記書き込みデータの代わりに前記チエツクコー
ド形成回路に与える選択回路と、前記書き込み時
に前記チエツクコード形成回路によつて計算され
た前記チエツクコードＥ(x)を、前記書き込みデー
タとともに前記磁気記憶装置に書き込む制御回路
と、前記読み出し時に前記チエツクコード形成回
路によつて計算された、前記チエツクコードＥ(x)
の代りに得られた剰余Ｒ(x)を受け、Ｒ(x)Mod（x^c
＋１）及びＲ(x)ModP_i(x)を計算する、前記エラー
訂正のための計算回路とを備えた、磁気記憶制御
装置。