JPH0472726A - ディジタル・エッチング法 - Google Patents

ディジタル・エッチング法

Info

Publication number
JPH0472726A
JPH0472726A JP18651290A JP18651290A JPH0472726A JP H0472726 A JPH0472726 A JP H0472726A JP 18651290 A JP18651290 A JP 18651290A JP 18651290 A JP18651290 A JP 18651290A JP H0472726 A JPH0472726 A JP H0472726A
Authority
JP
Japan
Prior art keywords
etching
substrate
etching method
digital
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18651290A
Other languages
English (en)
Inventor
Seiichi Iwamatsu
誠一 岩松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP18651290A priority Critical patent/JPH0472726A/ja
Publication of JPH0472726A publication Critical patent/JPH0472726A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は主として半導体材料等のエツチング法に関する
CHMを解決するための手段〕 上記課題を解決するために本発明はディジタル・エッチ
ング法に関し、半導体基板等の基板を一原子層づつある
いはせいぜい三原子層づつ程度迄ディジタルにエツチン
グする手段をとる。
〔従来の技術〕
従来、エツチング処理は半導体基板等の表面からエツチ
ング速度X X / siと云う形で、リニアにエツチ
ングするのが通例でありだ。
〔実施例〕
以下、実施例により本発明を詳述する。
いま、−例として、Arスパッタ法によるディジタル・
エッチング法を例にとると、Si基板表面に吸着した一
〇H基を一層エッチングするには81基板温度を500
℃程度に保ち、ターゲット電圧を一200■とし、Ar
ガス圧をs x i o−3TOrr程度とし、81基
板電圧を+7■でrfパワー5Wで5分のArボンバー
ドメントをさせると、−OH基のみの除去が出来る。こ
の様に、Arスパッタ法では、低運動エネルギーのAr
粒子を基板表面に当てることにより、−OH基の一層除
去や、運動エネルギーを制御して、基板slの81原子
層の一原子層づつのエツチングやせいぜい3原子層づつ
のエツチングを行なうこともできる。
次に、他の実施例として、ガス・エツチング法によるデ
ィジタル・エッチング法を例にとると、いまGaA3基
板を真空容器に入れ、まず酸素を容器内に導入してGa
、OをGaAθ基板表面に形成し、約500℃に加熱す
るとGa2O層が一層エッチングされる。
次に、塩紫ガスを容器内に導入し、GaAs基板表面に
pSctsNを形成して、150℃程度に加熱するとA
sCl2層が一層エソチングされる。この操作を繰り返
す事によりGaAs基板表面から一原子層づつのディジ
タル・エッチングが可能となる。
更に、その他の実施例として、ウェット・エツチング法
によるディジタル・エッチング法を例にとると、いま、
81基板をアンモニア水と過酸化水素水を調合して、4
久/分程度のエツチング速度を持つエツチング液を作成
すると、該エツチング液にSiを1分間浸漬する事によ
りS1基板表面からSi層が一原子層除去され、その後
の純水洗浄により該エツチングは停止する事となり、エ
ツチング液浸漬と純水洗浄をディジタルに繰り返す事に
よりディジタル・エッチングが可能となりエツチング時
間又はエツチング液調合によるエツチング速度の変更に
より一原子層づつのエツチングから三原子層づつ程度の
エツチング迄、精度良(行なうこともできる。
本発明は主として準結晶半導体基板の高精度エツチング
に適用されるが、その他の材料に適用しでも良い事は云
うまでもない。
〔発明の効果〕
本発明により極めて高精度で、バラツキの無い半導体基
板等のエツチングが可能となる効果がある。
以上

Claims (1)

    【特許請求の範囲】
  1.  半導体基板等の基板を一原子層づつあるいはせいぜい
    三原子層づつ程度迄ディジタルにエッチングする事を特
    徴とするディジタル・エッチング法。
JP18651290A 1990-07-13 1990-07-13 ディジタル・エッチング法 Pending JPH0472726A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18651290A JPH0472726A (ja) 1990-07-13 1990-07-13 ディジタル・エッチング法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18651290A JPH0472726A (ja) 1990-07-13 1990-07-13 ディジタル・エッチング法

Publications (1)

Publication Number Publication Date
JPH0472726A true JPH0472726A (ja) 1992-03-06

Family

ID=16189802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18651290A Pending JPH0472726A (ja) 1990-07-13 1990-07-13 ディジタル・エッチング法

Country Status (1)

Country Link
JP (1) JPH0472726A (ja)

Similar Documents

Publication Publication Date Title
JPS5817615A (ja) 金属シリサイドを形成するための金属とシリコンとの低圧力cvd共付着法
DE69212913D1 (de) Verfahren zum Beschichten von Substrate am zementierten Wolframkarbid mit festhaftendem Diamantüberzug
US3945902A (en) Metallized device and method of fabrication
US5217589A (en) Method of adherent metal coating for aluminum nitride surfaces
JPH0472726A (ja) ディジタル・エッチング法
JPS58209111A (ja) プラズマ発生装置
US3615947A (en) Method of selective etching
GB1537298A (en) Method of producing a metal layer on a substrate
JPH0238330A (ja) ガラス成形型の再生方法
US3499782A (en) Substrate protective oxidized coating process
JPH01234578A (ja) 銅薄膜のドライエツチング方法
JP2665771B2 (ja) 超電導体の作製のための改善方法
JPS58209809A (ja) 透明導電膜の形成方法
JPS62272557A (ja) 半導体素子の製造方法
JP3183846B2 (ja) クリーニングガス及びエッチングガス
JPS55117241A (en) Method of forming insulating film on third to fifth group compound semiconductor
JPH01223733A (ja) 炭化チタン系膜及び窒化チタン系膜のエッチング方法
JPH03236463A (ja) 黒色金合金とその製造方法
JPS6250461A (ja) スパツタリングによる薄膜の堆積法
JPS5952526A (ja) 金属酸化膜のスパツタリング方法
JPS62247064A (ja) 金属被膜の成長方法
JPS6455830A (en) Device for forming semiconductor oxide film
JP2861753B2 (ja) 窒化ホウ素含有膜で被覆された基体
JPS6243150A (ja) 半導体装置の製造方法
JPS62291918A (ja) 金属の選択堆積法