JPH0472784U - - Google Patents

Info

Publication number
JPH0472784U
JPH0472784U JP11630290U JP11630290U JPH0472784U JP H0472784 U JPH0472784 U JP H0472784U JP 11630290 U JP11630290 U JP 11630290U JP 11630290 U JP11630290 U JP 11630290U JP H0472784 U JPH0472784 U JP H0472784U
Authority
JP
Japan
Prior art keywords
head switching
drum
event
divider
signal output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11630290U
Other languages
Japanese (ja)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP11630290U priority Critical patent/JPH0472784U/ja
Publication of JPH0472784U publication Critical patent/JPH0472784U/ja
Pending legal-status Critical Current

Links

Description

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本考案の第一の実施例を示すヘツド・
スイツチング・パルス作成回路のブロツク構成図
、第2図は第1図における各種信号のタイミング
図、第3図は本考案の第二の実施例を示すヘツド
・スイツチング・パルス作成回路のブロツク構成
図、第4図は第3図における各種信号のタイミン
グ図、第5図a,bはそれぞれ従来の一例を説明
するためのVHS方式のテープ巻付け状態および
VHS−C方式のテープ巻付け状態を示すテープ
とドラムの関係図、第6図は第5図a,bにおけ
るVHS方式及びVHS−C方式でのドラムPG
信号、ドラムFG信号およびHSW信号のタイミ
ング図、第7図は従来の一例を示すヘツド・スイ
ツチング・パルス作成回路のブロツク構成図、第
8図および第9図はそれぞれ第7図におけるVH
S方式およびVHS−C方式でのヘツドスイツチ
ング信号の作成タイミング図である。 12,30……パルス入力ポート、13……シ
ユミツト回路、14……エツジ検出回路、15…
…カウンタ、16……イベント・デバイダ・コン
トロール・レジスタ、17……イベント・カウン
タ(EC)、18,19……RSフリツプフロツ
プ、20〜23……イベント・カウンタ・コンペ
ア・レジスタ(ECC)、25……ヘツド・スイ
ツチング信号(HSW)出力、26……ECC0
一致信号マスク用制御回路、32……出力切換え
セレクタ。
FIG. 1 shows a head and a first embodiment of the present invention.
2 is a timing diagram of various signals in FIG. 1; FIG. 3 is a block diagram of a head switching pulse generating circuit showing a second embodiment of the present invention; 4 is a timing diagram of various signals in FIG. 3, and FIGS. 5a and 5b are tape winding states of a VHS system and a VHS-C system, respectively, to explain a conventional example. Figure 6 shows the drum PG in the VHS system and VHS-C system in Figures 5a and b.
Fig. 7 is a block diagram of a head switching pulse generation circuit showing a conventional example; Figs. 8 and 9 are VH in Fig. 7, respectively.
FIG. 4 is a timing chart for creating head switching signals in the S system and the VHS-C system. 12, 30... Pulse input port, 13... Schmitt circuit, 14... Edge detection circuit, 15...
...Counter, 16...Event divider control register, 17...Event counter (EC), 18, 19...RS flip-flop, 20-23...Event counter compare register (ECC), 25... ...Head switching signal (HSW) output, 26...ECC0
Coincidence signal mask control circuit, 32...Output switching selector.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] VTRのヘツド・スイツチング・パルスを作成
するにあたり、ドラム・モータより出力されるド
ラムPG信号を分周するためのイベント・デバイ
ダと、前記ドラム・モータより出力されるドラム
FG信号の入力毎にカウント・アツプするイベン
ト・カウンタと、出力パルスの立上りおよび立下
りタイミングを設定するための複数のイベント・
カウンタ・コンペア・レジスタと、前記複数のイ
ベントカウンタ・コンペア・レジスタからの信号
によりセツトおよびリセツトされるR−Sフリツ
プフロツプとを有し、VHS方式及びVHS−C
方式のどちらでもソフトウエアの介在なしにヘツ
ド・スイツチング・パルスを作成することを特徴
とするヘツド・スイツチング・パルス作成回路。
In creating the VTR head switching pulse, an event divider is used to divide the frequency of the drum PG signal output from the drum motor, and a count/divider is used for each input of the drum FG signal output from the drum motor. Multiple event counters for setting the rise and fall timing of output pulses.
It has a counter compare register and an R-S flip-flop that is set and reset by signals from the plurality of event counter compare registers,
A head switching pulse generation circuit is characterized in that it generates head switching pulses without the intervention of software in either method.
JP11630290U 1990-11-06 1990-11-06 Pending JPH0472784U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11630290U JPH0472784U (en) 1990-11-06 1990-11-06

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11630290U JPH0472784U (en) 1990-11-06 1990-11-06

Publications (1)

Publication Number Publication Date
JPH0472784U true JPH0472784U (en) 1992-06-26

Family

ID=31864117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11630290U Pending JPH0472784U (en) 1990-11-06 1990-11-06

Country Status (1)

Country Link
JP (1) JPH0472784U (en)

Similar Documents

Publication Publication Date Title
JPH0472784U (en)
JPS61189427U (en)
JPS5829636Y2 (en) Periodic signal deletion compensation device
JPS6370954A (en) Magnetic tape recording speed discriminator
JPS60102690U (en) Radiation measuring instrument noise prevention circuit
JP2680573B2 (en) Automatic phase adjustment device
JP2854115B2 (en) Electronic equipment control device
JPS60131051U (en) Watchdog circuit
JPH02113851U (en)
JPH0166630U (en)
JP2987833B2 (en) Switching pulse generator for rotating drum
JPS6431588U (en)
JPS58187834U (en) Data selection circuit
JPS6359608A (en) Frequency divider
JPS6229657U (en)
JPS6077035U (en) Recording speed discrimination circuit
JPS6194577A (en) Digital servo device
JPS5816932U (en) pulse delay circuit
JPS61162855A (en) Control method of magnetic recording and reproducing device
JPS6047145U (en) magnetic recording device
JPS61202195U (en)
JPH03160888A (en) Control pulse rewrite circuit
JPS6031709U (en) Head switching signal generator
JPS62175454U (en)
JPH0817592B2 (en) Rotation control device