JPH0472937A - 故障診断装置 - Google Patents
故障診断装置Info
- Publication number
- JPH0472937A JPH0472937A JP2185687A JP18568790A JPH0472937A JP H0472937 A JPH0472937 A JP H0472937A JP 2185687 A JP2185687 A JP 2185687A JP 18568790 A JP18568790 A JP 18568790A JP H0472937 A JPH0472937 A JP H0472937A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplitude
- bus
- circuit
- fault diagnosis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、共通の信号伝送路に接続されたノード間でデ
ータ伝送を行うデータ伝送システムに関し、特にデータ
伝送システムの故障を検知する故障診断装置に関する。
ータ伝送を行うデータ伝送システムに関し、特にデータ
伝送システムの故障を検知する故障診断装置に関する。
（従来の技術）
従来、この種の故障診断装置を用いたデータ伝送システ
ムには、Ｃ３ＭＡ／ＣＤ（Ｃａｒｒｉｅｒ ５ｅｎｃｅ
Ｍｕｌｔｉ−ｐｌｅ Ａｃｃｅｓｓ／Ｃｏ１１ｉｓｉ
ｏｎ Ｄｅｔｅｃｔｉｏｎ）を用いたＬＡＮ（Ｌｏｃａ
ｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）がある。例えばその代
表的なものに自動車内のデータ伝送に用いられるＰＡＬ
ＭＮＥＴ （Ｐｒｏｔｏｃｏｌ ｆｏｒ Ａｕｔｏｍｏ
ｔｉｖｅ Ｌｏｗ ａｎｄ Ｍｅｄｉｕｍｓｐｅｅｄ
Ｎｅｔｗｏｒｋ）等があり、上記データ伝送システムは
、複数のノード間でツイストペア電線等の共通の信号伝
送路（データバス）を介して時分割多重通信により、デ
ータ伝送を行っている。
ムには、Ｃ３ＭＡ／ＣＤ（Ｃａｒｒｉｅｒ ５ｅｎｃｅ
Ｍｕｌｔｉ−ｐｌｅ Ａｃｃｅｓｓ／Ｃｏ１１ｉｓｉ
ｏｎ Ｄｅｔｅｃｔｉｏｎ）を用いたＬＡＮ（Ｌｏｃａ
ｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）がある。例えばその代
表的なものに自動車内のデータ伝送に用いられるＰＡＬ
ＭＮＥＴ （Ｐｒｏｔｏｃｏｌ ｆｏｒ Ａｕｔｏｍｏ
ｔｉｖｅ Ｌｏｗ ａｎｄ Ｍｅｄｉｕｍｓｐｅｅｄ
Ｎｅｔｗｏｒｋ）等があり、上記データ伝送システムは
、複数のノード間でツイストペア電線等の共通の信号伝
送路（データバス）を介して時分割多重通信により、デ
ータ伝送を行っている。
ところで、このようなシステムでは、送信元ノードの送
信機能が故障した場合やネットワーク上に１個以上設け
られ、データバスの電位を設定するバイアス回路のいず
れかが欠陥であった場合に、一方のデータバスの信号の
振幅は、通常の信号振幅範囲よりも大きく又は小さくな
る。
信機能が故障した場合やネットワーク上に１個以上設け
られ、データバスの電位を設定するバイアス回路のいず
れかが欠陥であった場合に、一方のデータバスの信号の
振幅は、通常の信号振幅範囲よりも大きく又は小さくな
る。
そこで、従来の故障診断装置では、データバス上の信号
を取り込んでその振幅を検出し、該信号振幅に基づいて
故障の発生を診断していた。
を取り込んでその振幅を検出し、該信号振幅に基づいて
故障の発生を診断していた。
（発明が解決し゛ようとする課題）
しかしながら、上述したシステムでは、信号の衝突が生
じた場合、例えば第９図（ａ）に示すような、ネットワ
ーク内で予め設定されている優先度の高い信号と、第９
図（ｂ）に示すような、優先度の低い信号とが衝突した
場合には、信号伝送路上の信号電流が増加し、これに伴
って第９図（Ｃ）に示すように、優先度の低い信号の送
信が中止されるまで、信号振幅も増大することとなり、
故障診断装置は、信号振幅を検出する位置を特定しない
と、正常なデータ伝送が可能であるにもかかわらず、上
記増大した信号振幅に基づき故障と診断してしまうとい
う問題点があった。
じた場合、例えば第９図（ａ）に示すような、ネットワ
ーク内で予め設定されている優先度の高い信号と、第９
図（ｂ）に示すような、優先度の低い信号とが衝突した
場合には、信号伝送路上の信号電流が増加し、これに伴
って第９図（Ｃ）に示すように、優先度の低い信号の送
信が中止されるまで、信号振幅も増大することとなり、
故障診断装置は、信号振幅を検出する位置を特定しない
と、正常なデータ伝送が可能であるにもかかわらず、上
記増大した信号振幅に基づき故障と診断してしまうとい
う問題点があった。
本発明は、上記問題点に鑑みなされたものであって、デ
ータバス上で信号の衝突が生じた場合でも、正確な故障
診断を行うことができる故障診断装置を提供することを
目的とする。
ータバス上で信号の衝突が生じた場合でも、正確な故障
診断を行うことができる故障診断装置を提供することを
目的とする。
（課題を解決するための手段）
上記目的を達成するために、本発明では少なくとも２つ
のノード間に介在してデータ伝送を行う信号伝送路と接
続され、前記信号伝送路から入力する信号の振幅に応じ
て故障を検知する故障診断装置において、前記信号伝送
路のデータ伝送を監視し、監視結果に応じた所定タイミ
ングで前記信号伝送路の信号を取り込む信号取込手段と
、それぞれ異なる信号振幅の閾値が設定され、当該閾値
と前記取り込れた信号の振幅とを比較する振幅比較手段
と、該振幅比較手段の比較結果に応じて故障を検知する
故障検知手段とを具えた故障診断装置が提供される。
のノード間に介在してデータ伝送を行う信号伝送路と接
続され、前記信号伝送路から入力する信号の振幅に応じ
て故障を検知する故障診断装置において、前記信号伝送
路のデータ伝送を監視し、監視結果に応じた所定タイミ
ングで前記信号伝送路の信号を取り込む信号取込手段と
、それぞれ異なる信号振幅の閾値が設定され、当該閾値
と前記取り込れた信号の振幅とを比較する振幅比較手段
と、該振幅比較手段の比較結果に応じて故障を検知する
故障検知手段とを具えた故障診断装置が提供される。
（作用）
信号伝送路を伝送するデータを監視し、そのフレームの
後半部で信号を取り込み、その信号の振幅と基準となる
信号振幅の閾値とを比較する。
後半部で信号を取り込み、その信号の振幅と基準となる
信号振幅の閾値とを比較する。
従って、信号の衝突が発生した場合でも、フレーム中の
競合領域よりも後部で信号の振幅を検出して故障の診断
を行うことができる。
競合領域よりも後部で信号の振幅を検出して故障の診断
を行うことができる。
（実施例）
以下、本発明の実施例を第１図乃至第８図の図面に基づ
き詳細に説明する。
き詳細に説明する。
第１図には、本発明の一実施例としての多重伝送システ
ムの故障診断装置が示されている。この実施例は本発明
の故障診断装置を、車両用の多重伝送システムの故障診
断装置として用いたものである。この多重伝送システム
は、バス形態の分散型自動車用ＬＡＮであり、各ノード
に送信すべきメツセージがあるときのみ伝送路の使用権
を割り付けるコンテンション方式等の非同期時分割多重
を採用しており、アクセス制御方式（多重方式）として
はＣ３ＭＡ／ＣＤ方式を採用している。また、第２図の
ように、ＰＷＭ符号とビット・フイズ・アービトレーシ
ョンを採用しており、データの衝突が生じた場合は、第
９図に示すように、優先度の高いデータのみが生き残り
、送信が続行される。
ムの故障診断装置が示されている。この実施例は本発明
の故障診断装置を、車両用の多重伝送システムの故障診
断装置として用いたものである。この多重伝送システム
は、バス形態の分散型自動車用ＬＡＮであり、各ノード
に送信すべきメツセージがあるときのみ伝送路の使用権
を割り付けるコンテンション方式等の非同期時分割多重
を採用しており、アクセス制御方式（多重方式）として
はＣ３ＭＡ／ＣＤ方式を採用している。また、第２図の
ように、ＰＷＭ符号とビット・フイズ・アービトレーシ
ョンを採用しており、データの衝突が生じた場合は、第
９図に示すように、優先度の高いデータのみが生き残り
、送信が続行される。
第１図において、■は２本の信号線１１（またはバス）
と１２からなる平衡型バス伝送路であり、各バス１１．
１２はそれぞれバイアス抵抗回路ＲｔｌとＲ２２、およ
びＲ２３とＲ２４によって所定電圧レベルにバイアスさ
れている。２は故障診断装置、３〜５は通信ノードであ
り、３〜５はぞれぞれバスインターフェース部３１，４
１．５１を介して伝送路１に対して伝送信号のアクセス
を行うように構成されている。
と１２からなる平衡型バス伝送路であり、各バス１１．
１２はそれぞれバイアス抵抗回路ＲｔｌとＲ２２、およ
びＲ２３とＲ２４によって所定電圧レベルにバイアスさ
れている。２は故障診断装置、３〜５は通信ノードであ
り、３〜５はぞれぞれバスインターフェース部３１，４
１．５１を介して伝送路１に対して伝送信号のアクセス
を行うように構成されている。
第３図にはバスインターフェース部２１の構成例が示さ
れる。図示の如く、送信部は、伝送路１のバス１１と１
２を用いて伝送信号を送出する差動ドライバ回路２１１
で構成され、この差動ドライバ回路２１１は伝送する信
号の極性がバス１１と１２とで反転されるようにして送
信を行っている。
れる。図示の如く、送信部は、伝送路１のバス１１と１
２を用いて伝送信号を送出する差動ドライバ回路２１１
で構成され、この差動ドライバ回路２１１は伝送する信
号の極性がバス１１と１２とで反転されるようにして送
信を行っている。
すなわち、差動ドライバ回路２１１は、バス１１に対し
ては、バイアス抵抗回路Ｌ＋とＲ２２で定められる一定
バイアス電圧しベルＶ１１を基準にしてＰＷＭディジタ
ル信号を送信し、一方、バス１２に対してはバイアス抵
抗回路Ｒ２３とＲ２４で定められる一定バイアス電圧し
ベルｖ１２を基準にして上記のＰＷＭディジタル信号を
反転させた信号を送信する。
ては、バイアス抵抗回路Ｌ＋とＲ２２で定められる一定
バイアス電圧しベルＶ１１を基準にしてＰＷＭディジタ
ル信号を送信し、一方、バス１２に対してはバイアス抵
抗回路Ｒ２３とＲ２４で定められる一定バイアス電圧し
ベルｖ１２を基準にして上記のＰＷＭディジタル信号を
反転させた信号を送信する。
受信部は伝送路１からの受信信号の直流パイア部分をカ
ットするＡＣ結合部２１２と、ＡＣ結合部２１２の出力
を増幅する差動増幅器２１３と、所定のしきい値電圧Ｖ
＋ ｈと比較して出力信号を通信用ＩＣ２４に出力す
るコンパレータ２１５とを含み構成される。
ットするＡＣ結合部２１２と、ＡＣ結合部２１２の出力
を増幅する差動増幅器２１３と、所定のしきい値電圧Ｖ
＋ ｈと比較して出力信号を通信用ＩＣ２４に出力す
るコンパレータ２１５とを含み構成される。
このコンパレータ２１５は、差動増幅器２１３で伝送路
ｌから受信される受信信号の信号振幅が、後述するよう
に故障等により小さくなった場合にもその信号振幅が所
定値Ｖｌｈ以上であればこれを一定の電圧レベルのディ
ジタル信号に再び変換し直してＣＰＵ２３側に送り、そ
れによりＣＰＵ２３が誤りなく受信信号を読み込めるよ
うにするものである。
ｌから受信される受信信号の信号振幅が、後述するよう
に故障等により小さくなった場合にもその信号振幅が所
定値Ｖｌｈ以上であればこれを一定の電圧レベルのディ
ジタル信号に再び変換し直してＣＰＵ２３側に送り、そ
れによりＣＰＵ２３が誤りなく受信信号を読み込めるよ
うにするものである。
第４図にはバスインターフェース部２１の受信部の一層
詳細な電気回路の構成例が示される。図示のごとく、こ
の実施例はコンデンサＣａ 、Ｃ４によるＡ・Ｃ結合回
路２１２を用いた平衡型伝送システムのバスインターフ
ェース部回路であり、異常時にバス１１及びバス１２の
うちの一方のバス信号が来ない場合でも他方のバス信号
のみでデータ受信できるように構成されている。
詳細な電気回路の構成例が示される。図示のごとく、こ
の実施例はコンデンサＣａ 、Ｃ４によるＡ・Ｃ結合回
路２１２を用いた平衡型伝送システムのバスインターフ
ェース部回路であり、異常時にバス１１及びバス１２の
うちの一方のバス信号が来ない場合でも他方のバス信号
のみでデータ受信できるように構成されている。
図において、抵抗Ｒ１１及びコンデンサＣｓと抵抗Ｒ＋
２及びコンデンサＣ６とは夫々バス信号の高周波成分を
カットするフィルタを構成している。
２及びコンデンサＣ６とは夫々バス信号の高周波成分を
カットするフィルタを構成している。
ダイオードＤ８はバス信号パルスのデユーティ比による
直流成分の変動を防止すると共にその順方向電圧ＶＤＦ
で受信回路の差動受信感度を設定している。ダイオード
Ｄ９はバス信号の正サージ及び負サージを吸収してコン
パレータ２１５の入力端子を保護するものである。抵抗
Ｒ＋３、Ｒ＋４、Ｒ＋５、Ｒｈａ及びＲｈａはコンパレ
ータ２１５の差動受信感度を設定及びヒステリシスの設
定を行う。
直流成分の変動を防止すると共にその順方向電圧ＶＤＦ
で受信回路の差動受信感度を設定している。ダイオード
Ｄ９はバス信号の正サージ及び負サージを吸収してコン
パレータ２１５の入力端子を保護するものである。抵抗
Ｒ＋３、Ｒ＋４、Ｒ＋５、Ｒｈａ及びＲｈａはコンパレ
ータ２１５の差動受信感度を設定及びヒステリシスの設
定を行う。
トランジスタＴ ｒ ａのベース電圧とエミッタ電圧と
は常にほぼペースエミッタ間電圧ｖＢＥだけシフトして
おり、またエミッタホロワ回路に接続されているのでト
ランジスタＴｒｓのベース側の入力インピーダンスは高
く、信号伝送速度も十分に高速である。そのため、トラ
ンジスタＴ ｒ ｓが平衡型伝送路の一方の伝送路だけ
に挿入されても受信信号の時間的平衡度もバスインター
フェース受信回路のインピーダンスのバランスも失われ
ることはない。
は常にほぼペースエミッタ間電圧ｖＢＥだけシフトして
おり、またエミッタホロワ回路に接続されているのでト
ランジスタＴｒｓのベース側の入力インピーダンスは高
く、信号伝送速度も十分に高速である。そのため、トラ
ンジスタＴ ｒ ｓが平衡型伝送路の一方の伝送路だけ
に挿入されても受信信号の時間的平衡度もバスインター
フェース受信回路のインピーダンスのバランスも失われ
ることはない。
トランジスタＴｒａのエミッタホロワ回路は、コンパレ
ータ２１５の反転入力端子（−）が負側にふれることを
阻止する働きもしている。これは、トランジスタＴｒａ
をバスインターフェース受信回路に挿入することにより
、ベースにトランジスタＴｒｓのコレクタ開放時のペー
スエミッタ間電圧ＶＢＥ以下の負電圧が入力されてもト
ランジスタＴ ｒ ａはオフ状態になり、コンパレータ
２１５の反転入力端子はアース以下の電圧にならないた
めである。ダイオードＤ１゜はトランジスタＴｒｓのベ
ースから入る正のサージ電圧がコレクタへ抜けて電源に
乗ることを阻止するためのものである。
ータ２１５の反転入力端子（−）が負側にふれることを
阻止する働きもしている。これは、トランジスタＴｒａ
をバスインターフェース受信回路に挿入することにより
、ベースにトランジスタＴｒｓのコレクタ開放時のペー
スエミッタ間電圧ＶＢＥ以下の負電圧が入力されてもト
ランジスタＴ ｒ ａはオフ状態になり、コンパレータ
２１５の反転入力端子はアース以下の電圧にならないた
めである。ダイオードＤ１゜はトランジスタＴｒｓのベ
ースから入る正のサージ電圧がコレクタへ抜けて電源に
乗ることを阻止するためのものである。
すなわち、第５図にはバス１１上での信号波形がまた第
６図にはバス１２上での信号波形がそれぞれ示されてい
る。各図において、（ａ）は正常時、（ｂ）及び（Ｃ）
は送信元ノードのバスインターフェース部が故障したと
きの信号波形である。故障時の信号振幅値の関係はそれ
ぞれ次のようになる。
６図にはバス１２上での信号波形がそれぞれ示されてい
る。各図において、（ａ）は正常時、（ｂ）及び（Ｃ）
は送信元ノードのバスインターフェース部が故障したと
きの信号波形である。故障時の信号振幅値の関係はそれ
ぞれ次のようになる。
Ｖｌ ＞Ｖ２ ＞Ｖ３
Ｖ４ ＞ＶＢ ＞Ｖｌ
第７図は、本発明に係る故障診断装置の構成を示すブロ
ック図である。図において、データバスｌＯに接続され
ているタイミング発生回路６１は、上記バス１１及び１
２の状態を監視し、バス１１及び１２上の信号フレーム
のスタートビットであるＳＯＭ（第９図参照）を検出し
て、第８図（ｂ）に示すように、上記１フレームの後半
部分でパルスをスイッチ回路６２．６３に出力している
。
ック図である。図において、データバスｌＯに接続され
ているタイミング発生回路６１は、上記バス１１及び１
２の状態を監視し、バス１１及び１２上の信号フレーム
のスタートビットであるＳＯＭ（第９図参照）を検出し
て、第８図（ｂ）に示すように、上記１フレームの後半
部分でパルスをスイッチ回路６２．６３に出力している
。
スイッチ回路６２．６３は、タイミング発生回路６１に
よってオン／オフ制御されており、タイミング発生回路
６１から上記パルスが出力されると、スイッチ回路６２
．６３はタイミング発生回路６１の制御に応じてオンに
なってバス１１とサンプルホールド回路６４と、バス１
２とサンプルホールド回路６５とを接続する。例えば、
タイミング発生回路６１がバスｌｌ上の信号フレームの
ＳＯＭを検出した場合には、スイッチ回路６２がオンに
、またバス１２上の信号フレームのＳＯＭを検出した場
合には、スイッチ回路６３がオンにされる。
よってオン／オフ制御されており、タイミング発生回路
６１から上記パルスが出力されると、スイッチ回路６２
．６３はタイミング発生回路６１の制御に応じてオンに
なってバス１１とサンプルホールド回路６４と、バス１
２とサンプルホールド回路６５とを接続する。例えば、
タイミング発生回路６１がバスｌｌ上の信号フレームの
ＳＯＭを検出した場合には、スイッチ回路６２がオンに
、またバス１２上の信号フレームのＳＯＭを検出した場
合には、スイッチ回路６３がオンにされる。
サンプルホールド回路６４．６５は、スイッチ回路６２
．６３がオンになると、バス１１．１２から信号を取り
込み、上記信号の信号振幅をサンプルホールドして、コ
ンパレータ等の比較回路６６〜６９に出力している。
．６３がオンになると、バス１１．１２から信号を取り
込み、上記信号の信号振幅をサンプルホールドして、コ
ンパレータ等の比較回路６６〜６９に出力している。
比較回路６６〜６９は、各信号の信号振幅と基準電圧と
を比較するもので、比較回路６６．６８及び６７．６９
の一方の入力端子には、図示しない基準電圧発生部から
の信号振幅の上限を示す基準電圧Ｖｒｅｆ １及び信号
振幅の下限を示す基準電圧Ｖｒｅｆ ２がそれぞれ入力
しており、他方の入力端子に入力する信号の信号振幅（
電圧）と比較し、その結果を制御回路（ＣＰＵ）７０に
出力している。実施例では、比較回路６６．６８には、
＋側の入力端子にサンプルホールドされた信号の信号振
幅が、−側の入力端子に基準電圧Ｖｒｅｆ １が、入力
しており、信号振幅が基準電圧Ｖｒｅｆ ’１より低い
場合には、例えばローレベルの信号を出力している。ま
た、比較回路６７．６９には、＋側の入力端子に基準電
圧Ｖｒｅｆ ２が、−側の入力端子にサンプルホールド
された信号の信号振幅が、入力しており、信号振幅が基
準電圧Ｖｒｅｆ ２より高い場合には、例えばローレベ
ルの信号を出力している。
を比較するもので、比較回路６６．６８及び６７．６９
の一方の入力端子には、図示しない基準電圧発生部から
の信号振幅の上限を示す基準電圧Ｖｒｅｆ １及び信号
振幅の下限を示す基準電圧Ｖｒｅｆ ２がそれぞれ入力
しており、他方の入力端子に入力する信号の信号振幅（
電圧）と比較し、その結果を制御回路（ＣＰＵ）７０に
出力している。実施例では、比較回路６６．６８には、
＋側の入力端子にサンプルホールドされた信号の信号振
幅が、−側の入力端子に基準電圧Ｖｒｅｆ １が、入力
しており、信号振幅が基準電圧Ｖｒｅｆ ’１より低い
場合には、例えばローレベルの信号を出力している。ま
た、比較回路６７．６９には、＋側の入力端子に基準電
圧Ｖｒｅｆ ２が、−側の入力端子にサンプルホールド
された信号の信号振幅が、入力しており、信号振幅が基
準電圧Ｖｒｅｆ ２より高い場合には、例えばローレベ
ルの信号を出力している。
ＣＰＵ７０は、比較回路６６〜６９から入力する比較結
果である出力信号に基づいて故障診断を行い、故障の発
生を検知している。
果である出力信号に基づいて故障診断を行い、故障の発
生を検知している。
表示装置７１は、ＣＰＵ７０の制御によって表示動作を
行っており、ＣＰＵ７０からの診断結果等のデータを表
示画面上に表示している。
行っており、ＣＰＵ７０からの診断結果等のデータを表
示画面上に表示している。
次に、本発明に係る故障診断装置の故障診断の動作につ
いて説明する。
いて説明する。
まず、タイミング発生回路６１は、バスｌｌ上のデータ
フレームのＳＯＭを検出すると、第９図（ａ）に示すよ
うに、信号の衝突が発生してもその際に起こる信号振幅
の変動を回避できる上記１フレームの後半部分の所定タ
ンミンクで所定パルス幅のパルスをスイッチ回路６２に
出力し、上記パルス幅の時間だけスイッチ回路６２をオ
ンにする。
フレームのＳＯＭを検出すると、第９図（ａ）に示すよ
うに、信号の衝突が発生してもその際に起こる信号振幅
の変動を回避できる上記１フレームの後半部分の所定タ
ンミンクで所定パルス幅のパルスをスイッチ回路６２に
出力し、上記パルス幅の時間だけスイッチ回路６２をオ
ンにする。
スイッチ回路６２がオンになると、サンプルホールド回
路６４は、信号振幅をサンプルホールドし、比較回路６
６．６７は上記サンプルホールドされた信号振幅と基準
電圧Ｖｒｅｆ １、Ｖｒｅｆ ２とを比較して、比較結
果をＣＰＵ７０に出力する。ＣＰＵ７０は、比較回路６
６．６７から入力する信号に基づいて故障診断を行って
おり、実施例においては、両比較回路６６．６７から入
力する信号が共にローレベルの場合には、バス１１から
の信号の振幅が、閾値である基準電圧Ｖｒｅｆｌ、Ｖｒ
ｅｆ２の範囲内であるので、故障の生じない正常なデー
タ伝送であると診断し、また両比較回路６６．６７から
入力する信号のいずれかがハイレベルの場合には、バス
１１からの信号の振幅が閾値である基準電圧Ｖｒｅｆ
１、Ｖｒｅｆ ２の範囲外であるので、故障が発生した
と診断して、その診断結果を表示装置７１に表示させて
いる。また、バス１２上のデータフレームのＳＯＭを検
出した場合も上記と同様の故障診断動作を行い、バス１
２からの信号の振幅が閾値である基準電圧Ｖｒｅｆ １
、Ｖｒｅｆ ２の範囲内であるか否かによって、故障の
診断を行う。
路６４は、信号振幅をサンプルホールドし、比較回路６
６．６７は上記サンプルホールドされた信号振幅と基準
電圧Ｖｒｅｆ １、Ｖｒｅｆ ２とを比較して、比較結
果をＣＰＵ７０に出力する。ＣＰＵ７０は、比較回路６
６．６７から入力する信号に基づいて故障診断を行って
おり、実施例においては、両比較回路６６．６７から入
力する信号が共にローレベルの場合には、バス１１から
の信号の振幅が、閾値である基準電圧Ｖｒｅｆｌ、Ｖｒ
ｅｆ２の範囲内であるので、故障の生じない正常なデー
タ伝送であると診断し、また両比較回路６６．６７から
入力する信号のいずれかがハイレベルの場合には、バス
１１からの信号の振幅が閾値である基準電圧Ｖｒｅｆ
１、Ｖｒｅｆ ２の範囲外であるので、故障が発生した
と診断して、その診断結果を表示装置７１に表示させて
いる。また、バス１２上のデータフレームのＳＯＭを検
出した場合も上記と同様の故障診断動作を行い、バス１
２からの信号の振幅が閾値である基準電圧Ｖｒｅｆ １
、Ｖｒｅｆ ２の範囲内であるか否かによって、故障の
診断を行う。
従って、本実施例では、第８図に示すように、タイミン
グ発生回路６１が信号の１フレームの後半部分で出力す
るパルスに応じて、信号伝送路上の信号を取り込み、基
準電圧と比較するので、例え異なるノードから同時に信
号が信号伝送路１１゜１２に出力されて、上記信号の衝
突が起こったとしても、フレーム中の競合領域よりも後
部で信号の振幅を検出して故障の診断を行うことができ
、正確に伝送故障を検知することができる。
グ発生回路６１が信号の１フレームの後半部分で出力す
るパルスに応じて、信号伝送路上の信号を取り込み、基
準電圧と比較するので、例え異なるノードから同時に信
号が信号伝送路１１゜１２に出力されて、上記信号の衝
突が起こったとしても、フレーム中の競合領域よりも後
部で信号の振幅を検出して故障の診断を行うことができ
、正確に伝送故障を検知することができる。
（発明の効果）
以上説明したように、本発明では、少なくとも２つのノ
ード間に介在してデータ伝送を行う信号伝送路と接続さ
れ、前記信号伝送路から入力する信号の振幅に応じて故
障を検知する故障診断装置において、前記信号伝送路の
データ伝送を監視し、監視結果に応じた所定タイミング
で前記信号伝送路の信号を取り込む信号取込手段と、そ
れぞれ異４゜ なる信号振幅の閾値が設定され、当該閾値と前記取り込
れた信号の振幅とを比較する振幅比較手段と、該振幅比
較手段の比較結果に応じて故障を検知する故障検知手段
とを具えたので、データバス上の信号がいかなる状態に
あっても正確な故障診断を行うことができる。
ード間に介在してデータ伝送を行う信号伝送路と接続さ
れ、前記信号伝送路から入力する信号の振幅に応じて故
障を検知する故障診断装置において、前記信号伝送路の
データ伝送を監視し、監視結果に応じた所定タイミング
で前記信号伝送路の信号を取り込む信号取込手段と、そ
れぞれ異４゜ なる信号振幅の閾値が設定され、当該閾値と前記取り込
れた信号の振幅とを比較する振幅比較手段と、該振幅比
較手段の比較結果に応じて故障を検知する故障検知手段
とを具えたので、データバス上の信号がいかなる状態に
あっても正確な故障診断を行うことができる。
第１図は本発明に係る故障診断装置を用いる多重伝送シ
ステムのブロック図、第２図は本発明に係る多重伝送シ
ステムに採用されるビット・フイズ・アービトレーショ
ンを示す図、第３図はバスインターフェース部の構成図
、第４図は第３図に示したバスインターフェース部の受
信部の一層詳細な回路図、第５図、第６図は各バス上で
の信号波形を示す図、第７図は本発明に係る故障診断装
置の構成を示すブロック図、第８図はデータバス上の各
種状態の信号と出力パルスとの関係を示す図、第９図は
データバス上で信号の衝突が起こった場合の信号波形を
示す図である。 １１．１２・・・信号伝送路（バス）、６１・・・タイ
ミング発生回路、６２．６３・・・スイッチ回路、６４
゜６５・・・サンプルホールド回路、６６〜６９・・・
比較回路、７０・・・制御回路（ＣＰＵ） 、７１・・
・表示回路。
ステムのブロック図、第２図は本発明に係る多重伝送シ
ステムに採用されるビット・フイズ・アービトレーショ
ンを示す図、第３図はバスインターフェース部の構成図
、第４図は第３図に示したバスインターフェース部の受
信部の一層詳細な回路図、第５図、第６図は各バス上で
の信号波形を示す図、第７図は本発明に係る故障診断装
置の構成を示すブロック図、第８図はデータバス上の各
種状態の信号と出力パルスとの関係を示す図、第９図は
データバス上で信号の衝突が起こった場合の信号波形を
示す図である。 １１．１２・・・信号伝送路（バス）、６１・・・タイ
ミング発生回路、６２．６３・・・スイッチ回路、６４
゜６５・・・サンプルホールド回路、６６〜６９・・・
比較回路、７０・・・制御回路（ＣＰＵ） 、７１・・
・表示回路。
Claims (1)
- 少なくとも２つのノード間に介在してデータ伝送を行
う信号伝送路と接続され、前記信号伝送路から入力する
信号の振幅に応じて故障を検知する故障診断装置におい
て、前記信号伝送路のデータ伝送を監視し、監視結果に
応じた所定タイミングで前記信号伝送路の信号を取り込
む信号取込手段と、それぞれ異なる信号振幅の閾値が設
定され、当該閾値と前記取り込れた信号の振幅とを比較
する振幅比較手段と、該振幅比較手段の比較結果に応じ
て故障を検知する故障検知手段とを具えたことを特徴と
する故障診断装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2185687A JP2988529B2 (ja) | 1990-07-13 | 1990-07-13 | 故障診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2185687A JP2988529B2 (ja) | 1990-07-13 | 1990-07-13 | 故障診断装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0472937A true JPH0472937A (ja) | 1992-03-06 |
| JP2988529B2 JP2988529B2 (ja) | 1999-12-13 |
Family
ID=16175111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2185687A Expired - Lifetime JP2988529B2 (ja) | 1990-07-13 | 1990-07-13 | 故障診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2988529B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0865286A (ja) * | 1994-08-18 | 1996-03-08 | Nec Corp | バランスクロック入力信号異常検出回路 |
| KR100406968B1 (ko) * | 1999-05-21 | 2003-11-28 | 엘지전자 주식회사 | Rs-449의 선로오류 감지장치 |
| JP2017188865A (ja) * | 2016-04-05 | 2017-10-12 | エルエス産電株式会社Lsis Co., Ltd. | Ｐｌｃ用通信システム |
| CN109683565A (zh) * | 2018-12-12 | 2019-04-26 | 电子科技大学 | 一种基于多方法融合的仪器仪表故障检测方法 |
| CN111684771A (zh) * | 2017-09-18 | 2020-09-18 | 英特尔公司 | 时间编码数据通信协议、用于生成和接收数据信号的装置和方法 |
| CN112415323A (zh) * | 2019-08-23 | 2021-02-26 | 微芯片技术股份有限公司 | 诊断网络内的电缆故障 |
| US11979177B2 (en) | 2017-09-18 | 2024-05-07 | Intel Corporation | Time encoded data communication protocol, apparatus and method for generating and receiving a data signal |
| US12093103B2 (en) | 2020-03-24 | 2024-09-17 | Microchip Technology Incorporated | Wake source communication according to 10SPE local and remote wake and related systems, methods, and devices |
| US12137156B2 (en) | 2019-08-23 | 2024-11-05 | Microchip Technology Incorporated | Physical layer to link layer interface and related systems, methods and devices |
| US12256443B2 (en) | 2019-08-23 | 2025-03-18 | Microchip Technology Incorporated | Changing carrier sense signal generated by a reconciliation sublayer of a physical layer that may cause unintended signaling at a reduced media independent interface (RMII) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3221259B2 (ja) | 1994-12-06 | 2001-10-22 | 株式会社明電舎 | バス型二重化伝送装置 |
-
1990
- 1990-07-13 JP JP2185687A patent/JP2988529B2/ja not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0865286A (ja) * | 1994-08-18 | 1996-03-08 | Nec Corp | バランスクロック入力信号異常検出回路 |
| KR100406968B1 (ko) * | 1999-05-21 | 2003-11-28 | 엘지전자 주식회사 | Rs-449의 선로오류 감지장치 |
| JP2017188865A (ja) * | 2016-04-05 | 2017-10-12 | エルエス産電株式会社Lsis Co., Ltd. | Ｐｌｃ用通信システム |
| US10110432B2 (en) | 2016-04-05 | 2018-10-23 | Lsis Co., Ltd. | Telecommunications system for programmable logic controller |
| JP2020534723A (ja) * | 2017-09-18 | 2020-11-26 | インテル コーポレイション | 時間エンコードされたデータ通信プロトコル、データ信号を生成および受信するための装置および方法 |
| CN111684771A (zh) * | 2017-09-18 | 2020-09-18 | 英特尔公司 | 时间编码数据通信协议、用于生成和接收数据信号的装置和方法 |
| US11979177B2 (en) | 2017-09-18 | 2024-05-07 | Intel Corporation | Time encoded data communication protocol, apparatus and method for generating and receiving a data signal |
| CN109683565A (zh) * | 2018-12-12 | 2019-04-26 | 电子科技大学 | 一种基于多方法融合的仪器仪表故障检测方法 |
| CN112415323A (zh) * | 2019-08-23 | 2021-02-26 | 微芯片技术股份有限公司 | 诊断网络内的电缆故障 |
| US12137156B2 (en) | 2019-08-23 | 2024-11-05 | Microchip Technology Incorporated | Physical layer to link layer interface and related systems, methods and devices |
| US12256443B2 (en) | 2019-08-23 | 2025-03-18 | Microchip Technology Incorporated | Changing carrier sense signal generated by a reconciliation sublayer of a physical layer that may cause unintended signaling at a reduced media independent interface (RMII) |
| US12323192B2 (en) | 2019-08-23 | 2025-06-03 | Microchip Technology Incorporated | Diagnosing cable faults within a network |
| US12093103B2 (en) | 2020-03-24 | 2024-09-17 | Microchip Technology Incorporated | Wake source communication according to 10SPE local and remote wake and related systems, methods, and devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2988529B2 (ja) | 1999-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2805151B2 (ja) | 故障診断装置 | |
| US8049510B2 (en) | Method for detecting a fault on a data line | |
| JP2841182B2 (ja) | デイジタル２導体母線データ通信システム用の故障許容出力段 | |
| CN107959599B (zh) | 一种Bus_Off故障测试系统及测试方法 | |
| US11095475B2 (en) | Communication failure detection device | |
| EP3550769B1 (en) | Communication circuitry integrity assessment | |
| JPH0472937A (ja) | 故障診断装置 | |
| JP3325851B2 (ja) | 通信システムの障害検出装置 | |
| JP2726300B2 (ja) | 故障診断装置 | |
| CN114697236B (zh) | 通信监控方法和装置 | |
| CN109188248B (zh) | 一种电路诊断的装置、方法、设备及计算机可读存储介质 | |
| JP2002051088A (ja) | 二線式バスにおける送受信ユニット | |
| US6653845B2 (en) | Addressable open connector test circuit | |
| US6374374B1 (en) | Error processing circuit for a receiving location of a data transmission system | |
| JP2001016143A (ja) | 差動信号通信異常監視回路 | |
| DK142071B (da) | Apparat til optagelse og synliggoerelse af maalesignaler | |
| JP3036196B2 (ja) | フォールトトレランスを備える通信装置 | |
| US10277340B1 (en) | Signal integrity diagnostics for communication channels | |
| JP2713437B2 (ja) | 通信システムの診断装置 | |
| JP2962113B2 (ja) | 極性反転検出回路 | |
| JPH07245629A (ja) | 伝送路の異常検出装置 | |
| JPS6239866B2 (ja) | ||
| JP2021061466A (ja) | 信号読取システム | |
| JPH03238946A (ja) | ネットワークバス終端状態監視方法とその回路並びにノード、ネットワークバス終端状態測定器およびｌａｎ | |
| JPH01113900A (ja) | 断線検出回路 |