JPS6239866B2 - - Google Patents
Info
- Publication number
- JPS6239866B2 JPS6239866B2 JP56005055A JP505581A JPS6239866B2 JP S6239866 B2 JPS6239866 B2 JP S6239866B2 JP 56005055 A JP56005055 A JP 56005055A JP 505581 A JP505581 A JP 505581A JP S6239866 B2 JPS6239866 B2 JP S6239866B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- signal
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 13
- 230000003111 delayed effect Effects 0.000 claims description 6
- 238000000926 separation method Methods 0.000 claims description 6
- 108010076504 Protein Sorting Signals Proteins 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 25
- 238000012544 monitoring process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
- H04L25/4923—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
- H04L25/4925—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes using balanced bipolar ternary codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Description
【発明の詳細な説明】
本発明はパルストリオ検出回路に関する。
パルストリオは、正極−負極−正極の３パルス
を組にしてRZ方式で連続して送出されるパルス
列であつて、バイポーラ信号を使つたPCM中継
伝送方式で障害点標定に使用される。そして、伝
送路の障害点標定に際して第１図に示すように監
視局T1からＥ−Ｗ伝送路にパルストリオをn1組
ごとに極性を反転して（負極−正極−負極とし）
送出する。そして、各中継局でその低周波成分を
おのおのの中継局に固有の周波数f1，……，ｆiの
帯域波器を介して介在線L1によつて返送す
る。例えば、第１番目の中継局から周波数f1が返
送されると、監視局T1はこれによつて第１番目
の中継局までパルストリオ信号が伝送されたこと
を知ることができる。次に、パルストリオをn2組
ごとに極性反転して送出し、第２番目の中継局か
ら周波数f2の低周波電流が返送されれば第２番目
の中継局までは正常である。そして、ｎi側ごと
に極性反転させたパルストリオに対して低周波ｆ
iの返送が無いときは第ｉ番目の中継局が障害で
あると標定するようにしている。以上によりＥ−
Ｗ伝送路の障害標定はできるが、Ｗ−Ｅ伝送路の
障害標定を行うためには、受端局T2からＷ−Ｅ
伝送路にパルストリオ信号を送出しなけばならな
い。このため、受端局T2に保守者を常駐させる
か、または障害時に出向く必要があり、受端局
T2の無人化の隘路となつている。監視局T1と受
端局T2との間に制御線を設けて、該制御線によ
つて受端局T2でＥ−Ｗ伝送路をＷ−Ｅ伝送路に
折返し接続させることもできるがこの場合には余
分な制御線等が必要になる。受端局T2でパルス
トリオ信号自体を検出して、これによつて伝送路
を折返すようにすることが望ましいが、パルスト
リオ信号列は一定不変のパルス列ではなく、前述
のように極性反転がされ、しかも反転の周期が異
なるパルストリオ信号列が送出されるから固定パ
タンでパルストリオ信号列を検出することができ
ないため、未だ実用化されていない。
を組にしてRZ方式で連続して送出されるパルス
列であつて、バイポーラ信号を使つたPCM中継
伝送方式で障害点標定に使用される。そして、伝
送路の障害点標定に際して第１図に示すように監
視局T1からＥ−Ｗ伝送路にパルストリオをn1組
ごとに極性を反転して（負極−正極−負極とし）
送出する。そして、各中継局でその低周波成分を
おのおのの中継局に固有の周波数f1，……，ｆiの
帯域波器を介して介在線L1によつて返送す
る。例えば、第１番目の中継局から周波数f1が返
送されると、監視局T1はこれによつて第１番目
の中継局までパルストリオ信号が伝送されたこと
を知ることができる。次に、パルストリオをn2組
ごとに極性反転して送出し、第２番目の中継局か
ら周波数f2の低周波電流が返送されれば第２番目
の中継局までは正常である。そして、ｎi側ごと
に極性反転させたパルストリオに対して低周波ｆ
iの返送が無いときは第ｉ番目の中継局が障害で
あると標定するようにしている。以上によりＥ−
Ｗ伝送路の障害標定はできるが、Ｗ−Ｅ伝送路の
障害標定を行うためには、受端局T2からＷ−Ｅ
伝送路にパルストリオ信号を送出しなけばならな
い。このため、受端局T2に保守者を常駐させる
か、または障害時に出向く必要があり、受端局
T2の無人化の隘路となつている。監視局T1と受
端局T2との間に制御線を設けて、該制御線によ
つて受端局T2でＥ−Ｗ伝送路をＷ−Ｅ伝送路に
折返し接続させることもできるがこの場合には余
分な制御線等が必要になる。受端局T2でパルス
トリオ信号自体を検出して、これによつて伝送路
を折返すようにすることが望ましいが、パルスト
リオ信号列は一定不変のパルス列ではなく、前述
のように極性反転がされ、しかも反転の周期が異
なるパルストリオ信号列が送出されるから固定パ
タンでパルストリオ信号列を検出することができ
ないため、未だ実用化されていない。
本発明の目的は、上述の事情に鑑み、監視局か
ら送られたパルストリオを検出することによつて
伝送路の折返し等を行うことができるパルストリ
オ検出回路を提供することにある。
ら送られたパルストリオを検出することによつて
伝送路の折返し等を行うことができるパルストリ
オ検出回路を提供することにある。
本発明のパルストリオ検出回路は、バイポーラ
信号のパルス列を正極パルスと負極パルスとに分
離して、正極パルスの反転状態に対応する第１の
信号列および負極パルスの反転状態に対応する第
２の信号列とを出力する極性分離回路と、前記入
力バイポーラ信号の各パルスに対応した２値のパ
ルス列であつて入力パルスの幅のほぼ1/2だけ遅
延したクロツクパルス列を出力するクロツクパル
ス発生回路と、前記第１の信号列が入力され前記
クロツクパルスの入力時点における前記第１の信
号列の論理状態を１段目の出力端子に出力し、か
つ、前記クロツクパルスの入力ごとにシフトする
３段のシフトレジスタと、該シフトレジスタの１
段目および３段目の出力端子、２段目の否定出力
端子および前記第２の信号列が入力される第１の
アンド回路と、前記シフトレジスタの１段および
３段目の否定出力端子、２段目の出力端子並びに
前記第１の信号列が入力される第２のアンド回路
と、前記第１のアンド回路の出力がクロツク入力
端子に接続され前記第２のアンド回路の出力によ
つてリセツトされる第１のカウンタと、前記第２
のアンド回路の出力がクロツク入力端子に接続さ
れ前記第１のアンド回路の出力によつてリセツト
される第２のカウンタと、前記第１のカウンタお
よび第２のカウンタの出力を入力するオア回路と
を備えたことを特徴とする。
信号のパルス列を正極パルスと負極パルスとに分
離して、正極パルスの反転状態に対応する第１の
信号列および負極パルスの反転状態に対応する第
２の信号列とを出力する極性分離回路と、前記入
力バイポーラ信号の各パルスに対応した２値のパ
ルス列であつて入力パルスの幅のほぼ1/2だけ遅
延したクロツクパルス列を出力するクロツクパル
ス発生回路と、前記第１の信号列が入力され前記
クロツクパルスの入力時点における前記第１の信
号列の論理状態を１段目の出力端子に出力し、か
つ、前記クロツクパルスの入力ごとにシフトする
３段のシフトレジスタと、該シフトレジスタの１
段目および３段目の出力端子、２段目の否定出力
端子および前記第２の信号列が入力される第１の
アンド回路と、前記シフトレジスタの１段および
３段目の否定出力端子、２段目の出力端子並びに
前記第１の信号列が入力される第２のアンド回路
と、前記第１のアンド回路の出力がクロツク入力
端子に接続され前記第２のアンド回路の出力によ
つてリセツトされる第１のカウンタと、前記第２
のアンド回路の出力がクロツク入力端子に接続さ
れ前記第１のアンド回路の出力によつてリセツト
される第２のカウンタと、前記第１のカウンタお
よび第２のカウンタの出力を入力するオア回路と
を備えたことを特徴とする。
次に、本発明について図面を参照して詳細に説
明する。
明する。
第２図は本発明の一実施例を示すブロツク図で
ある。すなわち、例えばＥ−Ｗ伝送路からの入力
信号Ａを極性分離回路１によつて正極性のパルス
と負極性のパルスとに分離抽出しそれぞれの否定
信号Ｂ（第１の信号列）およびＣ（第２の信号
列）を３ステツプのシフトレジスタ５の入力端子
Ｄおよび第１のアンド回路６にそれぞれ入力させ
る。前記信号Ｂは第２のアンド回路７にも入力さ
せる。例えば入力信号Ａが第３図ａに示すような
パルストリオ信号であるときは信号ＢおよびＣは
それぞれ図面ｂおよびｃに示すようになる。一
方、前記信号ＢおよびＣは加算回路２および反転
回路３を介して第３図a′に示すように正負いずれ
の入力パルスに対しても論理状態が“１”になる
信号A′に変換され、さらに遅延回路４を介して
ほぼパルス幅の1/2の時間だけ遅延させた信号
D′（第３図d′参照）が前記シフトレジスタ５のク
ロツク端子CLKに与えられる。該信号D′はクロ
ツクパルスとして使用される。なお、本実施例で
は前記加算回路２、反転回路３および遅延回路４
でクロツクパルス発生回路を構成している。シフ
トレジスタ５は上記クロツクパルスD′の入力時
点における端子Ｄの論理状態を端子１Ｑに出力
し、クロツクパルスD′の入力ごとに１ステツプ
ずつシフトさせて端子２Ｑ，３Ｑ順次出力する。
また、端子１，２，３はそれぞれ前述の否
定信号を出す端子である。シフトレジスタ５の端
子１Ｑ，２Ｑ，３Ｑ，１，２，３の出力信
号をそれぞれＥ，Ｆ，Ｇ，，，とする。第
１のアンド回路６の入力には前述の信号Ｃおよび
上述の信号Ｅ，，Ｇを入力させ出力を第１のカ
ウンタ８のクロツク端子CLKおよび第２のカウ
ンタ９のリセツト端子Ｒに接続する。第２のアン
ド回路７の入力には前述の信号Ｂおよび，Ｆ，
を入力させ出力を第２のカウンタ９のクロツク
端子CLKおよび第１のカウンタ８のリセツト端
子Ｒに接続する。そして、カウンタ８および９の
出力信号をオア回路１０を介してパルストリオ検
出信号Ｊとして出力する。パルストリオ検出信号
Ｊは後述するように一定組数のパルストリオ信号
をカウントするごとに反転する信号であるから、
例えば図示されない補助検出回路によつて一定時
間内に一定数の反転を検出することによりパルス
トリオ信号が送られたことを知り伝送路の折返し
接続を行わせることができる。補助検出回路を用
いないでも前記カウンタ８および９のビツト数を
多くすれば出力信号Ｊによつてパルストリオ信号
を検出することもできる。
ある。すなわち、例えばＥ−Ｗ伝送路からの入力
信号Ａを極性分離回路１によつて正極性のパルス
と負極性のパルスとに分離抽出しそれぞれの否定
信号Ｂ（第１の信号列）およびＣ（第２の信号
列）を３ステツプのシフトレジスタ５の入力端子
Ｄおよび第１のアンド回路６にそれぞれ入力させ
る。前記信号Ｂは第２のアンド回路７にも入力さ
せる。例えば入力信号Ａが第３図ａに示すような
パルストリオ信号であるときは信号ＢおよびＣは
それぞれ図面ｂおよびｃに示すようになる。一
方、前記信号ＢおよびＣは加算回路２および反転
回路３を介して第３図a′に示すように正負いずれ
の入力パルスに対しても論理状態が“１”になる
信号A′に変換され、さらに遅延回路４を介して
ほぼパルス幅の1/2の時間だけ遅延させた信号
D′（第３図d′参照）が前記シフトレジスタ５のク
ロツク端子CLKに与えられる。該信号D′はクロ
ツクパルスとして使用される。なお、本実施例で
は前記加算回路２、反転回路３および遅延回路４
でクロツクパルス発生回路を構成している。シフ
トレジスタ５は上記クロツクパルスD′の入力時
点における端子Ｄの論理状態を端子１Ｑに出力
し、クロツクパルスD′の入力ごとに１ステツプ
ずつシフトさせて端子２Ｑ，３Ｑ順次出力する。
また、端子１，２，３はそれぞれ前述の否
定信号を出す端子である。シフトレジスタ５の端
子１Ｑ，２Ｑ，３Ｑ，１，２，３の出力信
号をそれぞれＥ，Ｆ，Ｇ，，，とする。第
１のアンド回路６の入力には前述の信号Ｃおよび
上述の信号Ｅ，，Ｇを入力させ出力を第１のカ
ウンタ８のクロツク端子CLKおよび第２のカウ
ンタ９のリセツト端子Ｒに接続する。第２のアン
ド回路７の入力には前述の信号Ｂおよび，Ｆ，
を入力させ出力を第２のカウンタ９のクロツク
端子CLKおよび第１のカウンタ８のリセツト端
子Ｒに接続する。そして、カウンタ８および９の
出力信号をオア回路１０を介してパルストリオ検
出信号Ｊとして出力する。パルストリオ検出信号
Ｊは後述するように一定組数のパルストリオ信号
をカウントするごとに反転する信号であるから、
例えば図示されない補助検出回路によつて一定時
間内に一定数の反転を検出することによりパルス
トリオ信号が送られたことを知り伝送路の折返し
接続を行わせることができる。補助検出回路を用
いないでも前記カウンタ８および９のビツト数を
多くすれば出力信号Ｊによつてパルストリオ信号
を検出することもできる。
次に、本実施例の動作について、第２図および
第３図を参照して説明する。極性分離回路１に第
３図ａに示すようなパルストリオ信号が入力され
ると、正パルスおよび負パルスに分離され、それ
ぞれに対応して第３図ｂおよびｃに示すような信
号ＢおよびＣが出力される。一方、第３図d′に示
すような各入力パルスからほぼパルス幅の1/2だ
け遅延させられたクロツクパルス列D′がシフト
レジスタ５のクロツク端子CLKに入力される
と、シフトレジスタ５の端子１Ｑには第３図ｅに
示すように各クロツクパルスD′の入力ごとに入
力時点における端子Ｄの論理状態と同じ論理状態
の信号Ｅが出力される。次いで、シフトレジスタ
５の論理状態は各クロツクパルスD′の入力ごと
に１ステツプずつシフトされて端子２Ｑおよび３
Ｑに順次出力される。従つて、第３図ｆおよびｇ
に示すような信号ＦおよびＧがそれぞれ出力され
る。従つて、第１のアンド回路６の各入力信号は
上述の信号Ｃ，Ｅ，，Ｇであるから、その出力
信号Ｈは第３図ｈに示すように、最初のパルスト
リオの負極性パルスの後縁から３番目のクロツク
パルスD′の立上り時点までの間出力され、その
後は無出力状態である。そして該出力信号Ｈによ
つて第２のカウンタ９をリセツトしておく。次
に、第２のアンド回路７の出力信号Ｉは第３図ｉ
に示すように信号，Ｆ，，Ｂの論理状態がい
ずれも“１”である期間に出力される。すなわ
ち、各パルストリオの２番目の正極パルスの後縁
から次のパルストリオの最初の正極パルスの前縁
までの期間出力される。換言すれば、信号Ｉは、
１組のパルストリオ信号の完了ごとに１パルスが
出力されるパルス列である。信号Ｉのパルスは第
２のカウンタ９によつてカウントされ、カウンタ
９の出力状態は一定数をカウントするごとに反転
し、オア回路１０を介して出力信号Ｊが出力され
る。第３図ｊには２パルスごとに反転する状態を
示しているがカウンタ９のビツト数を多くすれば
対応するパルス数例えば２nをカウントするごと
に反転することは勿論である。以上のように、パ
ルストリオの受信組数に対応して信号Ｊの論理状
態が反転する動作がくり返される。
第３図を参照して説明する。極性分離回路１に第
３図ａに示すようなパルストリオ信号が入力され
ると、正パルスおよび負パルスに分離され、それ
ぞれに対応して第３図ｂおよびｃに示すような信
号ＢおよびＣが出力される。一方、第３図d′に示
すような各入力パルスからほぼパルス幅の1/2だ
け遅延させられたクロツクパルス列D′がシフト
レジスタ５のクロツク端子CLKに入力される
と、シフトレジスタ５の端子１Ｑには第３図ｅに
示すように各クロツクパルスD′の入力ごとに入
力時点における端子Ｄの論理状態と同じ論理状態
の信号Ｅが出力される。次いで、シフトレジスタ
５の論理状態は各クロツクパルスD′の入力ごと
に１ステツプずつシフトされて端子２Ｑおよび３
Ｑに順次出力される。従つて、第３図ｆおよびｇ
に示すような信号ＦおよびＧがそれぞれ出力され
る。従つて、第１のアンド回路６の各入力信号は
上述の信号Ｃ，Ｅ，，Ｇであるから、その出力
信号Ｈは第３図ｈに示すように、最初のパルスト
リオの負極性パルスの後縁から３番目のクロツク
パルスD′の立上り時点までの間出力され、その
後は無出力状態である。そして該出力信号Ｈによ
つて第２のカウンタ９をリセツトしておく。次
に、第２のアンド回路７の出力信号Ｉは第３図ｉ
に示すように信号，Ｆ，，Ｂの論理状態がい
ずれも“１”である期間に出力される。すなわ
ち、各パルストリオの２番目の正極パルスの後縁
から次のパルストリオの最初の正極パルスの前縁
までの期間出力される。換言すれば、信号Ｉは、
１組のパルストリオ信号の完了ごとに１パルスが
出力されるパルス列である。信号Ｉのパルスは第
２のカウンタ９によつてカウントされ、カウンタ
９の出力状態は一定数をカウントするごとに反転
し、オア回路１０を介して出力信号Ｊが出力され
る。第３図ｊには２パルスごとに反転する状態を
示しているがカウンタ９のビツト数を多くすれば
対応するパルス数例えば２nをカウントするごと
に反転することは勿論である。以上のように、パ
ルストリオの受信組数に対応して信号Ｊの論理状
態が反転する動作がくり返される。
次に、パルストリオの極性が反転して、負−正
−負のパルストリオ列が受信された場合は、上述
と同様の動作により、今度は信号Ｉの出力が最初
の正極パルスの後縁から第３クロツクの前縁まで
の間に論理状態“１”になつて第１のカウンタ８
をリセツトさせ、その後信号Ｈの論理状態が各パ
ルストリオの終了ごとに“１”になり、カウンタ
８はこれをカウントする。カウンタ８は一定数の
カウントごとに出力状態を反転することは前述と
同様である。従つて、オア回路１０の出力信号Ｊ
はパルストリオの極性反転に関係なく一定数のパ
ルストリオの組が受信されるごとに反転する信号
である。すなわち、監視局T1からパルストリオ
信号が送出され、任意の周期で極性が反転された
場合にも受端局T2でパルストリオ信号を検出す
ることが可能である。受端局T2では前記信号Ｊ
により、または図示されない補助検出器によつて
上記信号Ｊの反転回数を数えて、例えば一定時間
以内に一定回数以上の反転を検出したときに伝送
路の折返し接続をさせることが可能である。
−負のパルストリオ列が受信された場合は、上述
と同様の動作により、今度は信号Ｉの出力が最初
の正極パルスの後縁から第３クロツクの前縁まで
の間に論理状態“１”になつて第１のカウンタ８
をリセツトさせ、その後信号Ｈの論理状態が各パ
ルストリオの終了ごとに“１”になり、カウンタ
８はこれをカウントする。カウンタ８は一定数の
カウントごとに出力状態を反転することは前述と
同様である。従つて、オア回路１０の出力信号Ｊ
はパルストリオの極性反転に関係なく一定数のパ
ルストリオの組が受信されるごとに反転する信号
である。すなわち、監視局T1からパルストリオ
信号が送出され、任意の周期で極性が反転された
場合にも受端局T2でパルストリオ信号を検出す
ることが可能である。受端局T2では前記信号Ｊ
により、または図示されない補助検出器によつて
上記信号Ｊの反転回数を数えて、例えば一定時間
以内に一定回数以上の反転を検出したときに伝送
路の折返し接続をさせることが可能である。
パルストリオ信号以外の、例えば一般通話用の
信号が入力しているときは、信号中に含まれるパ
ルス列の組合せによつて、例えば前述の信号Ｉが
論理状態“１”になることはあるが、その直後に
（パルストリオ状態がくずれるため）信号Ｈが出
力されてカウンタ９をリセツトさせるからカウン
タ９の出力状態が反転することはない。換言すれ
ば、通話信号中にパルストリオ列と同じパルス状
態が連続して発生するチヤンスは極めて少ないか
らカウンタ９は反転しない。カウンタ９のビツト
数を多くすれば通常の通話信号で反転することを
容易に皆無にすることができる。また、信号Ｈに
よるカウンタ８のカウント数は、入力信号中に存
在する正−負−正のパルス組合せによつて信号Ｉ
が出力されることによつてリセツトされるから、
カウンタ８の出力状態も反転しないことは前述と
同様である。すなわち、信号Ｊは出力されない。
換言すれば、通話信号をパルストリオ信号である
と誤判定して伝送路の折返し動作等を行わせ通話
を遮断することはない。従つてパルストリオ検出
回路は、常時通話中の伝送路に接続させておくこ
とができる。
信号が入力しているときは、信号中に含まれるパ
ルス列の組合せによつて、例えば前述の信号Ｉが
論理状態“１”になることはあるが、その直後に
（パルストリオ状態がくずれるため）信号Ｈが出
力されてカウンタ９をリセツトさせるからカウン
タ９の出力状態が反転することはない。換言すれ
ば、通話信号中にパルストリオ列と同じパルス状
態が連続して発生するチヤンスは極めて少ないか
らカウンタ９は反転しない。カウンタ９のビツト
数を多くすれば通常の通話信号で反転することを
容易に皆無にすることができる。また、信号Ｈに
よるカウンタ８のカウント数は、入力信号中に存
在する正−負−正のパルス組合せによつて信号Ｉ
が出力されることによつてリセツトされるから、
カウンタ８の出力状態も反転しないことは前述と
同様である。すなわち、信号Ｊは出力されない。
換言すれば、通話信号をパルストリオ信号である
と誤判定して伝送路の折返し動作等を行わせ通話
を遮断することはない。従つてパルストリオ検出
回路は、常時通話中の伝送路に接続させておくこ
とができる。
なお、監視局T1から送出されたパルストリオ
信号列が、伝送路中の雑音等によつて誤つたり余
分なパルスが挿入されたようなときは、例えば前
述の信号Ｈの論理状態が“１”になり、カウンタ
９をリセツトさせるから、カウンタ９は改めてパ
ルストリオの組をカウントする。このため、出力
信号Ｊの反転はそれだけ遅れることになる。換言
すれば、パルストリオ列の受信誤り率に応じて、
出力信号Ｊの反転が遅れるから、例えば単位時間
中の信号Ｊの反転回数をカウントすることにより
誤り率を測定することも可能である。これらを総
合して、伝送上要求される伝送品質基準に適合し
た検出精度をもつた検出回路が実現できる。この
検出精度は、カウンタ８，９のカウント段数を多
くする程向上することは勿論である。
信号列が、伝送路中の雑音等によつて誤つたり余
分なパルスが挿入されたようなときは、例えば前
述の信号Ｈの論理状態が“１”になり、カウンタ
９をリセツトさせるから、カウンタ９は改めてパ
ルストリオの組をカウントする。このため、出力
信号Ｊの反転はそれだけ遅れることになる。換言
すれば、パルストリオ列の受信誤り率に応じて、
出力信号Ｊの反転が遅れるから、例えば単位時間
中の信号Ｊの反転回数をカウントすることにより
誤り率を測定することも可能である。これらを総
合して、伝送上要求される伝送品質基準に適合し
た検出精度をもつた検出回路が実現できる。この
検出精度は、カウンタ８，９のカウント段数を多
くする程向上することは勿論である。
受端局T2でパルストリオ信号を検出して、Ｅ
−Ｗ伝送路をＷ−Ｅ伝送路に折返し接続させれ
ば、監視局T1から送出したパルストリオ信号の
低周波分をＷ−Ｅ伝送路の各中継器に割当てた帯
域フイルタを介して介在線L2に送出させること
ができるから、前述と同様にＷ−Ｅ伝送路の障害
中継器を標定することができる。この結果、迅速
適切な措置を講じ速かに伝送路を回復させること
が可能となる。また、そのために、受端局に作業
者が行く必要がないから、受端局の完全無人化が
可能である。
−Ｗ伝送路をＷ−Ｅ伝送路に折返し接続させれ
ば、監視局T1から送出したパルストリオ信号の
低周波分をＷ−Ｅ伝送路の各中継器に割当てた帯
域フイルタを介して介在線L2に送出させること
ができるから、前述と同様にＷ−Ｅ伝送路の障害
中継器を標定することができる。この結果、迅速
適切な措置を講じ速かに伝送路を回復させること
が可能となる。また、そのために、受端局に作業
者が行く必要がないから、受端局の完全無人化が
可能である。
第４図は、上記実施例の具体的な回路の一例を
示す。同図では、トランスTR、NAND回路IC1お
よびIC2等で極性分離回路１を構成している。ト
ランスTRの中点はコンデンサを介して接地さ
れ、かつバイアス電圧VRが与えられている。そ
して、一定値以上の正極パルスはNAND回路IC1
の出力電圧を０電位とし、負極パルスはNAND回
路IC2の出力電圧を０電位とする。NAND回路IC1
の出力は３ビツトのシフトレジスタ５および第２
のアンド回路７に与えられる。一方、NAND回路
IC2の出力は第１のアンド回路６に入力させる。
さらに、前記トランスTRの両端子をオア回路IC3
に入力させ、オア回路IC3の出力はインバータIC4
によつて反転と遅延が行われる。この回路ではオ
ア回路IC3とインバータIC4とでクロツクパルス発
生回路を構成している。そして、インバータIC4
の出力信号は３ビツトのシフトレジスタ５のクロ
ツク端子CLKに入力させる。シフトレジスタ５
の各ステツプの出力はそれぞれ前述のようにアン
ド回路６または７は各入力に接続され、アンド回
路６および７の出力はそれぞれカウンタ８，９の
クロツク端子およびリセツト端子に図示のように
接続される。カウンタ８および９は例えば３ビツ
トのカウンタであるが、ビツト数を多くすれば前
述のように検出精度を上げることができる。カウ
ンタ８，９の出力はオア回路１０を介して出力端
子に接続されている。以上の回路では、トランス
TRを除きすべて集積回路（IC）で構成されてい
る。このため、極めて小形に構成することができ
受端局のスペースを必要としない。また、市販の
ICを使用して簡単に構成できる。また、上述の
各種論理回路は等価変換が可能であり、本発明は
上述の回路に限定されるものではない。要する
に、入力パルスを正極パルスと負極パルスに分離
し、パルストリオの一組終了ごとにアンド回路７
が１パルスを出力し、パルストリオの極性反転時
またはパルストリオ以外の信号受信に対してはア
ンド回路６が出力信号を出すように構成し、上記
両アンド回路の出力パルスをカウンタ８およびカ
ウンタ９でそれぞれカウントし、かつ、相互に相
手側のカウンタをリセツトさせるように構成すれ
ばよい。
示す。同図では、トランスTR、NAND回路IC1お
よびIC2等で極性分離回路１を構成している。ト
ランスTRの中点はコンデンサを介して接地さ
れ、かつバイアス電圧VRが与えられている。そ
して、一定値以上の正極パルスはNAND回路IC1
の出力電圧を０電位とし、負極パルスはNAND回
路IC2の出力電圧を０電位とする。NAND回路IC1
の出力は３ビツトのシフトレジスタ５および第２
のアンド回路７に与えられる。一方、NAND回路
IC2の出力は第１のアンド回路６に入力させる。
さらに、前記トランスTRの両端子をオア回路IC3
に入力させ、オア回路IC3の出力はインバータIC4
によつて反転と遅延が行われる。この回路ではオ
ア回路IC3とインバータIC4とでクロツクパルス発
生回路を構成している。そして、インバータIC4
の出力信号は３ビツトのシフトレジスタ５のクロ
ツク端子CLKに入力させる。シフトレジスタ５
の各ステツプの出力はそれぞれ前述のようにアン
ド回路６または７は各入力に接続され、アンド回
路６および７の出力はそれぞれカウンタ８，９の
クロツク端子およびリセツト端子に図示のように
接続される。カウンタ８および９は例えば３ビツ
トのカウンタであるが、ビツト数を多くすれば前
述のように検出精度を上げることができる。カウ
ンタ８，９の出力はオア回路１０を介して出力端
子に接続されている。以上の回路では、トランス
TRを除きすべて集積回路（IC）で構成されてい
る。このため、極めて小形に構成することができ
受端局のスペースを必要としない。また、市販の
ICを使用して簡単に構成できる。また、上述の
各種論理回路は等価変換が可能であり、本発明は
上述の回路に限定されるものではない。要する
に、入力パルスを正極パルスと負極パルスに分離
し、パルストリオの一組終了ごとにアンド回路７
が１パルスを出力し、パルストリオの極性反転時
またはパルストリオ以外の信号受信に対してはア
ンド回路６が出力信号を出すように構成し、上記
両アンド回路の出力パルスをカウンタ８およびカ
ウンタ９でそれぞれカウントし、かつ、相互に相
手側のカウンタをリセツトさせるように構成すれ
ばよい。
以上のように、本発明においては、パルストリ
オ信号列が入力されたときは、パルストリオの一
組受信ごとに１パルスを出力する論理回路とこの
パルスを一定数カウントするごとに出力状態が反
転するカウンタとを設け、かつ、雑音等によつて
パルストリオ以外の信号が入力したときは前記カ
ウンタをリセツトさせるように構成されているか
ら、一定数のパルストリオが入力されたことを検
出することができる。また、パルストリオの極性
が反転したときも上述と同様の動作が行われるか
ら、監視局から送出するパルストリオ信号列が任
意の周期で極性反転されても連続してパルストリ
オの検出を行うことができる。パルストリオの検
出によつて伝送路の折返し接続をさせることがで
きるから中間中継器の障害点標定に便宜である。
従来のように、伝送路折返しのために保守者が受
端局に出向く必要はない、労力を軽減することが
でき、かつ受端局の無人化を可能とする等絶大な
効果を奏する。なお、前記カウンタのビツト数を
多くすることにより高品質で安定したビツト誤り
率の検定をすることができる等応用範囲が広い。
オ信号列が入力されたときは、パルストリオの一
組受信ごとに１パルスを出力する論理回路とこの
パルスを一定数カウントするごとに出力状態が反
転するカウンタとを設け、かつ、雑音等によつて
パルストリオ以外の信号が入力したときは前記カ
ウンタをリセツトさせるように構成されているか
ら、一定数のパルストリオが入力されたことを検
出することができる。また、パルストリオの極性
が反転したときも上述と同様の動作が行われるか
ら、監視局から送出するパルストリオ信号列が任
意の周期で極性反転されても連続してパルストリ
オの検出を行うことができる。パルストリオの検
出によつて伝送路の折返し接続をさせることがで
きるから中間中継器の障害点標定に便宜である。
従来のように、伝送路折返しのために保守者が受
端局に出向く必要はない、労力を軽減することが
でき、かつ受端局の無人化を可能とする等絶大な
効果を奏する。なお、前記カウンタのビツト数を
多くすることにより高品質で安定したビツト誤り
率の検定をすることができる等応用範囲が広い。
第１図はパルストリオによる障害点標定を説明
するための図、第２図は本発明の一実施例を示す
ブロツク図、第３図は上記実施例における主要各
部の論理状態を示すタイムチヤート、第４図は上
記実施例の具体的回路の一例を示す回路図であ
る。 図において、１……極性分離回路、２……加算
回路、３……反転回路、４……遅延回路、５……
３段のシフトレジスタ、６……第１のアンド回
路、７……第２のアンド回路、８……第１のカウ
ンタ、９……第２のカウンタ、１０……オア回
路、Ａ……入力信号、Ｂ……第１の信号、Ｃ……
第２の信号、D′……クロツクパルス、１Ｑ，２
Ｑ，３Ｑ……シフトレジスタ５の１段目、２段
目、３段目の出力端子、１，２，３……上
記の否定出力端子。
するための図、第２図は本発明の一実施例を示す
ブロツク図、第３図は上記実施例における主要各
部の論理状態を示すタイムチヤート、第４図は上
記実施例の具体的回路の一例を示す回路図であ
る。 図において、１……極性分離回路、２……加算
回路、３……反転回路、４……遅延回路、５……
３段のシフトレジスタ、６……第１のアンド回
路、７……第２のアンド回路、８……第１のカウ
ンタ、９……第２のカウンタ、１０……オア回
路、Ａ……入力信号、Ｂ……第１の信号、Ｃ……
第２の信号、D′……クロツクパルス、１Ｑ，２
Ｑ，３Ｑ……シフトレジスタ５の１段目、２段
目、３段目の出力端子、１，２，３……上
記の否定出力端子。
Claims (1)
- １ バイポーラ信号のパルス列を正極パルスと負
極パルスとに分離して、正極パルスの反転状態に
対応する第１の信号列および負極パルスの反転状
態に対応する第２の信号列とを出力する極性分離
回路と、前記入力バイポーラ信号の各パルスに対
応した２値のパルス列であつて入力パルスの幅の
ほぼ1/2だけ遅延したクロツクパルス列を出力す
るクロツクパルス発生回路と、前記第１の信号列
が入力され前記クロツクパルスの入力時点におけ
る前記第１の信号列の論理状態を１段目の出力端
子に出力し、かつ、前記クロツクパルスの入力ご
とにシフトする３段のシフトレジスタと、該シフ
トレジスタの１段目および３段目の出力端子、２
段目の否定出力端子および前記第２の信号列が入
力される第１のアンド回路と、前記シフトレジス
タの１段目および３段目の否定出力端子、２段目
の出力端子並びに前記第１の信号列が入力される
第２のアンド回路と、前記第１のアンド回路の出
力がクロツク入力端子に接続され前記第２のアン
ド回路の出力によつてリセツトされる第１のカウ
ンタと、前記第２のアンド回路の出力がクロツク
入力端子に接続され前記第１のアンド回路の出力
によつてリセツトされる第２のカウンタと、前記
第１のカウンタおよび第２のカウンタの出力を入
力するオア回路とを備えたことを特徴とするパル
ストリオ検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56005055A JPS57119532A (en) | 1981-01-19 | 1981-01-19 | Pulse-trio detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56005055A JPS57119532A (en) | 1981-01-19 | 1981-01-19 | Pulse-trio detecting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57119532A JPS57119532A (en) | 1982-07-26 |
| JPS6239866B2 true JPS6239866B2 (ja) | 1987-08-25 |
Family
ID=11600707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56005055A Granted JPS57119532A (en) | 1981-01-19 | 1981-01-19 | Pulse-trio detecting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57119532A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0273295U (ja) * | 1988-11-26 | 1990-06-05 | ||
| JPH04319638A (ja) * | 1991-04-18 | 1992-11-10 | Yagi Antenna Co Ltd | 浸水検知装置 |
-
1981
- 1981-01-19 JP JP56005055A patent/JPS57119532A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0273295U (ja) * | 1988-11-26 | 1990-06-05 | ||
| JPH04319638A (ja) * | 1991-04-18 | 1992-11-10 | Yagi Antenna Co Ltd | 浸水検知装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57119532A (en) | 1982-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0843414B1 (en) | Receiver | |
| US4385383A (en) | Error rate detector | |
| US3048819A (en) | Detection and measurement of errors in pulse code trains | |
| US5315597A (en) | Method and means for automatically detecting and correcting a polarlity error in twisted-pair media | |
| JPS6239866B2 (ja) | ||
| US4962509A (en) | Code violation detection circuit for use in AMI signal transmission | |
| JP3325851B2 (ja) | 通信システムの障害検出装置 | |
| JP3036991B2 (ja) | 平衡伝送路断線検出回路 | |
| GB2158326A (en) | Testing arrangements of a digital switching systems | |
| JP2531446B2 (ja) | クロック監視回路 | |
| JPS6251852A (ja) | 伝送路切替装置 | |
| JP2712266B2 (ja) | 伝送路の障害探査における無入局のループバック方法 | |
| JPS5883452A (ja) | 中継伝送路の監視方式 | |
| JPS60160227A (ja) | パルストリオ検出回路 | |
| JP3016280B2 (ja) | 装置内監視方式 | |
| JPS61236233A (ja) | 伝送系監視装置 | |
| JPS5955663A (ja) | パルストリオ検出回路 | |
| JPS61108243A (ja) | デイジタル・デ−タ受信装置 | |
| JPS5954358A (ja) | パルストリオ検出回路 | |
| JPS63215139A (ja) | 平衡複流相互接続回線における信号障害検出方式 | |
| SU555555A1 (ru) | Устройство приема частотно-манипулированнных сигналов | |
| JPS5972846A (ja) | 伝送装置の監視方式 | |
| JPS58215838A (ja) | 光中継器監視回路 | |
| JPH04107030A (ja) | 伝送信号エラー検出装置 | |
| JPS59153358A (ja) | 単一周波数成分検出方式 |