JPH0473803B2 - - Google Patents
Info
- Publication number
- JPH0473803B2 JPH0473803B2 JP60052147A JP5214785A JPH0473803B2 JP H0473803 B2 JPH0473803 B2 JP H0473803B2 JP 60052147 A JP60052147 A JP 60052147A JP 5214785 A JP5214785 A JP 5214785A JP H0473803 B2 JPH0473803 B2 JP H0473803B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- resistor
- current mirror
- mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000001939 inductive effect Effects 0.000 claims description 12
- 229920006395 saturated elastomer Polymers 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
- H03K17/0422—Anti-saturation measures
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/64—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors having inductive loads
Landscapes
- Amplifiers (AREA)
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、比較的高い電流及び電圧の制御回路
に関し、より詳細には本発明は本質的に誘導性で
ある負荷を流れる電流を制御する回路に関する。
に関し、より詳細には本発明は本質的に誘導性で
ある負荷を流れる電流を制御する回路に関する。
本発明の電流制御回路は特にテレビ受像機のの
こぎり波発生源の電流制御回路および水平並びに
垂直走査の制御回路として利用できる。
こぎり波発生源の電流制御回路および水平並びに
垂直走査の制御回路として利用できる。
このような回路では、電流制御素子はパワート
ランジスタであり、該パワートランジスタのコレ
クタは本質的に誘導性の負荷に接続されている。
その誘導性負荷は、（のこぎり波発生源用の）変
圧器巻線または、（走査回路路用の）電子ビーム
の水平並びに垂直偏向コイルから主になる。
ランジスタであり、該パワートランジスタのコレ
クタは本質的に誘導性の負荷に接続されている。
その誘導性負荷は、（のこぎり波発生源用の）変
圧器巻線または、（走査回路路用の）電子ビーム
の水平並びに垂直偏向コイルから主になる。
大体の場合、パワートランジスタのベースは、
可変幅の周期的な制御パルスを供給する回路によ
り制御される。
可変幅の周期的な制御パルスを供給する回路によ
り制御される。
パルスが高レベルのときは、ベース電流が流れ
てトランジスタを導通せしめ、パルスが低レベル
のときは、電流は遮断されトランジスタが遮断さ
れる。
てトランジスタを導通せしめ、パルスが低レベル
のときは、電流は遮断されトランジスタが遮断さ
れる。
トランジスタは多量の電流を流すことができね
ばならない。該電流は、負荷が誘導性のときは、
各電流制御すなわち整流の周期毎に、最小値から
最大値へと直線的に変化する。トランジスタが導
通周期の未期に予想される最大の電流（テレビ受
像機の走査の場合は、電子ビームの最大偏向電
流）を流すことができるように、導通周期中には
該トランジスタのベースに十分な大きさの電流を
印加することが必要である。
ばならない。該電流は、負荷が誘導性のときは、
各電流制御すなわち整流の周期毎に、最小値から
最大値へと直線的に変化する。トランジスタが導
通周期の未期に予想される最大の電流（テレビ受
像機の走査の場合は、電子ビームの最大偏向電
流）を流すことができるように、導通周期中には
該トランジスタのベースに十分な大きさの電流を
印加することが必要である。
十分な大きさのベース電流と共にパルスが印加
されると、トランジスタの強度の飽和が生じ、そ
のため演算周期の終了時にトランジスタが遮断さ
れる速度が低下する。その理由は、強度に飽和し
たトランジスタはトランジスタのベースに与えら
れる電流が遮断されても、該トランジスタ中の電
流を迅速に遮断することができないからである。
されると、トランジスタの強度の飽和が生じ、そ
のため演算周期の終了時にトランジスタが遮断さ
れる速度が低下する。その理由は、強度に飽和し
たトランジスタはトランジスタのベースに与えら
れる電流が遮断されても、該トランジスタ中の電
流を迅速に遮断することができないからである。
それどころか現在では、正のベース電流の印加
を命令するパルスが中断された後で、少し負とし
たベース電流の強いインパルスを与えることによ
つてトランジスタの遮断を加速することが慣用と
なつている。
を命令するパルスが中断された後で、少し負とし
たベース電流の強いインパルスを与えることによ
つてトランジスタの遮断を加速することが慣用と
なつている。
他方、トランジスタの遮断の後に従来の装置の
電流制御パルスは正のベース電流（導通を維持す
る）を印加し、任意の導通全期間中に該ベース電
流は、導通期間の終了時に必要に最大の電流にす
くなくとも等しい一定値を保つ。しかしながら、
このような大きなベース電流は導通の初期には全
く必要ではなく、全く不必要な電力の消費とな
る。
電流制御パルスは正のベース電流（導通を維持す
る）を印加し、任意の導通全期間中に該ベース電
流は、導通期間の終了時に必要に最大の電流にす
くなくとも等しい一定値を保つ。しかしながら、
このような大きなベース電流は導通の初期には全
く必要ではなく、全く不必要な電力の消費とな
る。
本発明は、上記のような過剰な飽和状態および
不必要な電力消費がなく、各瞬間毎にパワートラ
ンジスタに流れるべき主電流を考慮して決定した
値にベース電流を調整する回路を提案するもので
ある。
不必要な電力消費がなく、各瞬間毎にパワートラ
ンジスタに流れるべき主電流を考慮して決定した
値にベース電流を調整する回路を提案するもので
ある。
本発明による回路は、本質的に誘導性の負荷と
直列に接続した、パワートランジスタの電流制御
回路であり、 可変幅のパルスを発生するパルス発生器と、 抵抗値の小さい第１抵抗と、 抵抗値がはるかに大きい第２抵抗と、 ダイオード形式に接続された第１トランジスタ
とミラートランジスタとして作用する第２トラン
ジスタとをそれぞれ含む２つの電流ミラーであ
り、各電流ミラーのトランジスタは、同一電流ミ
ラー内ではNPNまたはPNPの同一型であり、他
の電流ミラーのトランジスタとは反対の形をと
り、同一電流ミラー内においてそれらのベースが
互いに接続している、２つの電流ミラーと を備え、 上記第１抵抗の一端は、上記パワートランジス
タのエミツタに接続され、上記第１抵抗の他端
は、上記第２抵抗に接続され、上記第２抵抗は、
上記第１電流ミラーの第２トランジスタのエミツ
タに接続され、上記第１電流ミラーの第１トラン
ジスタのエミツタが、上記パワートランジスタの
エミツタに接続され、且つ上記第１電流ミラーの
第１トランジスタのコレクタは電源に直列に接続
され、該電源は、前記パルス発生器によりオン／
オフ制御され、上記第１電流ミラーの第２トラン
ジスタのコレクタは、上記第２電流ミラーの第１
トランジスタのコレクタに接続しており、該第２
電流ミラーの第１及び第２トランジスタのエミツ
タは互いに接続しているが第１ミラー電流のトラ
ンジスタのエミツタは接続していず、上記第２電
流ミラーの第２トランジスタのコレクタは電流増
幅器の入力に接続され、該電流増幅器の出力は上
記パワートランジスタのベースに接続されている
ことを特徴とする。
直列に接続した、パワートランジスタの電流制御
回路であり、 可変幅のパルスを発生するパルス発生器と、 抵抗値の小さい第１抵抗と、 抵抗値がはるかに大きい第２抵抗と、 ダイオード形式に接続された第１トランジスタ
とミラートランジスタとして作用する第２トラン
ジスタとをそれぞれ含む２つの電流ミラーであ
り、各電流ミラーのトランジスタは、同一電流ミ
ラー内ではNPNまたはPNPの同一型であり、他
の電流ミラーのトランジスタとは反対の形をと
り、同一電流ミラー内においてそれらのベースが
互いに接続している、２つの電流ミラーと を備え、 上記第１抵抗の一端は、上記パワートランジス
タのエミツタに接続され、上記第１抵抗の他端
は、上記第２抵抗に接続され、上記第２抵抗は、
上記第１電流ミラーの第２トランジスタのエミツ
タに接続され、上記第１電流ミラーの第１トラン
ジスタのエミツタが、上記パワートランジスタの
エミツタに接続され、且つ上記第１電流ミラーの
第１トランジスタのコレクタは電源に直列に接続
され、該電源は、前記パルス発生器によりオン／
オフ制御され、上記第１電流ミラーの第２トラン
ジスタのコレクタは、上記第２電流ミラーの第１
トランジスタのコレクタに接続しており、該第２
電流ミラーの第１及び第２トランジスタのエミツ
タは互いに接続しているが第１ミラー電流のトラ
ンジスタのエミツタは接続していず、上記第２電
流ミラーの第２トランジスタのコレクタは電流増
幅器の入力に接続され、該電流増幅器の出力は上
記パワートランジスタのベースに接続されている
ことを特徴とする。
本発明の回路の詳細な動作に関しては後述する
が、本発明の回路において、第２ミラー電流のみ
を真の電流ミラー（トランジスタのベースが結合
しており、エミツタも結合しているので）と呼ぶ
ことが可能である。第１電流ミラーはパワートラ
ンジスタ導通期の初期だけに電流ミラーとして作
用する。その理由は、これらのトランジスタのエ
ミツタは結合されていないからである。
が、本発明の回路において、第２ミラー電流のみ
を真の電流ミラー（トランジスタのベースが結合
しており、エミツタも結合しているので）と呼ぶ
ことが可能である。第１電流ミラーはパワートラ
ンジスタ導通期の初期だけに電流ミラーとして作
用する。その理由は、これらのトランジスタのエ
ミツタは結合されていないからである。
本質的には、本発明の回路は次のように動作す
る。
る。
パワートランジスタを導通せしめるための、可
変幅のパルス発生器からの導通パルスの初期には
わずかな電流が第１電流ミラーの中に流れる。こ
の電流が電流増幅器により増幅され、該増幅器は
その時パワートランジスタの導通を開始させる。
パワートランジスタ内の電流の増大は次に誘導性
負荷に反映し、そしてこの電流の増大は値の小さ
い抵抗の中に電圧降下を惹起する。該電圧降下は
値の大きな抵抗に反映し、今度は電流の増大を、
パワートランジスタを制御する電流増幅器の入力
に誘導する。パワートランジスタの制御電流の増
大は、従つて誘導性負荷内の消費電力の増加によ
り規定される必要量に正確に従うものとなる。導
通期間中には、パワートランジスタの飽和も、ベ
ース電流の過渡な消費もない。
変幅のパルス発生器からの導通パルスの初期には
わずかな電流が第１電流ミラーの中に流れる。こ
の電流が電流増幅器により増幅され、該増幅器は
その時パワートランジスタの導通を開始させる。
パワートランジスタ内の電流の増大は次に誘導性
負荷に反映し、そしてこの電流の増大は値の小さ
い抵抗の中に電圧降下を惹起する。該電圧降下は
値の大きな抵抗に反映し、今度は電流の増大を、
パワートランジスタを制御する電流増幅器の入力
に誘導する。パワートランジスタの制御電流の増
大は、従つて誘導性負荷内の消費電力の増加によ
り規定される必要量に正確に従うものとなる。導
通期間中には、パワートランジスタの飽和も、ベ
ース電流の過渡な消費もない。
本発明の他の特徴並びに利点は、添付の図面を
参照してなされる以下の記述から明らかになるだ
ろう。
参照してなされる以下の記述から明らかになるだ
ろう。
第１図に示す本発明の回路は本質的に誘導性の
負荷を流れる電流を制御するためのパワートラン
ジスタＴを含む。誘導性負荷はブロツク１０で示
され、該負荷は一方ではトランジスタＴのコレク
タに、他方では小さい値の抵抗Ｒを介してトラン
ジスタのエミツタに接続されている。更に負荷１
０は直流電圧源（端子Ａ）に接続されている。該
電圧源は負荷１０に給電するのに必要なエネルギ
ーを供給する。以下に説明する本実施例ではトラ
ンジスタＴはNPN形であるが、他の場合では極
性を反対にする必要がある。
負荷を流れる電流を制御するためのパワートラン
ジスタＴを含む。誘導性負荷はブロツク１０で示
され、該負荷は一方ではトランジスタＴのコレク
タに、他方では小さい値の抵抗Ｒを介してトラン
ジスタのエミツタに接続されている。更に負荷１
０は直流電圧源（端子Ａ）に接続されている。該
電圧源は負荷１０に給電するのに必要なエネルギ
ーを供給する。以下に説明する本実施例ではトラ
ンジスタＴはNPN形であるが、他の場合では極
性を反対にする必要がある。
例えば、負荷１０はのこぎり波発生源のために
変圧器の一次側のみを含む。この一次側はトラン
ジスタＴのコレクタと給電線の正端子Ａとの間に
直列に接続されている。抵抗Ｒは給電線の負端子
に接続されている。テレビジヨンの走査回路の場
合は、負荷１０はそれ以外に変圧器（この場合、
水平出力変圧器と言われる）の一次側と本来並列
に接続される偏向コイルを含むことが可能であ
る。抵抗Ｒは、トランジスタＴの保護回路に電流
の超過信号を与えるための電流の検出器としてこ
の場所でしばしば使用される直列抵抗である。
変圧器の一次側のみを含む。この一次側はトラン
ジスタＴのコレクタと給電線の正端子Ａとの間に
直列に接続されている。抵抗Ｒは給電線の負端子
に接続されている。テレビジヨンの走査回路の場
合は、負荷１０はそれ以外に変圧器（この場合、
水平出力変圧器と言われる）の一次側と本来並列
に接続される偏向コイルを含むことが可能であ
る。抵抗Ｒは、トランジスタＴの保護回路に電流
の超過信号を与えるための電流の検出器としてこ
の場所でしばしば使用される直列抵抗である。
トランジスタＴのベースは、本質的に出力電流
に比例した出力電流を与える電流増幅器１２によ
り制御される。
に比例した出力電流を与える電流増幅器１２によ
り制御される。
それらのベースが接続しているNPN形の２つ
のトランジスタT1とT2の第１グループは、本明
細書及び特許請求の範囲の中で、“電流ミラー”
と呼ぶものを構成する。又、それらにベースが接
続しているPNP形の２つのトランジスタT3とT4
からなる第２グループは、第２電流ミラーを構成
する。実際に、第２グループのみが真の電流ミラ
ーで、それゆえトランジスタT3の中を流れる電
流はトランジスタT4に、トランジスタT3とT4の
エミツタの表面積の割合にのみ依存する比率で複
写される。T1とT2のグループは電流ミラーに類
似しているが、まさしくそのものということはな
い。
のトランジスタT1とT2の第１グループは、本明
細書及び特許請求の範囲の中で、“電流ミラー”
と呼ぶものを構成する。又、それらにベースが接
続しているPNP形の２つのトランジスタT3とT4
からなる第２グループは、第２電流ミラーを構成
する。実際に、第２グループのみが真の電流ミラ
ーで、それゆえトランジスタT3の中を流れる電
流はトランジスタT4に、トランジスタT3とT4の
エミツタの表面積の割合にのみ依存する比率で複
写される。T1とT2のグループは電流ミラーに類
似しているが、まさしくそのものということはな
い。
トランジスタT3とT4のエミツタは、共通の正
の電源に接続されている。それが端子Ａであるこ
ともある。トランジスタT3はダイオード型で、
従つてトランジスタT3のコレクタとベースは接
続している。トランジスタT4のコレクタ（第２
電流ミラーの出力）は電流増幅器１２の入力に接
続されている。トランジスタT3のコレクタは第
１電流ミラーの出力、つまりトランジスタT2の
コレクタに接続されている。
の電源に接続されている。それが端子Ａであるこ
ともある。トランジスタT3はダイオード型で、
従つてトランジスタT3のコレクタとベースは接
続している。トランジスタT4のコレクタ（第２
電流ミラーの出力）は電流増幅器１２の入力に接
続されている。トランジスタT3のコレクタは第
１電流ミラーの出力、つまりトランジスタT2の
コレクタに接続されている。
トランジスタT2のエミツタは抵抗ｒに接続さ
れ、抵抗ｒの値は抵抗Ｒの値よりかるかに大きい
（例えばｒはＲのおよそ100倍である）。
れ、抵抗ｒの値は抵抗Ｒの値よりかるかに大きい
（例えばｒはＲのおよそ100倍である）。
抵抗ｒの他方の端子は、抵抗Ｒ（抵抗Ｒが負荷
１０に接続されている方の端子、すなわちトラン
ジスタＴのエミツタに接続していない側の端子）
に接続している。
１０に接続されている方の端子、すなわちトラン
ジスタＴのエミツタに接続していない側の端子）
に接続している。
トランジスタT1はダイオード型（コレクタが
ベースに結合されている）で、そのコレクタは電
源１４に接続されている。その電源１４は、のこ
ぎり波発生源の電流制御回路に通常使用される可
変幅発ルスを発生するパルス発生器１６によりオ
ン／オフ制御される。
ベースに結合されている）で、そのコレクタは電
源１４に接続されている。その電源１４は、のこ
ぎり波発生源の電流制御回路に通常使用される可
変幅発ルスを発生するパルス発生器１６によりオ
ン／オフ制御される。
更に、電源１４は正の電源の端子に接続され
る。この端子は端子Ａであることが可能である。
電源の負の端子は抵抗Ｒとｒの接合点あるいはト
ランジスタＴのエミツタに接続されている。
る。この端子は端子Ａであることが可能である。
電源の負の端子は抵抗Ｒとｒの接合点あるいはト
ランジスタＴのエミツタに接続されている。
回路は次のように機能する。
パワートランジスタは、パルス発生器１６から
出るパルスの第１位相（例えばパルスの低レベル
部分）では、遮断されている。そして第２位相
（パルスの高レベル部分）でトランジスタが導通
する。
出るパルスの第１位相（例えばパルスの低レベル
部分）では、遮断されている。そして第２位相
（パルスの高レベル部分）でトランジスタが導通
する。
電源１４からの電流をｉ、トランジスタT1の
エミツタ−ベース間の電圧をVbe1、トランジスタ
T2のエミツタ−ベース間の電圧をVbe2、抵抗ｒ
内の電流をi′、トランジスタＴのエミツタ内の電
流をＩとする。
エミツタ−ベース間の電圧をVbe1、トランジスタ
T2のエミツタ−ベース間の電圧をVbe2、抵抗ｒ
内の電流をi′、トランジスタＴのエミツタ内の電
流をＩとする。
トランジスタT1内の電流が零のとき（制御パ
ルスが低レベルのとき）、そのときはVbe1＝０に
なる。又、トランジスタT1内の電流が公称値ｉ
に等しくなるとき（制御パルスが高レベルのと
き）、Vbe1はｉにより決定される。次のように書
くことが可能である。
ルスが低レベルのとき）、そのときはVbe1＝０に
なる。又、トランジスタT1内の電流が公称値ｉ
に等しくなるとき（制御パルスが高レベルのと
き）、Vbe1はｉにより決定される。次のように書
くことが可能である。
Vbe2＝Vbe1＋Ｒ（Ｉ＋ｉ）−ri′ (1)
従つて
Vbe2＝Vbe1＋Ri＋RI−ri′ (2)
パルスが高レベルのときは、(1)、(2)式の右辺部
第１項は一定の値をとる。第２項は抵抗Ｒ及びｒ
内での電圧降下の差を表している。
第１項は一定の値をとる。第２項は抵抗Ｒ及びｒ
内での電圧降下の差を表している。
電流増加dIが誘導性負荷により生じるなら、
Vbe2の増加分dVbe2が生じ、従つて、電流i′は
di′だけ増加するが、Vbe1とｉは変化しない。そ
のときは以下の式が得られる。
Vbe2の増加分dVbe2が生じ、従つて、電流i′は
di′だけ増加するが、Vbe1とｉは変化しない。そ
のときは以下の式が得られる。
（Vbe2＋dVbe2）＝Vbe1＋Ri
＋Ｒ（Ｉ＋dI）−（i′＋di′） (3)
式(2)と(3)より以下の式が導かれる。
Vbe2＝RdI−rdi′ (4)
事実は、Vbe2はほとんど変化しないので、実際
は以下のように表わすこともできる。
は以下のように表わすこともできる。
RdI＝rdi′ (5)
しかし、更に増加分dIはループ利得により
di′に関連し、このループ利得は第２電流ミラー
（真の電流ミラー）の利得、電流増幅器１２の利
得及びトランジスタＴ自体の電流利得（エミツタ
電流／ベース電流）から生じる。ループの総合利
得をＫとするなら、次の式が得られる。
di′に関連し、このループ利得は第２電流ミラー
（真の電流ミラー）の利得、電流増幅器１２の利
得及びトランジスタＴ自体の電流利得（エミツタ
電流／ベース電流）から生じる。ループの総合利
得をＫとするなら、次の式が得られる。
dI＝Kdi′ (6)
(5)と(6)式より以下の結果となる。
Ｋ＝ｒ／Ｒ (7)
実際には利得Ｋは、３つの利得の積（Ｋ＝k1×
k2×k3）に分けることが可能である。３つの利得
はそれぞれ、第２電流ミラーT3，T4の利得k1、
増幅器１２の利得k2及びトランジスタＴ自体の電
流利得k3である。
k2×k3）に分けることが可能である。３つの利得
はそれぞれ、第２電流ミラーT3，T4の利得k1、
増幅器１２の利得k2及びトランジスタＴ自体の電
流利得k3である。
k1とk2は定数である。というのも電流ミラー
T3，T4及び増幅器１２は線型に動作するからで
ある。
T3，T4及び増幅器１２は線型に動作するからで
ある。
反対にk3は定数ではない。飽和状態ならk3は１
に等しい（ダイナミツク利得）。線形状態ならk3
は数十に等しくなることが可能である。準飽和状
態、つまり飽和に近い場合はk3は１〜数単位で激
しく変動する。
に等しい（ダイナミツク利得）。線形状態ならk3
は数十に等しくなることが可能である。準飽和状
態、つまり飽和に近い場合はk3は１〜数単位で激
しく変動する。
トランジスタＴを準飽和領域で働かせ、ベース
電流の過剰消費及び入力による電流制御の路困難
を回避することは大変興味深いことである。
電流の過剰消費及び入力による電流制御の路困難
を回避することは大変興味深いことである。
従つて利得k1，k2及びＲとｒの抵抗比を選択
し、その結果(7)式の関係より、k3は整流トランジ
スタの準飽和に対応する値を強制的に取らせる。
こうすれば電流Ｉの正方向の増加に対して正方向
の増加Vbe2を与えることが確実となるだろう。ト
ランジスタＴは飽和極限域に永続的にとどまり、
ベースにより消費される電流は極小値をとるだろ
う。
し、その結果(7)式の関係より、k3は整流トランジ
スタの準飽和に対応する値を強制的に取らせる。
こうすれば電流Ｉの正方向の増加に対して正方向
の増加Vbe2を与えることが確実となるだろう。ト
ランジスタＴは飽和極限域に永続的にとどまり、
ベースにより消費される電流は極小値をとるだろ
う。
電流ｉ及びi′が大きい値である必要はない。そ
の結果トランジスタT1，T2，T3のサイズが小さ
いままでも可能である。T4ははるかに大きく、
利得Ｋの実現に関わる。
の結果トランジスタT1，T2，T3のサイズが小さ
いままでも可能である。T4ははるかに大きく、
利得Ｋの実現に関わる。
制御電流源１４の実施例は第２図に示してあ
る。該制御電流源は、正の給電端子により給電さ
れる２つのトランジスタT5とT6からなる電流ミ
ラーにより従来どおりに作られた電源を含む。ト
ランジスタT6はトランジスタT5を通つて循環す
る既知の定電流i5を複写する。トランジスタT6の
コレクタは２つのトランジスタT7とT8のエミツ
タに直接接続されている。T7およびT8の一方の
トランジスタのコレクタはアース（電源の負端
子）に、他方のトランジスタはそのコレクタから
第１図の電流ｉを供給する。
る。該制御電流源は、正の給電端子により給電さ
れる２つのトランジスタT5とT6からなる電流ミ
ラーにより従来どおりに作られた電源を含む。ト
ランジスタT6はトランジスタT5を通つて循環す
る既知の定電流i5を複写する。トランジスタT6の
コレクタは２つのトランジスタT7とT8のエミツ
タに直接接続されている。T7およびT8の一方の
トランジスタのコレクタはアース（電源の負端
子）に、他方のトランジスタはそのコレクタから
第１図の電流ｉを供給する。
パルス発生器１６の出力信号はトランジスタ
T7及びT8のベース間に差動式に印加され、電流
ｉを遮断するかあるいは導通する。
T7及びT8のベース間に差動式に印加され、電流
ｉを遮断するかあるいは導通する。
第３図が示すのは第１図の電流増幅器１２の一
実施例である。該増幅器は、ダーリントン形式に
接続されたNPN形トランジスタT9，T10（T9のベ
ース上に入力、T10のエミツタ上に出力）及び追
加の増幅トランジスタT11（該トランジスタのベ
ースとエミツタはそれぞれトランジスタT10のベ
ースとエミツタに接続され、コレクタはトランジ
スタT9のベースに接続されている）を備える。
トランジスタT9とT10のコレクタは正の給電端子
に接続されている。
実施例である。該増幅器は、ダーリントン形式に
接続されたNPN形トランジスタT9，T10（T9のベ
ース上に入力、T10のエミツタ上に出力）及び追
加の増幅トランジスタT11（該トランジスタのベ
ースとエミツタはそれぞれトランジスタT10のベ
ースとエミツタに接続され、コレクタはトランジ
スタT9のベースに接続されている）を備える。
トランジスタT9とT10のコレクタは正の給電端子
に接続されている。
第１図は、本発明の制御回路の１実施例を示す
回路図であり、第２図は、第１図の制御電流源の
実施例の詳細図であり、第３図は、第１図の電流
増幅器の実施例の詳細図である。 （主な参照番号）、Ｔ……パワートランジスタ、
ｉ……電流、Ｒ，ｒ……抵抗、１０……誘導性負
荷、１２……電流増幅器、１４……電源、１６…
…パルス発生器。
回路図であり、第２図は、第１図の制御電流源の
実施例の詳細図であり、第３図は、第１図の電流
増幅器の実施例の詳細図である。 （主な参照番号）、Ｔ……パワートランジスタ、
ｉ……電流、Ｒ，ｒ……抵抗、１０……誘導性負
荷、１２……電流増幅器、１４……電源、１６…
…パルス発生器。
Claims (1)
- 【特許請求の範囲】 １ 本質的に誘導性の負荷１０と直列に接続し
た、パワートランジスタＴの電流制御回路であ
り、 可変幅のパルスを発生するパルス発生器１６
と、 抵抗値の小さい第１抵抗Ｒと、 抵抗値がはるかに大きい第２抵抗ｒと、 ダイオード形式に接続された第１トランジスタ
T1，T3とミラートランジスタとして作用する第
２トランジスタT2，T4とをそれぞれ含む２つの
電流ミラーであり、各電流ミラーのトランジスタ
は、同一電流ミラー内ではNPNまたはPNPの同
一型であり、他の電流ミラーのトランジスタとは
反対の形をとり、同一電流ミラー内においてそれ
らのベースが互いに接続している、２つの電流ミ
ラーと を備え、 上記第１抵抗Ｒの一端は、上記パワートランジ
スタＴのエミツタに接続され、上記第１抵抗Ｒの
他端は、上記第２抵抗ｒに接続され、上記第２抵
抗ｒは、上記第１電流ミラーの第２トランジスタ
T2のエミツタに接続され、上記第１電流ミラー
の第１トランジスタT1のエミツタが、上記パワ
ートランジスタのエミツタに接続され、且つ上記
第１電流ミラーの第１トランジスタT1のコレク
タは電源１４に直列に接続され、該電源は、前記
パルス発生器１６によりオン／オフ制御され、上
記第１電流ミラーの第２トランジスタT2のコレ
クタは、上記第２電流ミラーの第１トランジスタ
T3のコレクタに接続しており、該第２電流ミラ
ーの第１及び第２トランジスタのエミツタは互い
に接続しているが第１ミラー電流のトランジスタ
のエミツタは接続していず、上記第２電流ミラー
の第２トランジスタのコレクタは電流増幅器１２
の入力に接続され、該電流増幅器の出力は上記パ
ワートランジスタのベースに接続されていること
を特徴とするパワートランジスタＴの電流制御回
路。 ２ 該増幅器の電流利得k2と該第２電流ミラーの
電流利得k1の積は、第１抵抗に対する第２抵抗の
比ｒ／Ｒとは次式で関連づけられることを特徴とす る特許請求の範囲第１項記載の制御回路。 ｒ／Ｒ＝k1×k2×k3 （k3はパワートランジスタが準飽和状態のときに
対応するパワートランジスタの利得である）。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8404112A FR2561471B1 (fr) | 1984-03-16 | 1984-03-16 | Circuit de commande de commutation d'un transistor de puissance |
| FR8404112 | 1984-03-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60213115A JPS60213115A (ja) | 1985-10-25 |
| JPH0473803B2 true JPH0473803B2 (ja) | 1992-11-24 |
Family
ID=9302127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60052147A Granted JPS60213115A (ja) | 1984-03-16 | 1985-03-15 | パワートランジスタの電流制御回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4645945A (ja) |
| EP (1) | EP0159233B1 (ja) |
| JP (1) | JPS60213115A (ja) |
| DE (1) | DE3561433D1 (ja) |
| FR (1) | FR2561471B1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3420312C2 (de) * | 1984-05-30 | 1986-10-09 | SGS Halbleiter-Bauelemente GmbH, 8018 Grafing | Ansteuerschaltung für einen Ablenk-Leistungstransistor |
| US4661766A (en) * | 1985-12-23 | 1987-04-28 | Caterpillar Inc. | Dual current sensing driver circuit |
| US4755741A (en) * | 1986-11-18 | 1988-07-05 | Linear Technology Corporation | Adaptive transistor drive circuit |
| US4823070A (en) | 1986-11-18 | 1989-04-18 | Linear Technology Corporation | Switching voltage regulator circuit |
| EP0314013B1 (de) * | 1987-10-26 | 1991-08-14 | Siemens Aktiengesellschaft | Verfahren zur Basisstromregelung eines Schalttransistors und Schaltungsanordnung zur Durchführung des Verfahrens |
| IT1216481B (it) * | 1988-02-29 | 1990-03-08 | Sgs Thomson Microelectronics | Potenza. dispositivo circuitale a basso assorbimento per comandare in accensione un transistore di |
| US4864251A (en) * | 1988-11-14 | 1989-09-05 | Tektronix, Inc. | Compensation circuit for power amplifier |
| US4967309A (en) * | 1989-12-26 | 1990-10-30 | Caterpillar Inc. | Dual current sensing driver circuit |
| DE4034081C2 (de) * | 1990-10-26 | 2000-09-28 | Bosch Gmbh Robert | Stromregelschaltung für einen induktiven Verbraucher |
| ES2090788T3 (es) * | 1992-07-07 | 1996-10-16 | Siemens Ag | Circuito excitador integrable para una carga reactiva. |
| DE69322853T2 (de) * | 1993-04-30 | 1999-05-27 | Stmicroelectronics S.R.L., Agrate Brianza, Mailand/Milano | Temperaturstabilisierte Entladestromrückleitungsschaltung zum Treiben einer induktiven Last |
| US5430365A (en) * | 1993-07-02 | 1995-07-04 | Tandem Computers Incorporated | Power regulation for redundant battery supplies |
| US5504444A (en) * | 1994-01-24 | 1996-04-02 | Arithmos, Inc. | Driver circuits with extended voltage range |
| US7679410B1 (en) | 2008-09-29 | 2010-03-16 | The United States Of America As Represented By The Secretary Of The Navy | System and method for improving the efficiency and reliability of a broadband transistor switch for periodic switching applications |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE423168B (sv) * | 1977-03-07 | 1982-04-13 | Philippe Lataire | Anordning for styrning av basstrommen till effektransistorer |
| US4213068A (en) * | 1978-01-30 | 1980-07-15 | Rca Corporation | Transistor saturation control |
| US4323825A (en) * | 1980-10-06 | 1982-04-06 | Mohawk Data Sciences Corp. | Deflection system with positive feedback |
| JPS5855582B2 (ja) * | 1981-11-13 | 1983-12-10 | 株式会社東芝 | 透視性テ−プカセツト |
| DE3230236A1 (de) * | 1982-08-13 | 1984-02-23 | Siemens AG, 1000 Berlin und 8000 München | Darlingtonschaltung |
-
1984
- 1984-03-16 FR FR8404112A patent/FR2561471B1/fr not_active Expired
-
1985
- 1985-03-14 US US06/711,762 patent/US4645945A/en not_active Expired - Lifetime
- 1985-03-15 EP EP85400505A patent/EP0159233B1/fr not_active Expired
- 1985-03-15 DE DE8585400505T patent/DE3561433D1/de not_active Expired
- 1985-03-15 JP JP60052147A patent/JPS60213115A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| US4645945A (en) | 1987-02-24 |
| FR2561471B1 (fr) | 1986-09-19 |
| JPS60213115A (ja) | 1985-10-25 |
| FR2561471A1 (fr) | 1985-09-20 |
| EP0159233A1 (fr) | 1985-10-23 |
| EP0159233B1 (fr) | 1988-01-13 |
| DE3561433D1 (en) | 1988-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0473803B2 (ja) | ||
| US3426290A (en) | Amplifier having series regulated voltage supply | |
| US3999084A (en) | Limiting amplifier with adjustable limits | |
| JP2821931B2 (ja) | 半導体電力装置のベース電流を調整するための回路 | |
| US3426241A (en) | Magnetic deflection system for cathode ray tubes | |
| US5635868A (en) | Power transistor current limiter | |
| US3909701A (en) | Linear energy conservative current source | |
| US4460955A (en) | Stabilizing power supply apparatus | |
| JPH0823780B2 (ja) | トランジスタ回路 | |
| US3938023A (en) | Voltage monitor and control circuit | |
| JPH077337A (ja) | 両極性電圧／電流変換回路 | |
| US3193696A (en) | Voltage regulation employing a time base modulated amplifier | |
| JPH05235662A (ja) | 定電流発生回路 | |
| JPS6367433B2 (ja) | ||
| JP3421430B2 (ja) | 電圧安定化回路 | |
| US3602829A (en) | High gain amplifier and feedback arrangement for current driving a single coil | |
| JPS6244574Y2 (ja) | ||
| JPS6025178Y2 (ja) | 画面振幅制御回路 | |
| JPH0373191B2 (ja) | ||
| US4180765A (en) | High speed deflection yoke driver circuit | |
| JPH0614498Y2 (ja) | 入力回路 | |
| JP2687160B2 (ja) | スイッチ回路 | |
| JPH0124443B2 (ja) | ||
| KR0112748Y1 (ko) | 전파 정류 회로 | |
| KR840001335Y1 (ko) | 증폭회로 |