JPH0473906B2

JPH0473906B2 -

Info

Publication number: JPH0473906B2
Application number: JP63148440A
Authority: JP
Priority date: 1987-09-10
Filing date: 1988-06-17
Publication date: 1992-11-24
Also published as: JPS6472644A; EP0306585B1; EP0306585A1; DE3780634D1; DE3780634T2; US4933672A

Description

【発明の詳細な説明】

Ａ産業上の利用分野本発明は概して言えば、データ伝送システム、
より具体的に言えばデジタル警告手段を具えたデ
ータ回路成端装置を有するデータ伝送システムに
関する。Ｂ従来の技術分散データ処理システムが複雑化し、特に中央
のデータ処理装置と遠隔したデータ端末装置
（Date Terminal Equipment−DTE）及びそれ
らに関連したデータ回路成端装置（Date Circuit
Terminating Equipment−DCE）との間の電話
データ通信を利用したデータ処理システムが非常
に複雑化してきたので、これらのDCEのテスト
及び制御の必要性が増大している。１台のDCE
の故障はネツトワークの多くの他の装置による伝
送を妨害することがありうるという点でDCEの
故障は、深刻さが増してきた。故障による時間の
浪費を最少限にするために、データ伝送システム
内のDCEを自動的に制御する必要性が生じた。
従つて、故障が発生した場合、リンクの故障と、
遠隔のDCEの故障との相異を判別するために、
警告信号を送る能力をDCEに具えることが極め
て必要になつた。アナログ型のデータ通信ネツトワークにおい
て、モデム（MODEM）と呼ばれているデータ
回路成端装置は、データ端末装置により伝送され
るデジタル・データを変調し、そしてデータ端末
装置から受けたデータを復調する。通常、夫々離
れているモデムは、電源供給装置の故障とか、内
部のハードウエアの故障とかによる故障がモデム
に発生した場合、警告音を制御ステーシヨンに送
ることの出来る警告装置を備えている。アナロ
グ・ネツトワークにおいて、そのような警告音
は、ラインの変調とは異なつた特別の信号であ
る。最近は、アナログ通信ネツトワークの代りにデ
ジタル通信ネツトワークを設置する傾向が強くな
つた。この型のネツトワークは、既に米国では実
用化しているデータフオン・デジタル・サービス
（Dataphone Digital Service−DDS）である。
そのようなデジタル・ネツトワークにおいて、デ
ータ回路成端装置（DCE）はデータ・サービ
ス・ユニツト（Data Service Unit−DSU）と呼
ばれている。デジタル通信ネツトワークにおいて、２つの特
徴をもつビツト構成の信号を送ることによつて警
告が与えられる。その２つの特徴とは、第１に、
そのビツト構成は警告信号として認識されねばな
らないことと、第２に、同時に送られている全て
の他のデータ・ビツト構成を凌駕する最も高い優
先順位を持つていなければならないことである。
DDSネツトワークにおいて、上述の後者の条件
を満足するビツト構成は、０ビツトの長いシーケ
ンス（Sequence）、即ち長い列である。これは、
マルチポイント構成の中の異なつた遠隔ステーシ
ヨンからの幾つかのメツセージを共通ラインで受
信する時、ネツトワークは、アンド回路的に動作
するという事実に基づいている。若し、ネツトワ
ークがアンド回路でなくオア回路を慣習的に使つ
ていたとすれば、このビツト構成は１ビツトの列
となつていたかも知れないことは特に注意を喚起
する必要がある。故障したDSUが、ある種のビツト構成（例え
ば、０ビツトの列、または１ビツトの列）をデジ
タル警告信号として転送しようとしたとき、問題
は、ネツトワークを介するDTEからDTEへの通
常の通信の間で、この信号が開始されないという
ことにある。Ｃ発明が解決しようとする問題点本発明の目的は、データ端末装置の電源供給ス
イツチをオフにしたときとか、または、端末装置
内に故障が発生したときに転送されるデジタル警
告信号のビツト列と、データのビツト列との間に
混同が生じうる場合、データ・ビツトが通信ネツ
トワークを介して伝送される前に、データ・ビツ
トをコード化する装置を含むデジタル式警告手段
を有するデータ伝送システムを提供することにあ
り、このコード化装置は、システムに使われてい
るデータ転送リンクのプロトコルの種類に拘わら
ず動作させることが出来る。本発明の他の目的は、データ端末装置の電源供
給スイツチをオフにしたときとか、または、端末
内に故障が発生したときに転送されるデジタル警
告信号のビツト列と、データのビツト列との間に
混同が生じうる場合、ネツトワークを介して受取
つたデータ・ビツトをコード化し、そして、任意
のデータ転送リンクのプロトコルを使つたデータ
端末装置によつて伝送されたデータ・ビツトを復
号する装置をデータ伝送システムを提供すること
にある。Ｄ問題点を解決するための手段本発明の１態様に従つたデータ通信システム
は、データ通信ネツトワークを介してデータ受信
装置へビツト列で構成される情報信号を伝送する
データ送信装置を含んでおり、この送信装置は、
送信装置がデータ・モードにあるときは、デー
タ・ビツトの信号を伝送し、そして、送信装置が
警告モードにあるときは、Ｎ個の第１バイナリ状
態の警告ビツトの列の信号を伝送する。また、こ
の送信装置は、データ・モードにある送信装置に
よつて送信されたデータ・ビツト・ストリーム中
において、ｎ個の第１のバイナリ状態のビツトの
列が検出されるたびに検出信号を与える検出装置
と、検出信号に応答して、ｎ個のビツトの列に続
く少なくとも１つのビツトのバイナリ状態を修正
するためのビツト修正手段とを含んでおり、これ
によつて、修正されたデータ・ビツト・ストリー
ムが、Ｎ個の警告ビツトの列と混同されるおそれ
のあるＮ個の第１バイナリ状態のビツトを形成す
ることがないように、ｎ個の値を選択して、修正
されたデータ・ビツト・ストリームを与える。本発明の他の態様におけるデータ通信システム
は、データ送信装置から、データ通信ネツトワー
クを介してビツト列で構成される情報信号を受取
るデータ受信装置を含んでおり、この受信装置
は、送信装置がデータ・モードにあるときには、
データ・ビツトの信号を受取り、そして、送信装
置が警告モードにあるときには、Ｎ個の第１バイ
ナリ状態の警告ビツトの列の信号を受取る。ま
た、この受信装置は、受信装置によつて受取られ
たデータ・ビツト・ストリーム中において、ｎ個
の第１バイナリ状態のビツトの列が検出されるた
びに検出信号を与える検出装置と、検出信号に応
答して、ｎ個のビツトの列に続く少なくとも１つ
のビツトのバイナリ状態を修正するビツト修正手
段とを含んでおり、これにより、修正されたデー
タ・ビツト・ストリームがＮ個の第１バイナリ状
態のビツトを形成することが出来ないように、ｎ
の値を選択して、修正されたデータ・ビツト・ス
トリームを与える。Ｅ実施例本発明の実施例の装置は、データフオン・デジ
タル・サービス（DDS）型式のデジタル通信ネ
ツトワークによつて動作するものとして、以下に
説明する。データは、データ・サービス・ユニツ
ト（DSU）によつてネツトワークを介して伝送
される。 DSUの幾つかの端末装置が、マルチポイント
構成の制御装置DSUにリンクされており、ポー
リング・プロシージヤによつて、一時に、ただ１
台のDSUだけが通信出来るようにされているも
のと仮定する。DSUの端末装置が故障を起した
とき、その装置がポールされていてもいなくと
も、または、その装置が既にデータを送り始めて
いてもいなくとも、その端末装置は、ポーリン
グ・プロシージヤの規則を犯して、デジタル警告
信号（digital alarm signal−DAS）を送る。こ
れは、ポールされているDSUからのデータが喪
失されることがあつたとしても、すべての他の
DSUからのDAS信号は必ず復号されねばならな
いという考えに基づいている。DDSネツトワー
クはアンド回路的な機能を持つているから、制御
装置DSUに到着するよう保証されている信号は、
一連の０ビツトだけである。従つて、DSUの
夫々の端末装置は、電源装置の故障や、端末装置
内の故障が発生すると、０ビツトの長い列の形式
のDASを、直ちに送る装置が設けられている。問題は、長い０ビツトの列で構成されるDAS
が、データと混同されてはならないということで
ある。換言すれば、DASの０ビツトの列と同じ
長さか、またはそれよりも長い０ビツトの列から
成るデータの伝送をしてはならないと言うことを
意味する。この問題の解決法は、ｎ個の０ビツト
の列に後続して１つの０ビツトを反転させて伝送
し、受信側でこの反転された１ビツトを再度反転
させる可逆動作を行うことである。然しながら、
実際問題として、１ビツトを従えたｎ個の０ビツ
トの列から成るデータ・ストリームがありうる。
この場合、ｎ＋１番目の１ビツトの反転は、
DASと間違えられる０ビツトの列になる。本発明に従つたこの問題の解決法は、使用され
るシステムに用いられるプロトコルに従つて、特
定のビツトの列の使用を不可能（impossible）に
することである。従つて、DASと混同を起す０
ビツトの列を生ずるビツト列は、これらの特定の
ビツトの列の１つであるように、本発明に従つて
ｎの値が選ばれる。データ伝送システムに広く使われているプロト
コルであるBSCプロトコルに従つて本発明の実
施例のシステムを動作させた場合、ｎの値は４に
選ぶことが出来る。これは、変換されたとき
DASと間違えられる程に長い00001の列の繰返し
から成る……00001……のデータ・ビツト・スト
リームを持つことが出来ないことを意味する。ビ
ツト列00001の十分に長い繰返しを考えた場合、
事実、このようなデータ・ビツト・ストリーム
は、夫々が同期したバイト21，84，10，42で形成
された特別のビツト列を含んでいることは、以下
に示す第１表から容易に理解出来る。第１表にお
いて、ライン上の各バイトの低位ビツトが、最初
に転送されるので、各バイト21，84，10，42は、
右から左に読取られることは注意を要する。

【表】第１表から、14個の00001から成るビツト・ス
トリームは、第８行の特別の組合せを除いて、第
１行から第８行までの１つの行に使用不可能な特
別のビツトの列を含んでいる。上述の第８行の特
別の組合せとは、ビツトの列が21，84，10，42ま
たは21，84，10，C2であるが、それはまた、後
続して70個のビツト・ストリームを持つBSCに
おける使用不可能なビツトの列でもある。第１図に示した本発明の実施例について説明す
る。データ・ビツト・ストリームは、ライン１０
で受取られ、オア回路１２を経てシフトレジスタ
１４にロードされる。シフトレジスタ１４に４個
のビツトがロードされると同時に、デコード回路
１６は、オア回路１２の入力及び排他的オア回路
１８の入力として使われるビツト１を発生する。
４個の０ビツトの列がシフトレジスタ１４中にロ
ードされた後に、ビツト１がロードされるが、こ
のビツトは、デコード回路１６が５番目の０ビツ
トを誤つて考慮するのを阻止する。排他的オア回
路１８の入力である１ビツトは、ライン１０上で
受取られた４個の０ビツトの次に直ちに従うデー
タ・ビツトを反転するのに使われる。従つて、４
個の０ビツトの各列は、伝送ライン２０に伝送さ
れた時、反転された５番目のビツトを常に従える
電源の故障や、端末装置のハードウエアの故障の
際に、Ｎ個の「ゼロ」ビツトの列で構成された警
告信号発生装置、即ちDAS装置２２からの警告
信号が、ライン２０上に伝送されるよう強制され
ることは注意を要する。既に述べたように、ビツ
ト列00001で形成された70個のビツトの列は、使
用不能な構成21，84，10，42を含むのに充分な数
である。従つて、DAS信号として識別されるためには、
Ｎ＝80の０ビツトの列が適当である。上述した実施例は、プロトコルBSCに向けら
れているけれども、本発明の原理は、他のプロト
コルにも適用出来ることは明らかである。数値ｎ
は異なつた数値（例えば３とか５）を用いてもよ
く、その場合、数値Ｎはより大きな値となる。ｎ
個の０ビツトの各繰返し列に続くビツトが反転さ
れた修正ビツト・ストリームは、DAS信号の０
ビツトと同じ数になるように形成されないよう
に、数値ｎを選択するということが唯１の条件で
ある。この簡単な条件が成立するのは、対応する
供給ビツト・ストリームは、データ伝送に使われ
ているデータ転送リンク・プロトコルに従つて、
使用不能にされているからである。データ伝送の分野で広く使われている他のデー
タ転送リンク・プロトコルは、HDLCプロトコ
ル、またはIBMのSDLCプロトコルである。この
場合においては、長い０ビツトの列を得ることが
可能であるのみならず、ストリーム内に繰返し
00001の長い列を得ることも可能である。従つて、
第１図に示された装置は、HDLCプロトコルには
使用することは出来ない。 HDLCの場合の問題の解決は、本発明の第２の
実施例を示す第２図を参照して説明する。第２図
の示した装置は、単独でも、または、第１図に示
した装置と組合せても使用することが出来るのは
注意を要する。例えば、15個のビツト010111111111010のよう
な特定のビツトの列は、HDLCプロトコルで使用
不能にされていることは知られている。従つて、
ライン２８からのデータ・ビツトは、ライン４０
に転送される前に、15段から成るシフトレジスタ
３０にロードされる。15個の０ビツトがレジスタ
３０にロードされるや否や、デコード回路３２
は、アンド回路３４への入力としてビツト１を発
生する。出力ライン４０に接続されたカウンタ３
６は、０ビツトがｎ個連続したときを検出し、そ
して、アンド回路３４の第２の入力に１ビツトを
与える。カウンタ３６のリセツト（図示せず）
は、ｎ個の０ビツトの計数によるか、または、最
初の１ビツトによるかの何れかで行われること
は、注意を要する。従つて、ｎ＋15個の０ビツト
の列がライン２８で受取られたとき、アンド回路
は、出力として１ビツトを与える。この１ビツト
は、シフトレジスタ３０に含まれている０ビツト
の代りに、レジスタ３８に含まれているビツト・
パターン010111111111010を、シフトレジスタ３
０にロードさせる。DASの０の数Ｎが90である
と仮定すると、数値ｎ＋14は、DASと間違われ
ないためには、90よりも小さくなければならな
い。従つて、例えば、ｎは75に選ぶことが出来
る。既に述べたように、第２図の装置は第１図の装
置と組合せて用いられることが出来る。この場
合、ライン２８で受取られたビツト・ストリーム
は、既に修正されたビツト・ストリームであり、
４個の０ビツトに続く夫々第５番目のビツトは、
第１図の装置（第２図においては破線で示されて
いる）で反転されている。若し、データ伝送が
BSCプロトコルの下で行われたとすれば、既に
説明したように、カウンタ３６により計数された
連続した０の数は、70よりも少ない。カウンタ３
６は、カウンタの計数値がｎ＝75に達する前に、
最初の１ビツトによつて、この特定のビツトの列
をシフトレジスタ３０にロードさせない。しか
し、データ伝送がHDLCプロトコルの下で行われ
たとすれば、長い０ビツトの列で構成されたビツ
ト・ストリームが、ライン２８で受取られるのを
可能とし、このビツト列は、第１図の装置でコー
ド化された00001の繰返しのビツト列のデータ・
ストリームである。カウンタ４６によつて、両方
の75個の「ゼロ」が計数され、そしてデコード回
路３２が15個の０ビツトの後続のビツト列をデコ
ードしたとき、特定のビツト列010111111111010
が、15個の「ゼロ」のビツト列の代りに、シフト
レジスタ３０にロードされる。従つて、第１図の
装置と組合せた第２図の装置は、BSCプロトコ
ルでも、HDLCプロトコルでも、何れのプロトコ
ルを用いてもデータ伝送を取り扱うことが出来
る。 BSCプロトコルの下で動作する本発明の受信
装置の実施例を第３図に示す。ライン４０で受取
つたデータ・ストリームは、オア回路４４を介し
てシフトレジスタ４２にロードされる。レジスタ
４２中に４個の０ビツトがロードされるや否や、
デコード回路４６は、オア回路４４及び排他的オ
ア回路４８への入力として用いられる１ビツトを
与える。従つて、この１ビツトはシフトレジスタ
４２中に４個の０ビツトの列をロードした後、シ
フトレジスタ４２にロードされ、これは、デコー
ド回路４６が、誤つて第５番目の０ビツトを考慮
するのを阻止する。排他的オア回路４８への１ビ
ツトの入力は、４個の０ビツトの列に続くビツト
を反転するのに使われる。従つて、ライン５０で
DTEに伝送されたデータ・ストリームは、いま
や、各第５番目のビツトが反転される前の第１図
のライン１０で受取られたデータ・ストリームで
ある。もし、ライン４０で受取つたデータ・スト
リームが、Ｎ個の０ビツト（この例ではＮは90で
ある）で構成されていれば、回路５２によつて警
告信号DASが検出されることは注意を要する。
この場合、ライン５０で送られたビツト・ストリ
ームは、勿論、データとして取り扱われない。送
信時でも、受信時の何れでも、ｎ個の０ビツトの
列の後のｎ＋１番目のビツトを反転するプロセス
は同じだから、第３図の装置は、第１図の装置と
同じであることは注意を要する。第４図は、データ伝送がHDLCプロトコルの下
で行われた場合の受信装置を説明する図である。
ライン６０から受取つたデータ・ビツトは、15段
で構成されたシフトレジスタ６２に先ずロードさ
れる。特定のビツト010111111111010がレジスタ
６２にロードされるや否や、デコード回路６４は
アンド回路６６への入力としてビツト１を発生す
る。レジスタ６２の出力７０に接続されたカウン
タ６８は、ライン７０にｎ個の（例えばｎ＝75）
連続した０ビツトが送られた時点を検出し、そし
てアンド回路６６の第２の入力に１ビツトを与え
る。従つて、アンド回路６６は、ｎ個の０ビツト
から成る列が、上記の特定のビツト列に続いた時
に１ビツトを発生し、その１ビツトは、レジスタ
７２に含まれている15個の０ビツトのビツト・パ
ターンを、ビツト列010111111111010の代りに、
シフトレジスタ６２にロードさせる。BSCプロ
トコルの場合に使われた装置とは対照的に、
HDLCに使われる受信装置は、送信装置に対して
可逆的であり、同じでないことは注意を要する。第４図に示したHDLCプロトコル用の装置は、
単独で使用することも、第３図のBSCプロトコ
ルの装置と組合せても使うことが出来る。前者の
場合、ライン７０のデータ・ストリームはDTE
に直接送られる。後者の場合、データ・ストリー
ムは、データ伝送がHDLCで行われた場合には、
上述したように先ず処理される。そうでなけれ
ば、データ・ストリームは、第３図のBSCプロ
トコルに用いられる装置だけによつて処理され
る。受信側においてBSC及びHDLCプロトコル
の両方で処理出来るこの組合せは、対応する組合
せが（第２図参照）送信側でも使われている場合
にだけ、使用することが出来る。本発明は、BSC及びHDLCプロトコルが、現
在のデータ伝送システムに広く使われているの
で、これらとの関連で説明してきた。従つて、送
信用として第２図に示し、または受信用として第
４図に示したようなBSC及びHDLCプロトコル
で処理することの出来る組合せを含む装置は、デ
ータ伝送システムの90％以上に用いることが出来
る。然しながら、本発明は、BSC及びHDLCプ
ロトコルへの適用だけでなく、特定のビツトの列
が或る他のプロトコルで使用不能にされており、
DASと間違われないような０ビツトの長い列を
コード化することのできるそのような他のプロト
コルにも適用することが出来る。本発明は、米国のデータフオン・デジタル・サ
ービス（DDS）のようなデジタル通信ネツトワ
ークの環境での利用を説明してきたが、アナログ
通信ネツトワークでも利用することが出来、両者
の相異は、データ・ビツト・ストリームがアナロ
グ通信ネツトワークを介して送信される前に変調
され、受信されたときに復調されることである。
また、DAS信号は、DDSでは使用しなければな
らない０ビツトではなく、１ビツトで構成するこ
とが出来る。このような変更その他の修正は、当
業者であれば本発明の技術範囲内で容易に行うこ
とが出来る。Ｆ発明の効果本発明の装置は、データ伝送システムに使われ
るデータ伝送リンクのプロトコルがどのような種
類であつても、システムに用いる警告信号が、デ
ータを表す信号と混同を生ずることなく、しかも
警告信号に最も高い優先順位を与えることが出来
る。

【図面の簡単な説明】

第１図はBSCプロトコルを用いたデータ伝送
システムの送信側における、本発明に従つた装置
のブロツク図、第２図はSDLCプロトコルを用い
たデータ伝送システムの送信側における、本発明
に従つた装置のブロツク図、第３図はBSCプロ
トコルを用いたデータ伝送システムの受信側にお
ける、本発明に従つた装置のブロツク図、第４図
はSDLCプロトコルを用いたデータ伝送システム
の受信側における、本発明に従つた装置のブロツ
ク図である。１４，３０……シフトレジスタ、１６，３２…
…デコーダ、２２……警告信号発生装置、３６…
…カウンタ、３８……レジスタ。

Claims

【特許請求の範囲】１データ・ネツトワークを介してデータ受信装
置に情報信号を伝送するデータ送信装置を有し、
上記情報信号は上記データ送信装置がデータ・モ
ードのときにはデータ・ビツトであり、上記デー
タ送信装置が警告モードのときにはＮ個の第１バ
イナリ状態の警告ビツトからなる列であるような
データ伝送システムにおいて、上記データ送信装置が、上記データ送信装置から上記データ・モード時
に伝送されるソース・データ・ビツト・ストリー
ム中にｎ個の第１バイナリ状態のビツトからなる
列があることを検出して検出信号を出力する検出
手段と、上記検出信号に基づいて上記ｎ個のビツトの列
に続く少なくとも１つのビツトのバイナリ状態を
修正して修正データ・ストリームを出力するビツ
ト修正手段とを有し、さらに、上記ｎの値は、上記Ｎ個の警告ビツトの列と混
同するおそれのあるＮ個の第１バイナリ状態のビ
ツトを上記修正データ・ストリームが構成しない
ように選定されることを特徴とするデータ伝送シ
ステム。２データ・ネツトワークを介してデータ送信装
置から情報信号を受信するデータ受信装置を有
し、上記情報信号は上記データ送信装置がデー
タ・モードのときにはデータ・ビツトであり、上
記データ送信装置が警告モードのときにはＮ個の
第１バイナリ状態の警告ビツトからなる列である
ようなデータ伝送システムにおいて、上記データ受信装置が、上記データ送信装置により受信されるデータ・
ビツト・ストリーム中に、ｎ個の第１バイナリ状
態のビツトからなる列があることを検出して検出
信号を出力する検出手段と、上記検出信号に基づいて上記ｎ個のビツトの列
に続く少なくとも１つのビツトのバイナリ状態を
修正して修正データ・ストリームを出力するビツ
ト修正手段とを有し、さらに、上記ｎの値は、上記Ｎ個の警告ビツトの列と混
同するおそれのあるＮ個の第１バイナリ状態のビ
ツトを上記修正データ・ストリームが構成しない
ように選定されることを特徴とするデータ伝送シ
ステム。