JPH0474432A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH0474432A
JPH0474432A JP2188449A JP18844990A JPH0474432A JP H0474432 A JPH0474432 A JP H0474432A JP 2188449 A JP2188449 A JP 2188449A JP 18844990 A JP18844990 A JP 18844990A JP H0474432 A JPH0474432 A JP H0474432A
Authority
JP
Japan
Prior art keywords
film
electrode pad
barrier metal
pad
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2188449A
Other languages
English (en)
Other versions
JP2563652B2 (ja
Inventor
Isao Baba
馬場　勲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2188449A priority Critical patent/JP2563652B2/ja
Priority to US07/731,482 priority patent/US5172212A/en
Publication of JPH0474432A publication Critical patent/JPH0474432A/ja
Application granted granted Critical
Publication of JP2563652B2 publication Critical patent/JP2563652B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01204—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using temporary auxiliary members, e.g. using sacrificial coatings or handle substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07555—Controlling the environment, e.g. atmosphere composition or temperature changes in materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5528—Intermetallic compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、半導体装置及びその製造方法、特にその電極
パッド部に関わる。
（従来の技術） 従来、ワイヤボンディングによってパッケージの配線と
接続される半導体装置の電極パッド部は第４図（ｄ）に
示すように構成されている。
この図において、４０１はシリコン（Ｓｉ　）基板上に
形成された酸化Ｍ　（Ｓ　１０２）　、４０２は電極パ
ッド、４０３はパッシベーション膜である。
電極パッド４０２は酸化膜４０１上に被着されており、
例えばＡＩ（アルミニウム）あるいはＡｌ−Ｓｉ合金膜
よりなっている。
パッシベーション膜は、例えばＰＳＧ （Ｐｈｏｓｐｈｏ−８Ｎｊｃａｔｅ　Ｇｌａｓｓ）によ
り構成され、ワイヤボンディングが行われる部分を除く
電極パソド４０２上及び酸化膜４０１の表面に被着され
ており、その表面保護が図られている。
このような構造は第４図（ａ）〜同図（ｄ）に示す手順
で形成される。
まず、酸化膜４０１上にＡ１あるいはＡｌ５ｊをスパッ
タ法にて約８０００への厚さて蒸着した後、写真蝕刻法
により第４図（ａ）に示すように電極バ・ンド４０１を
形成する。なお、その際には電極パッド４０１に繋がる
配線部も同時に形成される。
次に、酸化膜４０１及び電極パッド４０．２上にＣＶＤ
法等によってＰＳＧを約１００００人の厚さで堆積し、
第４図（ｂ）に示すようなパッシベーション膜４０４を
形成する。
そして、第４図（Ｃ）に示すようにパッシベーション膜
４０４上に厚さ約１．５μｍにフォトレジスト膜４０５
を塗布してパターニングを施し、これをマスクとしてバ
ッシベーンヨン膜４０４をエツチングする。これにより
、パッシベーション膜４０３は電極パッド４０２上のみ
に開口を有することとなり、この開口部では電極パッド
４０２が露出する。その後、フォトレジスト膜４０５を
除去することにより第４図（ｄ）に示すような状態とな
る。
ワイヤボンディングは、このような状態の素子の電極パ
ッド４０２の露出部に対して施される。
これにより配線処理後、樹脂封止が行われてパッケージ
が形成され、このパッケージによって電極パッド４０２
等の腐食防止が図られるようになっている。
しかしながら、プラスチック樹脂製のパッケージに素子
が収納される場合、パッドのＡＩがＣＩ（塩素）等のハ
ロゲンイオン、Ｎａ（ナトリウム）等のアルカリイオン
、５Ｏ４−等の酸性イオンと反応し、パッドコロ−ジョ
ン等の不良を起こすことが、プラスチックパッケージ等
の耐湿性試験にて判明している。
上記したように、コロ−ジョンの原因の一つにＣ１イオ
ンがあるか、このときの反応は次の通りである。
ＡＩ　　＋３Ｃ＋−→ＡＩ　　Ｃ１３＋３　ｅＡＩ　Ｃ
１Ｆ　＋３Ｈ２０−ＡＩ　　（ＯＨ）　３　十３ＨＣＩ
ＡＩ　　（ＯＨ）３　　＋Ｃ］−→ＡＩ　　（ＯＨ）２
　ＣＩ＋０Ｈ ＨＣＩ−４Ｈ“　＋Ｃｌ ０Ｈ−＋Ｈ“→Ｈ２０ ここで、ＡＩ　　（ＯＨ）２　Ｃｌは可溶性の塩である
ため、腐食が進行し、素子の不良や短命化を招くことと
なる。
また、通常、電極パッドの大きさは約１００μｍ口であ
るが、電極パッド数の増大やチップサイズの縮小のため
に、パッドサイズを小さくする傾向にあるが、パッドが
ＡＩ　　Ｓｊ　−Ｃｕ系合金の場合、パッドが小さくな
ることにより、ボンディングにおけるＡｕ（金）ワイヤ
での位置合せ面積か減り、ボンディング強度が落ち易く
なるという問題がある。
ソノ上、ＡＩ　−３ｔ　−Ｃｕ系の電極パッドの場合、
Ｃｕ等の析出、酸化等が、ボンディング部のＡｕボール
とパッド表面とのＡ　ｕ−Ａ１合金層生成を妨害するた
め、ボンディング強度の低下がより顕著に現れる。
そこで電極パッド用合金材料からＣｕを除けばその問題
が解決されると考えられる。しかし、Ｃｕを電極パッド
用合金材料に添加している理由は、Ａｌ配線のエレクト
ロマイグレーション対策であり、このＣｕは配線の微細
化、チップの消費電力増大対策上、必要不可欠のもので
ある。
したがって、Ｃｕを電極パッド用合金材料から除くこと
なく、二のＣｕ等の析出、酸化等に伴うボンディング強
度の低下を防止する対策が必要とされる。
（発明が解決しようとする課題） 上記したように従来の半導体装置においては、パッドの
ＡＩかＣＩ等のハロゲンイオン、Ｎａ等のアルカリイオ
ン、５０４−等の酸性イオンと反応し、パッドコロ−ジ
ョン等の不良を起こすという問題があるとともに、パッ
ドの小形化に伴ってＡｕワイヤでのボンディング位置合
せ面積が減り、ボンディング強度が落ち易くなるという
問題がある。
本発明は上記従来技術の有する問題点に鑑みてなされた
もので、その目的とするところは、電極パッドがパッド
コロ−ジョン等に繋がる化学反応を起こすことの防止化
か図られるとともに、Ａ１−５ｉ−Ｃｕ系の電極パッド
の場合、Ｃｕ等の析出、酸化等によるボンディング強度
の低下を防止することができる半導体装置を提供するこ
とにある。
〔発明の構成〕
（課題を解決するための手段） 請求項１記載の本発明の半導体装置はワイヤボンディン
グを行うための表面に障壁金属膜を被覆した電極パッド
を備えている。
請求項２記載の本発明の半導体装置の製造方法は、酸化
膜上に電極パッドを形成する工程と、上記酸化膜及び電
極パッド上に絶縁保護膜を堆積し、その上にレジスト膜
によるバターニングを施してこの絶縁保護膜を選択的に
除去することにより、この絶縁保護膜における上記電極
パッド上の部分を開口させる工程と、この電極パッド及
び上記レジスト膜上に障壁金属膜を堆積する工程と、上
記レジスト膜を剥離することにより上記障壁金属膜にお
ける上記レジスト膜上の部分を除去する工程とを含んで
いる。
（作　用） 本発明によれば、電極バットか障壁金属膜によって覆わ
れることによりＣＩ等のハロゲンイオン、Ｎａ等のアル
カリイオン、５０４−等の酸性イオンに触れることが阻
止されるため、パッドコロ−ジョン等の原因となるこれ
らイオンとＡ】との化学反応か防止される。
また、電極パッドの金属がＡＩ　−Ｓｔ　−Ｃｕ系の場
合でも、障壁金属膜によってそのＣｕの析出・酸化が阻
止されるため、これが原因のボンディング強度の低下を
防止することができる。
（実施例） 以下に本発明の実施例について図面を参照しつつ説明す
る。
まず第１図（ｅ）において、１０１はシリコン基板上に
形成された酸化膜（Ｓｉ　０２　）　、１０２は電極パ
ッド、１０３はパッシベーション膜である。
電極パッド１０２はパッシベーション膜１０３で覆われ
ていないその露出面が全域に亘って障壁金属Ｍ１０４で
覆われている。
この障壁金属膜１０４に使われる金属としては、耐腐食
性があり且つＡＩ　とＡｕとの反応を妨げないものか良
く、例えばＰｄ　　（パラジウム）、Ｐｔ（プラチナ）
、Ｔｌ（チタン）等が適する。
また、障壁金属膜１０４の厚さは、ボンディングの際に
、Ａｕボール材（ワイヤ）か容易に突抜けられる程度が
良く、例えば約５００Ａ程度とされる。
このような半導体装置は第１図（ａ）〜同図（ｅ）に示
すような工程により形成されるものであり、以下、この
製造方法について説明する。
まず、酸化膜１０１上にＡｌあるいはＡｌ５ｊを約８０
００人はどスパッタ法にて蒸着した後、写真蝕刻法によ
り第１図（ａ）に示すように電極パッド１０１を形成す
る。
次に、酸化膜１０１及び電極パッド１０２上にＣＤＶ法
等によってＰＳＧを約１００００人堆積し、第１図（ｂ
）に示すようなパッシベーション膜１０５を形成する。
そして、パッシヘーションＨ，１０５上に約１．５μｍ
はどのフォトレジスト膜１０６を塗布してこれをパター
ニングし、二のレジスト膜１０６をマスクとしてパッシ
ベーション膜１０５をエツチングし、その電極バッド１
０２上のみ開口させて第１図（Ｃ）に示すように電極パ
ッド１０２を露出させる。
その後、レジスト膜１０６を残したまま、例えばＰｄを
スパッタ法により約５００Ａ程着する。
このスパッタリングの際には、 Ｐｄが、第１図中、素子表面から見て略々垂直上方から
飛散してくるため、Ｐｄはその飛散方向に対して直角を
なす素子上の表面のみに蒸着する。
したかって、パッシベーション膜１０３及びフォトレジ
スト膜１０６における電極パッド１０４上の開口部内壁
面はＰｄの飛散方向と略々平行になっているため、Ｐｄ
はその壁面には堆積せず、電極パッド１０２の表面及び
レジスト膜１０６の表面のみに堆積する。その結果、第
１図（ｄ）に示すように金属膜１０４，１０７が形成さ
れる。
最後に、レジスト膜１０６を剥離することにより、レジ
スト膜１０６上の金属膜１０７を除去する。これにより
、第１図（ｅ）に示すように電極バッド１０２のみ障壁
金属膜１０４て覆われた素子か形成される。
ワイヤボンディングは、このような状態となった素子に
対し電極バッド１０２の障壁金属膜１０４で覆われてい
る部分に施される。
このボンディングにより、Ａｕボール材（ワイヤ）が障
壁金属膜１０４を突抜けてＡ１との合金層を作るべく反
応し、結果として第２図に示すような状態が得られる。
この図において、２０１はＡｕワイヤ、２０２はそのパ
ッド］０２と接合されたボール部分、２０３はボール部
分２０２の周囲に残された障壁金属膜である。ボール部
分２０２と電極バッド１０２との接触部にはＡ１とＡｕ
との合金層か形成され、確実に両者１０２，２０２は接
合し、電極パッド１０２表面におけるその接合部の周囲
は障壁金属膜２０３で覆われているためにその対腐食性
が確保される。
以下にこのような本実施例の半導体装置による効果につ
いて従来の問題点と対比しつつ詳細に説明する。
■　まず、従来のパッドではＡ１が露出しているために
、プラスチックパッケージ等の耐湿性試験にてＡ１のコ
ロ−ジョンが発生しパッド不良か起きていた。
本実施例では、このように腐食し易いＡ１面を障壁金属
膜で覆い、ＡＩの腐食を防いでいる。
このような本実施例と従来素子との比較試験を行ったと
ころ下表のような結果が得られた。なお、評価サンプル
としては２８ピンのＳＯＰを用い、評価方法はＰ　ＣＴ
　（Ｐｒｅｓｓｕｒｅ　Ｃｏｏｋｅｒ　Ｔｅ５ｔ）を採
用している。
二の表に示すように、障壁金属膜の無い従来の素子（Ｐ
ｄ膜無し）では２００時間を経過すると不良が出始め、
以降、不良か続出しており、寿命が来たものと推定でき
る。
これに対し、障壁金属膜の有る本実施例の素子（Ｐｄ膜
有り）では１００時間経過時に１つ不良が出ているが以
降は３００時間まで不良か出ておらず、この１００時間
経過時の不良発生は単発的なものと推定できる。そして
４００時間経過時に不良が出始め、以降５００時間経過
時には全てが不良となったため、このときが寿命と考え
られる。
よって、従来素子が２００時間で不良が出始めだのに対
し、本実施例の素子では４００時間で不良が出始め、寿
命が倍に延びており、Ｐｄ膜の効果か確認できる。
■　従来のポンディングパッド構造、つまりボンディン
グ部のパッドか露出している構造では、バンドのメタル
かＡＩ　−５ｉ−Ｃｕ系の場Ｑ、Ｃｕ等の析出・酸化等
かボンディングワイヤのボールとパッド表面とのＡｕ−
Ａｌ合金層を形成しにくくしており、これかボンディン
グ強度の低下を招いていた。このボンディング強度の低
下はバットが小さくなると顕著に現れる。
これに対し、本実施例のボンディング構造によれば、バ
ットの上に障壁金属膜を設けることにより、そのボンデ
ィング強度の低下を防いでいる。
第３図は従来素子・本実施例素子各々２５個の素子につ
いてボンディング部分の引張り強度を試験した結果を示
すヒストグラムで、同図（ａ）は従来の素子のもの、同
図（ｂ）は本実施例の素子のものである。このヒストグ
ラムの縦軸は引張り強度、横軸は素子の個数であって、
引張り強度に対する素子の個数として示したものである
。
まず、第３図（ａ）を見ると、最低値が９０グラム、最
高値が１２０グラムであり、主に１００グラム近辺に集
中し、平均値が１００．６グラム、標準偏差が８，０と
いう結果が出ている。
次に、第３図（ｂ）を見ると、最低値が１００グラム、
最高値が１２５グラムで、主に１２０グラム近辺に集中
し、平均値が１１８．５グラム、標準偏差が７．６と出
ている。
よって、平均値だけを見ても明らかに本実施例装置の方
が従来装置よりも引張り強度が強い、つまり強いボンデ
ィング強度を確保しており、標準偏差を見ると強度か高
い値で収まり、ボンディング強度に関してもＰｄ膜の効
果が確認できる。
〔発明の効果〕
以上説明したように本発明によれば、電極パッドが障壁
金属膜により０１等のハロゲンイオン、Ｎａ等のアルカ
リイオン、５０４−等の酸性イオンに触れることが阻止
されるため、パッドコロ−ジョン等の原因となるこれら
イオンとＡ１との化学反応が防止される。これにより、
電極パッドの腐食による短命化が防止される。
また、電極パッドの金属がＡＩ　−Ｓｉ　−Ｃｕ系の場
合でも、障壁金属膜によってそのＣｕの析出・酸化が阻
止されるため、これが原因のボンディング強度の低下を
防止することができる。よって、その分、ボンディング
強度を犠牲にすることなしに電極パッドの小型化を図る
ことができ、高集積化の一助となる。
【図面の簡単な説明】
第１図は本発明の一実施例に係る半導体装置の工程別断
面図、第２図はそのボンディング構造を示す断面図、第
３図は従来のボンディング構造を持つ素子及び第２図に
示す素子について引張り強度の試験を行った結果を示す
ヒストグラム、第４図は従来の半導体装置の工程別断面
図である。 １０１・・・シリコン基板上の酸化膜、１０２・・・電
極パッド、１０３・・・パッシベーション膜、１０４・
・・障壁金属膜。 惰２図 第１図 （ｂ） 第３図

Claims (1)

  1. 【特許請求の範囲】 １、ワイヤボンディングを行うための表面に障壁金属膜
    を被覆した電極パッドを備えた半導体装置。 ２、酸化膜上に電極パッドを形成する工程と、前記酸化
    膜及び電極パッド上に絶縁保護膜を堆積し、その上にレ
    ジスト膜によるパターニングを施して該絶縁保護膜を選
    択的に除去することにより、前記絶縁保護膜における前
    記電極パッド上の部分を開口させる工程と、前記電極パ
    ッド及び前記レジスト膜上に障壁金属膜を堆積する工程
    と、 前記レジスト膜を剥離することにより前記障壁金属膜に
    おける前記レジスト膜上の部分を除去する工程と、 を含む半導体装置の製造方法。
JP2188449A 1990-07-17 1990-07-17 半導体装置及びその製造方法 Expired - Fee Related JP2563652B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2188449A JP2563652B2 (ja) 1990-07-17 1990-07-17 半導体装置及びその製造方法
US07/731,482 US5172212A (en) 1990-07-17 1991-07-17 Semiconductor having an improved electrode pad

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2188449A JP2563652B2 (ja) 1990-07-17 1990-07-17 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0474432A true JPH0474432A (ja) 1992-03-09
JP2563652B2 JP2563652B2 (ja) 1996-12-11

Family

ID=16223891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2188449A Expired - Fee Related JP2563652B2 (ja) 1990-07-17 1990-07-17 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US5172212A (ja)
JP (1) JP2563652B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100233995B1 (ko) * 1996-12-11 1999-12-15 전주범 박막형 광로 조절장치 모듈의 제조 방법
KR100478483B1 (ko) * 2002-10-02 2005-03-28 동부아남반도체 주식회사 반도체 소자의 제조 방법
JP2013089630A (ja) * 2011-10-13 2013-05-13 Hitachi Chemical Co Ltd 半導体パッケージ及びその製造方法
WO2019008860A1 (ja) * 2017-07-07 2019-01-10 三菱電機株式会社 半導体装置、及び半導体装置の製造方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3383329B2 (ja) * 1992-08-27 2003-03-04 株式会社東芝 半導体装置の製造方法
US5567981A (en) * 1993-03-31 1996-10-22 Intel Corporation Bonding pad structure having an interposed rigid layer
US5414090A (en) * 1993-11-02 1995-05-09 Texaco Inc. Lubricant ashless antiwear-antioxidant additive
KR950019817A (ko) * 1993-12-17 1995-07-24 이헌조 액정모듈의 수분방지용 패드
TW318321B (ja) 1995-07-14 1997-10-21 Matsushita Electric Industrial Co Ltd
DE19548046C2 (de) * 1995-12-21 1998-01-15 Siemens Matsushita Components Verfahren zur Herstellung von für eine Flip-Chip-Montage geeigneten Kontakten von elektrischen Bauelementen
JP3504448B2 (ja) * 1996-10-17 2004-03-08 株式会社ルネサステクノロジ 半導体装置
JPH10233408A (ja) * 1997-02-21 1998-09-02 Nec Corp 金属接合構造及び半導体装置
JP3603296B2 (ja) * 1997-11-11 2004-12-22 ソニー株式会社 半導体装置の製造方法
TW426980B (en) * 1999-01-23 2001-03-21 Lucent Technologies Inc Wire bonding to copper
US6790757B1 (en) 1999-12-20 2004-09-14 Agere Systems Inc. Wire bonding method for copper interconnects in semiconductor devices
JP2001196413A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法
JP2001217242A (ja) * 2000-02-03 2001-08-10 Seiko Epson Corp 半導体装置およびその製造方法
JP3548082B2 (ja) * 2000-03-30 2004-07-28 三洋電機株式会社 半導体装置及びその製造方法
US6683383B2 (en) 2001-10-18 2004-01-27 Intel Corporation Wirebond structure and method to connect to a microelectronic die
JP2004014854A (ja) * 2002-06-07 2004-01-15 Shinko Electric Ind Co Ltd 半導体装置
US7192867B1 (en) * 2002-06-26 2007-03-20 Cypress Semiconductor Corporation Protection of low-k dielectric in a passivation level
JP4615189B2 (ja) * 2003-01-29 2011-01-19 シャープ株式会社 半導体装置およびインターポーザチップ
US7470997B2 (en) * 2003-07-23 2008-12-30 Megica Corporation Wirebond pad for semiconductor chip or wafer
US20060170114A1 (en) * 2005-01-31 2006-08-03 Chao-Yuan Su Novel method for copper wafer wire bonding
US7495335B2 (en) * 2005-05-16 2009-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of reducing process steps in metal line protective structure formation
US8421227B2 (en) 2006-06-28 2013-04-16 Megica Corporation Semiconductor chip structure
DE102006044691B4 (de) * 2006-09-22 2012-06-21 Infineon Technologies Ag Verfahren zum Herstellen einer Anschlussleitstruktur eines Bauelements
WO2008078268A1 (en) * 2006-12-27 2008-07-03 Nxp B.V. Semiconductor component with inertly encapsulated metal surface layers
US8193636B2 (en) 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
US7585754B2 (en) * 2008-01-10 2009-09-08 Winbond Electronics Corp. Method of forming bonding pad opening
US20100181675A1 (en) * 2009-01-16 2010-07-22 Infineon Technologies Ag Semiconductor package with wedge bonded chip
US10373930B2 (en) * 2012-08-10 2019-08-06 Cyntec Co., Ltd Package structure and the method to fabricate thereof
US8916463B2 (en) * 2012-09-06 2014-12-23 International Business Machines Corporation Wire bond splash containment
US9343422B2 (en) * 2014-03-31 2016-05-17 Freescale Semiconductor, Inc. Structure for aluminum pad metal under ball bond
KR102440119B1 (ko) 2017-08-10 2022-09-05 삼성전자주식회사 반도체 패키지 및 그 제조방법
US20250006671A1 (en) * 2023-06-30 2025-01-02 Intel Corporation Semiconductor layer with dry deposition layer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52143785A (en) * 1976-05-26 1977-11-30 Hitachi Ltd Semiconductor device
JPS54128280A (en) * 1978-03-29 1979-10-04 Hitachi Ltd Resin-sealed semiconductor device
JPS5787147A (en) * 1980-11-20 1982-05-31 Toshiba Corp Semiconductor device and manufacture thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4742023A (en) * 1986-08-28 1988-05-03 Fujitsu Limited Method for producing a semiconductor device
JPH0719841B2 (ja) * 1987-10-02 1995-03-06 株式会社東芝 半導体装置
JPH01215030A (ja) * 1988-02-24 1989-08-29 Hitachi Ltd 樹脂封止型半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52143785A (en) * 1976-05-26 1977-11-30 Hitachi Ltd Semiconductor device
JPS54128280A (en) * 1978-03-29 1979-10-04 Hitachi Ltd Resin-sealed semiconductor device
JPS5787147A (en) * 1980-11-20 1982-05-31 Toshiba Corp Semiconductor device and manufacture thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100233995B1 (ko) * 1996-12-11 1999-12-15 전주범 박막형 광로 조절장치 모듈의 제조 방법
KR100478483B1 (ko) * 2002-10-02 2005-03-28 동부아남반도체 주식회사 반도체 소자의 제조 방법
JP2013089630A (ja) * 2011-10-13 2013-05-13 Hitachi Chemical Co Ltd 半導体パッケージ及びその製造方法
WO2019008860A1 (ja) * 2017-07-07 2019-01-10 三菱電機株式会社 半導体装置、及び半導体装置の製造方法
JP6501044B1 (ja) * 2017-07-07 2019-04-17 三菱電機株式会社 半導体装置、及び半導体装置の製造方法

Also Published As

Publication number Publication date
US5172212A (en) 1992-12-15
JP2563652B2 (ja) 1996-12-11

Similar Documents

Publication Publication Date Title
JPH0474432A (ja) 半導体装置及びその製造方法
US7855103B2 (en) Wirebond structure and method to connect to a microelectronic die
US6927493B2 (en) Sealing and protecting integrated circuit bonding pads
US5587336A (en) Bump formation on yielded semiconductor dies
JP3949505B2 (ja) 接続端子及びその製造方法並びに半導体装置及びその製造方法
JPS62145758A (ja) パラジウムを用いる銅製ボンデイングパツドの酸化防止法
US20070246828A1 (en) Semiconductor device and method of manufacturing the same
US7244635B2 (en) Semiconductor device and method of manufacturing the same
JP2000183090A (ja) チップサイズパッケージ及びその製造方法
EP1577936A1 (en) Semiconductor sensor and plating method for semiconductor device
US7217656B2 (en) Structure and method for bond pads of copper-metallized integrated circuits
JP2784122B2 (ja) 半導体装置の製法
US20010013651A1 (en) Semiconductor device and manufacturing method therefor
JPS63249346A (ja) 集積回路チップにおけるパツドとその形成方法
JPS59210656A (ja) 半導体装置
JP3506686B2 (ja) 半導体装置の製造方法
JPH03190240A (ja) 半導体装置の製造方法
JPH07201909A (ja) 半導体装置
JPH01132139A (ja) 半導体装置のバンプ電極の形成方法
JPH01187949A (ja) 半導体装置の製造方法
JPH0684904A (ja) 半導体装置の製造方法
JPH03101139A (ja) 半導体素子の電極構造
JPS63272055A (ja) 半導体装置とその製造方法
JPS5982737A (ja) 半導体装置の電極部構造およびその製造方法
JP2003332341A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees