JPH03190240A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03190240A JPH03190240A JP1330463A JP33046389A JPH03190240A JP H03190240 A JPH03190240 A JP H03190240A JP 1330463 A JP1330463 A JP 1330463A JP 33046389 A JP33046389 A JP 33046389A JP H03190240 A JPH03190240 A JP H03190240A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pad
- contact
- resist
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
パッド上にバンプを形成する工程を含む半導体装置の製
造方法に関し。
造方法に関し。
レジスト残渣によるバンプとパッドの界面に腐食の生じ
ない簡易で高信頼度のパッドの形成方法を提供すること
を目的とし。
ない簡易で高信頼度のパッドの形成方法を提供すること
を目的とし。
半導体基板上に、導電膜からなるパッドを形成し、該パ
ッドを覆って該基板上に絶縁膜を被着し。
ッドを覆って該基板上に絶縁膜を被着し。
該パッド上の該絶縁膜に開口部を形成する工程と。
該開口部を覆って該基板上に導電膜からなるコンタクト
膜を被着する工程と、該コンタクト膜上の該開口部領域
にレジスト膜を形成し、該レジスト膜をエツチングマス
クにして該コンタクト膜をエツチング除去する工程と、
該レジスト膜を除去した後、該開口部領域に残った該コ
ンタクト膜上に導電膜を堆積して放膜からなるバンプを
形成する工程とを有するように構成する。
膜を被着する工程と、該コンタクト膜上の該開口部領域
にレジスト膜を形成し、該レジスト膜をエツチングマス
クにして該コンタクト膜をエツチング除去する工程と、
該レジスト膜を除去した後、該開口部領域に残った該コ
ンタクト膜上に導電膜を堆積して放膜からなるバンプを
形成する工程とを有するように構成する。
本発明はパッド上にバンプを形成する工程を含む半導体
装置の製造方法に関する。
装置の製造方法に関する。
本発明はＴＡＢ （Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂ
ｏｎｄｉｎｇ）技術等に利用されるワイヤレスボンディ
ング用半導体チップのボンディング端子としてのバンプ
（突起型金属電極）形成に適用できる。
ｏｎｄｉｎｇ）技術等に利用されるワイヤレスボンディ
ング用半導体チップのボンディング端子としてのバンプ
（突起型金属電極）形成に適用できる。
半導体装置は大規模化、高集積化が進み、それに伴いパ
ッケージは多ピン化の傾向にある。
ッケージは多ピン化の傾向にある。
しかし、多ピン化に対応して現在のワイヤボンディング
技術では限界があり、今やＴＡＢ技術が必須の状況にあ
る。
技術では限界があり、今やＴＡＢ技術が必須の状況にあ
る。
次に、従来技術による製造方法の一例を第２図を用いて
説明する。
説明する。
第２図（１）〜（４）は従来例によるバンプ形成を説明
する断面図である。
する断面図である。
第２図（１）において、化学気相成長（ＣＶＤ）法によ
り、珪素（Ｓｉ）基板ｌの上に、二酸化珪素（ＳｉＯ□
）膜等の絶縁膜２を被着し、続いてスパッタ法により。
り、珪素（Ｓｉ）基板ｌの上に、二酸化珪素（ＳｉＯ□
）膜等の絶縁膜２を被着し、続いてスパッタ法により。
純アルミニウム（ＡＩ）膜又はＳｉや銅（Ｃｕ）等を含
有するＡ１合金膜を被着し、この膜をパターニングして
パッド５を形成する。
有するＡ１合金膜を被着し、この膜をパターニングして
パッド５を形成する。
次に、 ＣＶＤ法により、基板上にカバー膜となる燐（
Ｐ）、硼素（Ｂ）等の不純物を含むＳｉＯ□膜又は純Ｓ
ｉＯ□膜３，４を被着し４通常のりソグラフィを用いて
パッド５上のこの膜を開口する。
Ｐ）、硼素（Ｂ）等の不純物を含むＳｉＯ□膜又は純Ｓ
ｉＯ□膜３，４を被着し４通常のりソグラフィを用いて
パッド５上のこの膜を開口する。
次に、スパッタ法により、基板上にＡＩ膜とコンタクト
が良好な膜として例えばチタン（Ｔｉ）膜６゜Ｔｉ膜と
コンタクトが良好な膜として例えばパラジウム（Ｐｄ）
膜７を順次被着する。
が良好な膜として例えばチタン（Ｔｉ）膜６゜Ｔｉ膜と
コンタクトが良好な膜として例えばパラジウム（Ｐｄ）
膜７を順次被着する。
第２図（２）において、リソグラフィを用いて、基板上
にパッド上の開口を持つレジスト膜９を形成する。
にパッド上の開口を持つレジスト膜９を形成する。
第２図（３）において、亜硫酸金液等の金（Ａｕ）を含
むメツキ液を用いて電解メツキにより、開口部にバンプ
８としてＡｕ膜を堆積する。
むメツキ液を用いて電解メツキにより、開口部にバンプ
８としてＡｕ膜を堆積する。
この際、 Ａｕは縦方向だけでなく、レジスト膜９を押
し広げて横方向にも成長するため、バンプ８の周囲に庇
（ひさし）を生ずる。
し広げて横方向にも成長するため、バンプ８の周囲に庇
（ひさし）を生ずる。
第２図（４）において、剥離液を用いてレジスト膜９を
除去する。
除去する。
以上の工程を経てバンプ８が形成される。
上記の従来工程により製造すると、第２図（４）に示さ
れるように、レジスト膜９がバンプ８の庇の下に残り、
このためにその後、 Ａｕバンプ８やＡＩパッド５やＰ
ｄ膜７に腐食が発生し、デバイスの信頼性の低下につな
がるといった問題があった。
れるように、レジスト膜９がバンプ８の庇の下に残り、
このためにその後、 Ａｕバンプ８やＡＩパッド５やＰ
ｄ膜７に腐食が発生し、デバイスの信頼性の低下につな
がるといった問題があった。
本発明はレジスト残渣によるバンプとパッドの界面に腐
食の生じない簡易で高信頼度のバンプの形成方法を提供
することを目的とする。
食の生じない簡易で高信頼度のバンプの形成方法を提供
することを目的とする。
上記課題の解決は、半導体基板上に導電膜からなるパッ
ドを形成し、該パッドを覆って該基板上に絶縁膜を被着
し、該パッド上の該絶縁膜に開口部を形成する工程と、
該開口部を覆って該基板上に導電膜からなるコンタクト
膜を被着する工程と。
ドを形成し、該パッドを覆って該基板上に絶縁膜を被着
し、該パッド上の該絶縁膜に開口部を形成する工程と、
該開口部を覆って該基板上に導電膜からなるコンタクト
膜を被着する工程と。
該コンタクト膜上の該開口部領域にレジスト膜を形成し
、該レジスト膜をエツチングマスクにして該コンタクト
膜をエツチング除去する工程と、該レジスト膜を除去し
た後、該開口部領域に残った該コンタクト膜上に導電膜
を堆積して放膜からなるバンプを形成する工程とを有す
る半導体装置の製造方法により達成される。
、該レジスト膜をエツチングマスクにして該コンタクト
膜をエツチング除去する工程と、該レジスト膜を除去し
た後、該開口部領域に残った該コンタクト膜上に導電膜
を堆積して放膜からなるバンプを形成する工程とを有す
る半導体装置の製造方法により達成される。
本発明はパッド上に金めつきをしてバンプを形成する際
にレジスト膜を使用しないようにして。
にレジスト膜を使用しないようにして。
即ち、金めつき前に、パッドを覆って全面被着されてい
るコンタクト層をパッド部分のみ残してパターニングし
、レジストの代わりに基板上に被着されている絶縁膜を
マスクにしてコンタクト層上に金めつきをすることによ
りレジスト残渣を発生させないようにしたものである。
るコンタクト層をパッド部分のみ残してパターニングし
、レジストの代わりに基板上に被着されている絶縁膜を
マスクにしてコンタクト層上に金めつきをすることによ
りレジスト残渣を発生させないようにしたものである。
第１図（１）〜（４）は本発明の一実施例によるバンプ
形成を説明する断面図である。
形成を説明する断面図である。
第１図（１）において、化学気相成長（ＣＶＤ）法によ
り、珪素（Ｓｉ）基板１の上に、絶縁膜２として厚さ１
００〜５００人の二酸化珪素（ＳｉＯ□）膜を被着し、
続いてスパッタ法により、厚さ０．１−１μｍのアルミ
ニウム（Ａｌ）膜又はＳｉや銅（Ｃｕ）等を含有するＡ
１合金膜を被着し、この膜をパターニングしてパッド５
を形成する。
り、珪素（Ｓｉ）基板１の上に、絶縁膜２として厚さ１
００〜５００人の二酸化珪素（ＳｉＯ□）膜を被着し、
続いてスパッタ法により、厚さ０．１−１μｍのアルミ
ニウム（Ａｌ）膜又はＳｉや銅（Ｃｕ）等を含有するＡ
１合金膜を被着し、この膜をパターニングしてパッド５
を形成する。
次に、 ＣＶＤ法により、基板上にカバー膜（絶縁膜）
３，４となる燐（Ｐ）、 硼素（Ｂ）等の不純物を含
むＳｉＯ□膜又は純ＳｉＯ□膜３，４を被着し１通常の
りソグラフィを用いてパッド５上のこの膜を開口する。
３，４となる燐（Ｐ）、 硼素（Ｂ）等の不純物を含
むＳｉＯ□膜又は純ＳｉＯ□膜３，４を被着し１通常の
りソグラフィを用いてパッド５上のこの膜を開口する。
ここで、カバー膜３の厚さは５０００〜１００００人。
カバー膜４の厚さは１０００〜２５００Ａである。
次に、スパッタ法により、基板上にコンタクト膜６．７
として、 Ａｌ膜とコンタクトが良好な膜として例えば
厚さ３０００人のチタン（Ｔｉ）膜６．Ｔｉ膜とコンタ
クトが良好な膜として例えば厚さ３０００人のパラジウ
ム（Ｐｄ）膜７を順次被着する。
として、 Ａｌ膜とコンタクトが良好な膜として例えば
厚さ３０００人のチタン（Ｔｉ）膜６．Ｔｉ膜とコンタ
クトが良好な膜として例えば厚さ３０００人のパラジウ
ム（Ｐｄ）膜７を順次被着する。
第１図（２）において、リソグラフィを用いてパッド上
の領域にレジスト膜９Ａを形成する。
の領域にレジスト膜９Ａを形成する。
第１図（３）において、レジスト膜９Ａをマスクにして
コンタクト膜６．７をエツチングし、パッド上のコンタ
クト膜６，７を残して、その他の部分を除去する。
コンタクト膜６．７をエツチングし、パッド上のコンタ
クト膜６，７を残して、その他の部分を除去する。
この際、 Ｐｄ膜７は塩酸と硝酸の混合液、Ｔｉ膜６は
弗酸液を用いてエツチングする。
弗酸液を用いてエツチングする。
次に、剥離液を用いて、レジスト膜９Ａを除去する。
第１図（４）において、亜硫酸金液等のＡｕを含むメツ
キ液を用いて電気メツキにより、開口部にバンプ８とし
て９例えば、厚さ２５μｍのＡｕ膜を堆積する。
キ液を用いて電気メツキにより、開口部にバンプ８とし
て９例えば、厚さ２５μｍのＡｕ膜を堆積する。
Ａｕメツキの条件は、 Ａｕの含有量がｌＯｇ／ｌの亜
硫酸金液にウェハの表面を浸漬して行う。
硫酸金液にウェハの表面を浸漬して行う。
この際、 Ａｕは縦方向だけでなく、横方向にも成長す
るが、バンプ８の周囲にレジスト残渣を生ずることはな
い。
るが、バンプ８の周囲にレジスト残渣を生ずることはな
い。
以上の工程を経てバンプ８が形成される。
次に、実施例の効果を示す具体例を示す。
実施例により形成した構造と、従来構造とでエレクトロ
マイグレーション等の信頼ドレイン評価を行ったところ
、従来構造では初期不良が多く見られた。又、長期間に
わたる評価も両者間の有意差は明確となっている。
マイグレーション等の信頼ドレイン評価を行ったところ
、従来構造では初期不良が多く見られた。又、長期間に
わたる評価も両者間の有意差は明確となっている。
以上説明したように本発明によれば、レジスト残渣によ
るバンプとパッドの界面に腐食の生じない簡易で高信頼
度のバンプの形成方法が得られ。
るバンプとパッドの界面に腐食の生じない簡易で高信頼
度のバンプの形成方法が得られ。
デバイスの信頼性を向上することができた。
図において。
ｌは半導体基板でＳｉ基板。
２は絶縁膜で５ｉ０２膜。
３．４はカバー膜（絶縁膜）で５ｉＯｚ膜。
又はＰ、 Ｂ等の不純物を含む５ｉｎ２膜。
５はパッドでＡｌ膜
又はＳｉやＣｕ等を含有するＡ１合金膜。
６はコンタクト膜でＴｉ膜。
７はコンタクト膜でＰｄ膜。
８はバンプでＡｕ膜。
９Ａはレジスト膜
第１図（１）〜（４）は本発明の一実施例によるバンプ
形成を説明する断面図。 第２図（１）〜（４）は従来例によるバンプ形成を説明
する断面図である。 芙赤例の断面図 従来ｆ１の断面図
形成を説明する断面図。 第２図（１）〜（４）は従来例によるバンプ形成を説明
する断面図である。 芙赤例の断面図 従来ｆ１の断面図
Claims (1)
- 【特許請求の範囲】 半導体基板上に導電膜からなるパッドを形成し、該パッ
ドを覆って該基板上に絶縁膜を被着し、該パッド上の該
絶縁膜に開口部を形成する工程と、該開口部を覆って該
基板上に導電膜からなるコンタクト膜を被着する工程と
、 該コンタクト膜上の該開口部領域にレジスト膜を形成し
、該レジスト膜をエッチングマスクにして該コンタクト
膜をエッチング除去する工程と、該レジスト膜を除去し
た後、該開口部領域に残った該コンタクト膜上に導電膜
を堆積して該膜からなるバンプを形成する工程とを有す
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1330463A JPH03190240A (ja) | 1989-12-20 | 1989-12-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1330463A JPH03190240A (ja) | 1989-12-20 | 1989-12-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03190240A true JPH03190240A (ja) | 1991-08-20 |
Family
ID=18232906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1330463A Pending JPH03190240A (ja) | 1989-12-20 | 1989-12-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03190240A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH065785A (ja) * | 1992-06-24 | 1994-01-14 | Nec Corp | スパイラルインダクタの製造方法 |
| US6251528B1 (en) | 1998-01-09 | 2001-06-26 | International Business Machines Corporation | Method to plate C4 to copper stud |
| JP2002020891A (ja) * | 2000-05-09 | 2002-01-23 | Internatl Business Mach Corp <Ibm> | 選択めっきプロセス |
-
1989
- 1989-12-20 JP JP1330463A patent/JPH03190240A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH065785A (ja) * | 1992-06-24 | 1994-01-14 | Nec Corp | スパイラルインダクタの製造方法 |
| US6251528B1 (en) | 1998-01-09 | 2001-06-26 | International Business Machines Corporation | Method to plate C4 to copper stud |
| US6297140B1 (en) | 1998-01-09 | 2001-10-02 | International Business Machines Corporation | Method to plate C4 to copper stud |
| USRE40983E1 (en) * | 1998-01-09 | 2009-11-17 | International Business Machines Corporation | Method to plate C4 to copper stud |
| JP2002020891A (ja) * | 2000-05-09 | 2002-01-23 | Internatl Business Mach Corp <Ibm> | 選択めっきプロセス |
| KR100466139B1 (ko) * | 2000-05-09 | 2005-01-13 | 인터내셔널 비지네스 머신즈 코포레이션 | 금속 구조물의 선택적인 전기 도금 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5130275A (en) | Post fabrication processing of semiconductor chips | |
| US5631499A (en) | Semiconductor device comprising fine bump electrode having small side etch portion and stable characteristics | |
| JP3398609B2 (ja) | 半導体装置 | |
| JP4564166B2 (ja) | ウエハ・パッシベーション層の形成方法 | |
| US20050073048A1 (en) | Sealing and protecting integrated circuit bonding pads | |
| JPS6149819B2 (ja) | ||
| JP2003324120A (ja) | 接続端子及びその製造方法並びに半導体装置及びその製造方法 | |
| JPS62145758A (ja) | パラジウムを用いる銅製ボンデイングパツドの酸化防止法 | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| JPS63122248A (ja) | 半導体装置の製造方法 | |
| JPH03190240A (ja) | 半導体装置の製造方法 | |
| JPH04217323A (ja) | 半導体装置用バンプ電極の製造方法 | |
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| JPS6112047A (ja) | 半導体装置の製造方法 | |
| JPH0697663B2 (ja) | 半導体素子の製造方法 | |
| JP2717835B2 (ja) | 半導体装置の製造方法 | |
| JP3308882B2 (ja) | 半導体装置の電極構造の製造方法 | |
| JPH01187949A (ja) | 半導体装置の製造方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JP3702480B2 (ja) | 電極パッドの形成方法 | |
| JPH1126466A (ja) | 半導体装置の製造方法 | |
| JPH08213401A (ja) | バンプ電極及びその製造方法 | |
| JPH0377327A (ja) | バンプ電極形半導体装置およびその製造方法 | |
| JPH03132036A (ja) | 半導体装置の製造方法 | |
| JPH03131036A (ja) | 半導体装置の製造方法 |