JPH0474732B2 - - Google Patents
Info
- Publication number
- JPH0474732B2 JPH0474732B2 JP10863783A JP10863783A JPH0474732B2 JP H0474732 B2 JPH0474732 B2 JP H0474732B2 JP 10863783 A JP10863783 A JP 10863783A JP 10863783 A JP10863783 A JP 10863783A JP H0474732 B2 JPH0474732 B2 JP H0474732B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- terminal
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
- G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
- G05F1/5735—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector with foldback current limiting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Emergency Protection Circuit Devices (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は定電圧電源回路における電流制限保護
回路に係り、特に過大電流の制限および負過端の
短絡を検出して通常の制限電流より数分の１に押
へ、制御トランジスタを保護することができる電
流制限保護回路に関するものである。
回路に係り、特に過大電流の制限および負過端の
短絡を検出して通常の制限電流より数分の１に押
へ、制御トランジスタを保護することができる電
流制限保護回路に関するものである。
従来のこの種の保護回路の一例を第１図に示し
説明すると、図において、１は電源が印加される
電源入力端子、３は第１の制御用PNPトランジ
スタ（以下、第１の制御トランジスタと呼称す
る）で、そのエミツタは電源入力端子１に接続さ
れ、コレクタは定電圧出力端子１９に接続され、
ベースは抵抗２を介してエミツタに接続されてい
る。６，７はベースおよびエミツタをそれぞれ共
通接続した第３，第４のPNPトランジスタで、
そのエミツタは第１の制御トランジスタ３のベー
スと抵抗２の接続点に接続され、トランジスタ６
のベースとコレクタは共通接続されてカレントミ
ラー回路を構成としている。８，９はエミツタを
共通接続し、その接続点をエミツタ抵抗１０を介
して接地したNPNトランジスタ（以下、誤差増
幅用トランジスタと呼称する）で、これらは誤差
増幅回路１１を構成している。そして、この誤差
増幅用トランジスタ８の、コレクタはトランジス
タ６のコレクタに接続され、ベースは基準電圧源
５に接続され、また誤差増幅用トランジスタ９
の、コレクタはトランジスタ７のコレクタに接続
され、ベースは出力端子１９と接地１８間に直列
接続された第１の抵抗１６と第２の抵抗１７の接
続点である出力電圧調整端子２０に接続されてい
る。
説明すると、図において、１は電源が印加される
電源入力端子、３は第１の制御用PNPトランジ
スタ（以下、第１の制御トランジスタと呼称す
る）で、そのエミツタは電源入力端子１に接続さ
れ、コレクタは定電圧出力端子１９に接続され、
ベースは抵抗２を介してエミツタに接続されてい
る。６，７はベースおよびエミツタをそれぞれ共
通接続した第３，第４のPNPトランジスタで、
そのエミツタは第１の制御トランジスタ３のベー
スと抵抗２の接続点に接続され、トランジスタ６
のベースとコレクタは共通接続されてカレントミ
ラー回路を構成としている。８，９はエミツタを
共通接続し、その接続点をエミツタ抵抗１０を介
して接地したNPNトランジスタ（以下、誤差増
幅用トランジスタと呼称する）で、これらは誤差
増幅回路１１を構成している。そして、この誤差
増幅用トランジスタ８の、コレクタはトランジス
タ６のコレクタに接続され、ベースは基準電圧源
５に接続され、また誤差増幅用トランジスタ９
の、コレクタはトランジスタ７のコレクタに接続
され、ベースは出力端子１９と接地１８間に直列
接続された第１の抵抗１６と第２の抵抗１７の接
続点である出力電圧調整端子２０に接続されてい
る。
１２，１３はダーリントン接続された第２の制
御用NPNトランジスタ（以下、第２の制御トラ
ンジスタと呼称する）で、その共通接続されたコ
レクタは第１の制御トランジスタ３のベースと抵
抗２の接続点に接続され、ベースはトランジスタ
７のコレクタに接続され、エミツタは電流検出抵
抗１４を介して接地されている。１５は電流制限
検出用のNPNトランジスタ（以下、電流制限検
出トランジスタと呼称する）で、そのコレクタは
第２の制御トランジスタ１２のベースに接続さ
れ、ベースおよびエミツタは上記電流検出抵抗１
４の両端に接続されている。２１は負荷端である
定電圧出力端子１９と接地間に挿入された負荷で
ある。
御用NPNトランジスタ（以下、第２の制御トラ
ンジスタと呼称する）で、その共通接続されたコ
レクタは第１の制御トランジスタ３のベースと抵
抗２の接続点に接続され、ベースはトランジスタ
７のコレクタに接続され、エミツタは電流検出抵
抗１４を介して接地されている。１５は電流制限
検出用のNPNトランジスタ（以下、電流制限検
出トランジスタと呼称する）で、そのコレクタは
第２の制御トランジスタ１２のベースに接続さ
れ、ベースおよびエミツタは上記電流検出抵抗１
４の両端に接続されている。２１は負荷端である
定電圧出力端子１９と接地間に挿入された負荷で
ある。
このように構成された回路の動作は一般によく
知られているので、その詳細な説明は省略する
が、電流制限検出トランジスタ１５のベース・エ
ミツタ間に電流検出抵抗１４を接続することによ
り、この電流検出抵抗１４に流れる電流によつて
発生した電圧で電流制限検出トランジスタ１５を
オンさせ、第２の制御トランジスタ１２，１３へ
流れる電流を押え、ある設定値以上の電流が流れ
ないように電流制限保護をかけている。
知られているので、その詳細な説明は省略する
が、電流制限検出トランジスタ１５のベース・エ
ミツタ間に電流検出抵抗１４を接続することによ
り、この電流検出抵抗１４に流れる電流によつて
発生した電圧で電流制限検出トランジスタ１５を
オンさせ、第２の制御トランジスタ１２，１３へ
流れる電流を押え、ある設定値以上の電流が流れ
ないように電流制限保護をかけている。
しかしながら、このような電流制限保護回路に
おいては、電流制限は可能であるが、負荷端（出
力端子１９と接地１８間）短絡のような異常な状
態でも同じ電流制限レベルとなり、第１の制御ト
ランジスタ３のコレクタには、その制限の設定値
の電流の電流増幅率hFE倍の電流が流れることに
なり、非常に大きな電力が印加され、破壊すると
いう欠点があつた。
おいては、電流制限は可能であるが、負荷端（出
力端子１９と接地１８間）短絡のような異常な状
態でも同じ電流制限レベルとなり、第１の制御ト
ランジスタ３のコレクタには、その制限の設定値
の電流の電流増幅率hFE倍の電流が流れることに
なり、非常に大きな電力が印加され、破壊すると
いう欠点があつた。
本発明は以上の点に鑑み、このような問題を解
決すると共にかかる欠点を除去すべくなされたも
ので、その目的は部品点数を増加することなく、
電流制限を負荷端短絡という異常な状態に対して
通常の電流制限値の数分の１のレベルに下げ、制
御トランジスタを保護することができる電流制限
保護回路を提供することにある。
決すると共にかかる欠点を除去すべくなされたも
ので、その目的は部品点数を増加することなく、
電流制限を負荷端短絡という異常な状態に対して
通常の電流制限値の数分の１のレベルに下げ、制
御トランジスタを保護することができる電流制限
保護回路を提供することにある。
このような目的を達成するため、本発明は電流
制限検出トランジスタをPNP型として、そのベ
ースを出力電圧調整端子に接続し、コレクタを誤
差増幅回路の誤差増幅用トランジスタのエミツタ
抵抗に接続し、エミツタを第２の制御トランジス
タのエミツタと電流検出抵抗の接続点に接続する
ようにしたものである。
制限検出トランジスタをPNP型として、そのベ
ースを出力電圧調整端子に接続し、コレクタを誤
差増幅回路の誤差増幅用トランジスタのエミツタ
抵抗に接続し、エミツタを第２の制御トランジス
タのエミツタと電流検出抵抗の接続点に接続する
ようにしたものである。
以下、図面に基づき本発明の実施例を詳細に説
明する。
明する。
第２図は本発明による電流制限保護回路の一実
施例を示す回路図である。
施例を示す回路図である。
この第２図において第１図と同一符号のものは
相当部分を示し、２２は電流制限検出用PNPト
ランジスタ（以下、電流制限検出トランジスタと
呼称する）で、そのベースは出力電圧調整端子２
０に接続され、コレクタは誤差増幅回路１１の誤
差増幅用トランジスタ８，９のエミツタ抵抗１０
に接続され、エミツタは第２の制御トランジスタ
１３のエミツタと接地間に接続された電流検出抵
抗１４の接続点に接続されている。
相当部分を示し、２２は電流制限検出用PNPト
ランジスタ（以下、電流制限検出トランジスタと
呼称する）で、そのベースは出力電圧調整端子２
０に接続され、コレクタは誤差増幅回路１１の誤
差増幅用トランジスタ８，９のエミツタ抵抗１０
に接続され、エミツタは第２の制御トランジスタ
１３のエミツタと接地間に接続された電流検出抵
抗１４の接続点に接続されている。
つぎにこの第２図に示す実施例の動作を説明す
る。
る。
いま、基準電圧源５の電圧Vrを1.2V，第２の
制御トランジスタ１３の電流制限値ILnaxを
100mAとすると、電流検出抵抗１４の値は、電
流制限検出トランジスタ２２がオンするに必要な
ベース・エミツタ電圧がエミツタに発生すればよ
いので、誤差増幅用トランジスタ８，９のベー
ス・エミツタ電圧が等しいとし、電流制限検出ト
ランジスタ２２のオンするベース・エミツタ電圧
VBEを0.5Vとすると、 Vr＋VBE／ILnax＝1.2V＋500mV／100mA＝17Ω となる。
制御トランジスタ１３の電流制限値ILnaxを
100mAとすると、電流検出抵抗１４の値は、電
流制限検出トランジスタ２２がオンするに必要な
ベース・エミツタ電圧がエミツタに発生すればよ
いので、誤差増幅用トランジスタ８，９のベー
ス・エミツタ電圧が等しいとし、電流制限検出ト
ランジスタ２２のオンするベース・エミツタ電圧
VBEを0.5Vとすると、 Vr＋VBE／ILnax＝1.2V＋500mV／100mA＝17Ω となる。
この電流検出抵抗１４の値17Ωにより、過大電
流が防止され、100mAで電流制限検出トランジ
スタ２２がオンし、コレクタ電流が誤差増幅用ト
ランジスタ８，９のエミツタ抵抗１０に流れ、こ
の誤差増幅用トランジスタ８，９のエミツタ電位
を持ち上げ、同トランジスタのコレクタ電流を絞
り、第２制御トランジスタ１２，１３へ流れ込む
電流を押え、同トランジスタに流れる電流を
100mAで保持する。
流が防止され、100mAで電流制限検出トランジ
スタ２２がオンし、コレクタ電流が誤差増幅用ト
ランジスタ８，９のエミツタ抵抗１０に流れ、こ
の誤差増幅用トランジスタ８，９のエミツタ電位
を持ち上げ、同トランジスタのコレクタ電流を絞
り、第２制御トランジスタ１２，１３へ流れ込む
電流を押え、同トランジスタに流れる電流を
100mAで保持する。
また、負荷端が短絡された場合には、出力電圧
調整端子２０がほぼ接地電位（アース電位）に下
がるので、電流制限検出トランジスタ２２のベー
ス電位も下がることになり、この電流制限検出ト
ランジスタ２２はオンとなり、そのコレクタ電流
が誤差増幅用トランジスタ８，９のエミツタ抵抗
１０に流れ、この誤差増幅用トランジスタ８のエ
ミツタ電位を上げ電流を絞つていく。このとき、
電流制限検出トランジスタ２２のコレクタ・エミ
ツタ間電圧VCEが動作に必要な電圧としてVCE＝
0.15Vとし、誤差増幅用トランジスタ８のベー
ス・エミツタ電圧を電流が絞られたときVBE(8)＝
0.6Vとすると、 ｛Vr−VBE(8)＋VCE｝／17Ω ＝1.2V−0.6V＋0.15V／17Ω＝44mA と約1/2に負荷端短絡時に電流制限レベルを下げ
ることができる。
調整端子２０がほぼ接地電位（アース電位）に下
がるので、電流制限検出トランジスタ２２のベー
ス電位も下がることになり、この電流制限検出ト
ランジスタ２２はオンとなり、そのコレクタ電流
が誤差増幅用トランジスタ８，９のエミツタ抵抗
１０に流れ、この誤差増幅用トランジスタ８のエ
ミツタ電位を上げ電流を絞つていく。このとき、
電流制限検出トランジスタ２２のコレクタ・エミ
ツタ間電圧VCEが動作に必要な電圧としてVCE＝
0.15Vとし、誤差増幅用トランジスタ８のベー
ス・エミツタ電圧を電流が絞られたときVBE(8)＝
0.6Vとすると、 ｛Vr−VBE(8)＋VCE｝／17Ω ＝1.2V−0.6V＋0.15V／17Ω＝44mA と約1/2に負荷端短絡時に電流制限レベルを下げ
ることができる。
このように、通常の過大電流制限値の100mA
の1/2程度に押えられるので、制御トランジスタ
３のコレクタ電流も第１図に示す従来の方式のも
のに比して押えられるという利点がある。
の1/2程度に押えられるので、制御トランジスタ
３のコレクタ電流も第１図に示す従来の方式のも
のに比して押えられるという利点がある。
なお、電流制限検出トランジスタ２２のエミツ
タを第２の制御トランジスタ１３のベースへ接続
することにより、さらに、電流制限レベルを下げ
ることもできる。
タを第２の制御トランジスタ１３のベースへ接続
することにより、さらに、電流制限レベルを下げ
ることもできる。
また、上記実施例においては、電流制限検出ト
ランジスタ２２のコレクタを誤差増幅用トランジ
スタ８，９のエミツタに接続した場合を示した
が、本発明はこれに限定されるものではなく、こ
の誤差増幅用トランジスタ８，９のエミツタに接
続したエミツタ抵抗１０を分割し、その分割点へ
電流制限検出トランジスタ２２のコレクタを接続
しとも同等の利点が得られる。
ランジスタ２２のコレクタを誤差増幅用トランジ
スタ８，９のエミツタに接続した場合を示した
が、本発明はこれに限定されるものではなく、こ
の誤差増幅用トランジスタ８，９のエミツタに接
続したエミツタ抵抗１０を分割し、その分割点へ
電流制限検出トランジスタ２２のコレクタを接続
しとも同等の利点が得られる。
以上説明したように、本発明によれば、複雑な
手段を用いることなく、電流制限検出トランジス
タのベースを出力電圧調整端子に、コレクタを誤
差増幅用トランジスタのエミツタまたはエミツタ
抵抗に、エミツタを電流検出抵抗または第２の制
御用トランンジスタのベースへそれぞれ接続する
という接続変更のみで部品点数を増やさない簡単
な回路構成によつて、電流制限を負荷端短絡とい
う異常な状態に対して、通常の電流制限値の数分
の１のレベルに下げることができ、これに伴つて
制御トランジスタを保護することができるので、
実用上の効果は極めて大である。また、構成の簡
素化にともなつて電流制限保護回路を安価に提供
することができるという点において極めて有効で
ある。
手段を用いることなく、電流制限検出トランジス
タのベースを出力電圧調整端子に、コレクタを誤
差増幅用トランジスタのエミツタまたはエミツタ
抵抗に、エミツタを電流検出抵抗または第２の制
御用トランンジスタのベースへそれぞれ接続する
という接続変更のみで部品点数を増やさない簡単
な回路構成によつて、電流制限を負荷端短絡とい
う異常な状態に対して、通常の電流制限値の数分
の１のレベルに下げることができ、これに伴つて
制御トランジスタを保護することができるので、
実用上の効果は極めて大である。また、構成の簡
素化にともなつて電流制限保護回路を安価に提供
することができるという点において極めて有効で
ある。
第１図は従来の電流制限保護回路の一例を示す
回路図、第２図は本発明による電流制限保護回路
の一実施例を示す回路図である。 １……電源入力端子、３……第１の制御用
PNPトランジスタ、５……基準電圧源、６……
第３のトランジスタ、７……第４のトランジス
タ、８，９……誤差増幅用トランジスタ、１０…
…エミツタ抵抗、１１……誤差増幅回路、１２，
１３……第２の制御用NPNトランジスタ、１４
……電流検出抵抗、１６……第１の抵抗、１７…
…第２の抵抗、１８……接地、１９……定電圧出
力端子、２０……出力電圧調整端子、２１……負
荷、２２……電流制限検出用PNPトランジスタ。
回路図、第２図は本発明による電流制限保護回路
の一実施例を示す回路図である。 １……電源入力端子、３……第１の制御用
PNPトランジスタ、５……基準電圧源、６……
第３のトランジスタ、７……第４のトランジス
タ、８，９……誤差増幅用トランジスタ、１０…
…エミツタ抵抗、１１……誤差増幅回路、１２，
１３……第２の制御用NPNトランジスタ、１４
……電流検出抵抗、１６……第１の抵抗、１７…
…第２の抵抗、１８……接地、１９……定電圧出
力端子、２０……出力電圧調整端子、２１……負
荷、２２……電流制限検出用PNPトランジスタ。
Claims (1)
- １ 電源入力端子と定電圧出力端子との間にエミ
ツタ・コレクタを直列に接続した第１の制御トラ
ンジスタと、第３のトランジスタのベースとコレ
クタを第４のトラジスタのベースに接続したカレ
ントミラー回路と、一方の入力を基準電圧源に、
他方の入力を定電圧出力端子と接地間に直列接続
された第１の抵抗と第２の抵抗の接続点である出
力電圧調整端子にそれぞれ接続された差動増幅器
と、その差動増幅器にバイアス電流を供給するた
めの抵抗とで構成される誤差増幅器を有し、この
誤差増幅器の出力となる前記カレントミラー回路
の出力端子より次段の増幅器として用いる第２の
制御トランジスタのベース端子に電流を駆動し、
この第２の制御トランジスタのコレクタ端子を前
記第１の制御トランジスタのベース端子に接続し
て、そのベース端子を制御することにより電源入
力端子へ加えられる入力電圧を一定に保持して定
電圧出力端子へ出力するようにした定電圧電源回
路において、ベースを前記出力電圧調整端子に、
コレクタを前記差動増幅器のバイアス用抵抗の電
流吸引側に、エミツタを前記第２の制御トランジ
スタのエミツタにそれぞれ接続した電流制限検出
用トランジスタと、さらに前記第２の制御トラン
ジスタのエミツタと接地間に接続した電流検出抵
抗を備えたことを特徴とする電流制限保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10863783A JPS60522A (ja) | 1983-06-15 | 1983-06-15 | 電流制限保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10863783A JPS60522A (ja) | 1983-06-15 | 1983-06-15 | 電流制限保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60522A JPS60522A (ja) | 1985-01-05 |
| JPH0474732B2 true JPH0474732B2 (ja) | 1992-11-27 |
Family
ID=14489838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10863783A Granted JPS60522A (ja) | 1983-06-15 | 1983-06-15 | 電流制限保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60522A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3706331B2 (ja) | 2001-11-06 | 2005-10-12 | 大和製衡株式会社 | 粉粒体用の容積式フィーダ及び粉粒体組合せ秤 |
-
1983
- 1983-06-15 JP JP10863783A patent/JPS60522A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60522A (ja) | 1985-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0474731B2 (ja) | ||
| JP2542623B2 (ja) | カレントミラ−回路 | |
| GB2030808A (en) | Protecting transistors | |
| US4330757A (en) | Semiconductor power amplification circuit | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JPH07212156A (ja) | リミッタ回路 | |
| JPH0474732B2 (ja) | ||
| US4227227A (en) | Protective circuit for a power amplifier | |
| JPH0474730B2 (ja) | ||
| JPH0158684B2 (ja) | ||
| JP2604497B2 (ja) | 複数出力電源回路 | |
| JPH0145766B2 (ja) | ||
| JPH0831972B2 (ja) | ガンマ補正回路 | |
| JPH0643951A (ja) | 電流制限回路 | |
| JPS6145625Y2 (ja) | ||
| JP3270304B2 (ja) | ホールバイアス回路 | |
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| US6259297B1 (en) | Protection circuit for power transistor | |
| JP2647725B2 (ja) | 電圧比較器 | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP2604403Y2 (ja) | 電流制限トランジスタ回路 | |
| JPS6119537Y2 (ja) | ||
| JPS6167310A (ja) | Ａｇｃ増幅回路 | |
| JPH021608Y2 (ja) |