JPH0474949B2 - - Google Patents
Info
- Publication number
- JPH0474949B2 JPH0474949B2 JP58035658A JP3565883A JPH0474949B2 JP H0474949 B2 JPH0474949 B2 JP H0474949B2 JP 58035658 A JP58035658 A JP 58035658A JP 3565883 A JP3565883 A JP 3565883A JP H0474949 B2 JPH0474949 B2 JP H0474949B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- signal
- phase difference
- feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 54
- 238000006243 chemical reaction Methods 0.000 claims description 21
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 230000010355 oscillation Effects 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- NCGICGYLBXGBGN-UHFFFAOYSA-N 3-morpholin-4-yl-1-oxa-3-azonia-2-azanidacyclopent-3-en-5-imine;hydrochloride Chemical compound Cl.[N-]1OC(=N)C=[N+]1N1CCOCC1 NCGICGYLBXGBGN-UHFFFAOYSA-N 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000010587 phase diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Direct Current Feeding And Distribution (AREA)
- Rectifiers (AREA)
- Power Conversion In General (AREA)
- Protection Of Static Devices (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、直流送電等に使用される電力変換装
置の位相連続比較形同期信号検出回路に関する。
置の位相連続比較形同期信号検出回路に関する。
第１図は直流送電システムの構成を示すブロツ
ク線図である。１−１は送電側三相交流母線、１
−２は受電側三相交流母線であり、この母線１−
１，１−２間には平滑リアクトル３−１，３−２
を接続した直流線路２が配設さている。また交流
母線１−１，１−２と直流線路２との間には、そ
れぞれ変換器用圧器４−１，４−２及び電力変換
装置５−１，５−２が設けられる。各電力変換装
置５−１，５−２は直並列接続されたサイリスタ
素子で構成され、一方の順変換装置５−１は交流
を直流に、他方の逆変換装置５−２は直流を交流
にそれぞれ電力変換する。そしてこの変換装置５
−１，５−２の導通角を制御するために、計器用
変圧器６−１，６−２、同期信号検出回路７−
１，７−２及び位相制御回路８−１，８−２がそ
れぞれ設けられている。そして各同期信号検出回
路７−１，７−２では計器用変換器６−１，６−
２から得られる交流同期信号に追従して該同期信
号を検出して各位相制御回路８−１，８−２に与
える。するとこの位相制御回路８−１，８−２で
は、前記同期信号を基準信号として、図示されて
いない他の制御回路からの制御信号により点弧パ
ルスを発生し、各変換装置５−１，５−２間のサ
イリスタ等へ与える。これにより、例えば、順変
換装置５−１では送電側交流母線１−１から与え
られる三相交流を直流に変換する際に定電流制御
を行ない直流線路２に供給する。一方、受電側の
逆変換装置５−２では直流線路２を介して送られ
てきた直流を三相交流に変換する際に定電圧制御
を行ない受電側交流母線１−２に与える。
ク線図である。１−１は送電側三相交流母線、１
−２は受電側三相交流母線であり、この母線１−
１，１−２間には平滑リアクトル３−１，３−２
を接続した直流線路２が配設さている。また交流
母線１−１，１−２と直流線路２との間には、そ
れぞれ変換器用圧器４−１，４−２及び電力変換
装置５−１，５−２が設けられる。各電力変換装
置５−１，５−２は直並列接続されたサイリスタ
素子で構成され、一方の順変換装置５−１は交流
を直流に、他方の逆変換装置５−２は直流を交流
にそれぞれ電力変換する。そしてこの変換装置５
−１，５−２の導通角を制御するために、計器用
変圧器６−１，６−２、同期信号検出回路７−
１，７−２及び位相制御回路８−１，８−２がそ
れぞれ設けられている。そして各同期信号検出回
路７−１，７−２では計器用変換器６−１，６−
２から得られる交流同期信号に追従して該同期信
号を検出して各位相制御回路８−１，８−２に与
える。するとこの位相制御回路８−１，８−２で
は、前記同期信号を基準信号として、図示されて
いない他の制御回路からの制御信号により点弧パ
ルスを発生し、各変換装置５−１，５−２間のサ
イリスタ等へ与える。これにより、例えば、順変
換装置５−１では送電側交流母線１−１から与え
られる三相交流を直流に変換する際に定電流制御
を行ない直流線路２に供給する。一方、受電側の
逆変換装置５−２では直流線路２を介して送られ
てきた直流を三相交流に変換する際に定電圧制御
を行ない受電側交流母線１−２に与える。
このような直流送電システムにおける前記同期
信号検出回路７−１，７−２として、従来各種の
回路方式が採用されているが、近年デイジタル技
術の進歩により位相連続比較形の同期信号検出回
路が採用されるに至つた。
信号検出回路７−１，７−２として、従来各種の
回路方式が採用されているが、近年デイジタル技
術の進歩により位相連続比較形の同期信号検出回
路が採用されるに至つた。
第２図は、従来の位相連続比較形同期信号検出
回路７−１，７−２の構成を示すブロツク線図で
ある。図において、１０は３層交流同期信号を直
交する２相に変換する３相−２相変換回路であ
り、この３相−２相変換回路１０の出力信号は位
相差検出演算回路１１に与えられる。該位相差検
出演算回路１１は、３相−２相変換回路１０の出
力信号と、フイードバツク信号を発生する正弦波
発生回路１２及び余弦波発生回路１３の出力信号
とを入力して位相差を求め、ループフイルタ１４
を介して電圧制御発振器１５に与える。電圧制御
発振器１５はループフイルタ１４の出力信号によ
り制御されて所定周波数のパルス信号を出力し、
カウンタ１６に与える。すると該カウンタ１６は
前記パルス信号を計数して同期信号を出力し、位
相制御回路８−１，８−２と前記正弦波発生回路
１２及び余弦波発生回路１３に与える。
回路７−１，７−２の構成を示すブロツク線図で
ある。図において、１０は３層交流同期信号を直
交する２相に変換する３相−２相変換回路であ
り、この３相−２相変換回路１０の出力信号は位
相差検出演算回路１１に与えられる。該位相差検
出演算回路１１は、３相−２相変換回路１０の出
力信号と、フイードバツク信号を発生する正弦波
発生回路１２及び余弦波発生回路１３の出力信号
とを入力して位相差を求め、ループフイルタ１４
を介して電圧制御発振器１５に与える。電圧制御
発振器１５はループフイルタ１４の出力信号によ
り制御されて所定周波数のパルス信号を出力し、
カウンタ１６に与える。すると該カウンタ１６は
前記パルス信号を計数して同期信号を出力し、位
相制御回路８−１，８−２と前記正弦波発生回路
１２及び余弦波発生回路１３に与える。
次に、このように構成される同期信号検出回路
７−１，７−２の動作について説明する。いま、
３相−２相変換回路１０の出力電圧の瞬時値を
V1d、V1g、その振幅（最大値）をT1、位相をθ1
とし、カウンタ１６を介して得られるフイードバ
ツク信号である正弦波発生回路１２の出力をVfg、
余弦波発生回路１３の出力をVfdとし、検出位相
をθとすれば、次式が成り立つ。
７−１，７−２の動作について説明する。いま、
３相−２相変換回路１０の出力電圧の瞬時値を
V1d、V1g、その振幅（最大値）をT1、位相をθ1
とし、カウンタ１６を介して得られるフイードバ
ツク信号である正弦波発生回路１２の出力をVfg、
余弦波発生回路１３の出力をVfdとし、検出位相
をθとすれば、次式が成り立つ。
V1d＝V1・cosθ1 ……(1)
V1g＝V1・sinθ1 ……(2)
Vfd＝cosθ ……(3)
Vfg＝sinθ ……(4)
従つて、位相差△θ＝θ1−θは、位相差検出演
算回路１１により次式の演算を行なうことにより
求められる。
算回路１１により次式の演算を行なうことにより
求められる。
△θ＝sin-1Vfd・V1g−Vfg・V1d／V1 ……(5)
但し、最大値（すなわち絶対値）V1は次式の
ようになる。
ようになる。
V1＝1d 2＋1g 2 ……(6)
このように位相差検出演算回路１１により求め
られた位相差△θは、ループフイルタ１４により
誤差増幅され、その出力信号により電圧制御発振
器１５が制御され、カウンタ１６を介して該位相
差△θが零になるようフイードバツク制御され
る。
られた位相差△θは、ループフイルタ１４により
誤差増幅され、その出力信号により電圧制御発振
器１５が制御され、カウンタ１６を介して該位相
差△θが零になるようフイードバツク制御され
る。
しかしながら、上記位相連続比較形の同期信号
検出回路７−１，７−２にあつては、例えば、第
１図に示す交流母線１−１の電圧が落雷等により
大幅に低下すると、第２図中の３相−２相変換回
路１０の入力信号である３相の交流同期信号Ｒ，
Ｓ，Ｔが大幅に低下するので、該同期信号検出回
路７−１，７−２が同期はずれを引き起こし、そ
の結果保護操作ができないという不具合があつ
た。
検出回路７−１，７−２にあつては、例えば、第
１図に示す交流母線１−１の電圧が落雷等により
大幅に低下すると、第２図中の３相−２相変換回
路１０の入力信号である３相の交流同期信号Ｒ，
Ｓ，Ｔが大幅に低下するので、該同期信号検出回
路７−１，７−２が同期はずれを引き起こし、そ
の結果保護操作ができないという不具合があつ
た。
この不具合を除去する手段として、ループフイ
ルタ１４のゲインを小さくする等の方法が考えら
れる。すなわち、この方法は、同期はずれを引き
起しにくいようにする方法であるが、この方法を
採用すると、一旦同期はずれが引き起されると再
度同期がとれるまでに長時間かかるというう不具
合が生ずる。このことは、従来の同期信号検出回
路に比較して位相連続比較形の同期信号検出回路
の利点、すなわち位相を常に比較してループフイ
ルタ１４の比例定数を大きくし、フイードバツク
系のゲインを大きくすることにより高速に同期信
号の検出を行なうことができるという利点を失な
うことになるので、好ましくない。
ルタ１４のゲインを小さくする等の方法が考えら
れる。すなわち、この方法は、同期はずれを引き
起しにくいようにする方法であるが、この方法を
採用すると、一旦同期はずれが引き起されると再
度同期がとれるまでに長時間かかるというう不具
合が生ずる。このことは、従来の同期信号検出回
路に比較して位相連続比較形の同期信号検出回路
の利点、すなわち位相を常に比較してループフイ
ルタ１４の比例定数を大きくし、フイードバツク
系のゲインを大きくすることにより高速に同期信
号の検出を行なうことができるという利点を失な
うことになるので、好ましくない。
本発明は、以上のような従来技術の欠点に鑑み
てなされたもので、三相交流電圧が大幅に低下し
ても同期はずれが起らず、しかも同期信号の検出
を高速に行なえる電力変換装置の位相連続比較形
同期信号検出回路を提供することを目的とする。
てなされたもので、三相交流電圧が大幅に低下し
ても同期はずれが起らず、しかも同期信号の検出
を高速に行なえる電力変換装置の位相連続比較形
同期信号検出回路を提供することを目的とする。
この目的を達成するために、本発明では、三相
交流信号が所定値以下に低下した場合には、３相
−２相変換回路の出力信号の代わりに、フイード
バツク正弦波発生回路及びフイードバツク余弦波
発生回路の出力信号を位相差検出演算回路へ与え
るようにしている。
交流信号が所定値以下に低下した場合には、３相
−２相変換回路の出力信号の代わりに、フイード
バツク正弦波発生回路及びフイードバツク余弦波
発生回路の出力信号を位相差検出演算回路へ与え
るようにしている。
以下、添付図面を参照しつつ本発明の実施例を
説明する。
説明する。
第３図はこの実施例に係る位相連続比較形同期
信号検出回路の構成を示すブロツク線図であり、
前記第２図と同一要素は同一符号が付されてい
る。そしてこの同期信号検出回路が第２図の回路
と異なる点は、レベル検出回路２０とこの検出回
路２０により切換えられる切換スイツチ２１，２
２を設けた点にある。
信号検出回路の構成を示すブロツク線図であり、
前記第２図と同一要素は同一符号が付されてい
る。そしてこの同期信号検出回路が第２図の回路
と異なる点は、レベル検出回路２０とこの検出回
路２０により切換えられる切換スイツチ２１，２
２を設けた点にある。
そしてレベル検出回路２０は、３相交流同期信
号Ｒ，Ｓ，Ｔの電圧が所定値以下に低下したこと
を検出するもので、該レベル検出回路２０の出力
信号は、通常はレベル“０”であるが、３相交流
同期信号Ｒ，Ｓ，Ｔが所定値以下に電圧低下する
とレベル“１”となり、該出力信号を各切換スイ
ツチ２１，２２に与える。切換スイツチ２１，２
２はスイツチングトランジスタ等で構成され、前
記レベル検出回路２０の出力信号に基づいて切換
えられるもので、３相−２相変換回路１０と位相
差検出演算回路１１との間に設けられている。そ
して各切換スイツチ２１，２２はレベル検出回路
２０の出力信号がレベル“０”のときは、３相・
２相変換回路１０の出力信号を位相差検出演算回
路１１へ与え、一方、レベル検出回路２０の出力
信号がレベル“１”のときは、切換えられてフイ
ードバツク正弦波発生回路１２及びフイードバツ
ク余弦波発生回路１３の出力信号を位相差検出演
算回路１１へ与える。
号Ｒ，Ｓ，Ｔの電圧が所定値以下に低下したこと
を検出するもので、該レベル検出回路２０の出力
信号は、通常はレベル“０”であるが、３相交流
同期信号Ｒ，Ｓ，Ｔが所定値以下に電圧低下する
とレベル“１”となり、該出力信号を各切換スイ
ツチ２１，２２に与える。切換スイツチ２１，２
２はスイツチングトランジスタ等で構成され、前
記レベル検出回路２０の出力信号に基づいて切換
えられるもので、３相−２相変換回路１０と位相
差検出演算回路１１との間に設けられている。そ
して各切換スイツチ２１，２２はレベル検出回路
２０の出力信号がレベル“０”のときは、３相・
２相変換回路１０の出力信号を位相差検出演算回
路１１へ与え、一方、レベル検出回路２０の出力
信号がレベル“１”のときは、切換えられてフイ
ードバツク正弦波発生回路１２及びフイードバツ
ク余弦波発生回路１３の出力信号を位相差検出演
算回路１１へ与える。
次に、このように構成される位相連続比較形同
期信号検出回路の動作について説明する。
期信号検出回路の動作について説明する。
さて、３相−２相変換回路１０の入力信号であ
る３相交流同期信号Ｒ，Ｓ，Ｔが、正常な値また
は所定値まで低下しない場合には、レベル検出回
路２０の出力信号が“０”レベルであるため、各
切換スイツチ２１，２２は３相−２相変換回路１
０の出力信号を選択して位相差検出演算回路１１
へ与える。従つてこの状態では、従来の位相連続
比較同期信号検出回路の動作と同様の動作、すな
わち位相差検出演算回路１１で位相差△θが求め
られ該位相差△θがループフイルタ１４、電圧制
御発振器１５、カウンタ６、正弦波発生回路１２
及び余弦波発生回路１３を介して零になるように
フイードバツク制御され、３相交流同期信号Ｒ，
Ｓ，Ｔに追従してその検出が行なわれる。
る３相交流同期信号Ｒ，Ｓ，Ｔが、正常な値また
は所定値まで低下しない場合には、レベル検出回
路２０の出力信号が“０”レベルであるため、各
切換スイツチ２１，２２は３相−２相変換回路１
０の出力信号を選択して位相差検出演算回路１１
へ与える。従つてこの状態では、従来の位相連続
比較同期信号検出回路の動作と同様の動作、すな
わち位相差検出演算回路１１で位相差△θが求め
られ該位相差△θがループフイルタ１４、電圧制
御発振器１５、カウンタ６、正弦波発生回路１２
及び余弦波発生回路１３を介して零になるように
フイードバツク制御され、３相交流同期信号Ｒ，
Ｓ，Ｔに追従してその検出が行なわれる。
ここで、３相の交流同期信号Ｒ，Ｓ，Ｔが落雷
等により大幅に低下した場合を考える。この状態
のままで放置しておくと、前述したごとく位相連
続比較形同期信号検出回路は同期はずれを引き起
す。しかしながら、第３図に示すようにループフ
イルタ１４が設けられているため、３相の交流同
期信号が大幅に低下した時点で、すぐに位相連続
比較形同期信号検出回路が同期はずれを引き起す
ことはない。すなわち、仮に３相交流同期信号
Ｒ，Ｓ，Ｔが零となつても、ある時間はフイード
バツク正弦波発生回路１２及びフイードバツク余
弦波発生回路１３が出力信号を発生している。そ
こでレベル検出回路２０によつて３相の交流同期
信号の大幅な低下を検出し、この検出信号に基づ
いて切換スイツチ２１，２２を切換え、フイード
バツク正弦波発生回路１２及び余弦波発生回路１
３の出力信号を位相差検出演算回路１１へ与える
ようにすれば、安定な動作を続け、同期はずれを
引き起こすことがない。
等により大幅に低下した場合を考える。この状態
のままで放置しておくと、前述したごとく位相連
続比較形同期信号検出回路は同期はずれを引き起
す。しかしながら、第３図に示すようにループフ
イルタ１４が設けられているため、３相の交流同
期信号が大幅に低下した時点で、すぐに位相連続
比較形同期信号検出回路が同期はずれを引き起す
ことはない。すなわち、仮に３相交流同期信号
Ｒ，Ｓ，Ｔが零となつても、ある時間はフイード
バツク正弦波発生回路１２及びフイードバツク余
弦波発生回路１３が出力信号を発生している。そ
こでレベル検出回路２０によつて３相の交流同期
信号の大幅な低下を検出し、この検出信号に基づ
いて切換スイツチ２１，２２を切換え、フイード
バツク正弦波発生回路１２及び余弦波発生回路１
３の出力信号を位相差検出演算回路１１へ与える
ようにすれば、安定な動作を続け、同期はずれを
引き起こすことがない。
なお、上記実施例において、レベル検出回路２
０はアナログ信号を出力するように構成し、この
出力信号に基づいて切換スイツチ２１，２２を切
換えるようにしても、上記実施例と同様の作用・
効果を奏する。
０はアナログ信号を出力するように構成し、この
出力信号に基づいて切換スイツチ２１，２２を切
換えるようにしても、上記実施例と同様の作用・
効果を奏する。
以上述べたように、本発明によれば、従来の位
相連続比較形同期信号検出回路に、レベル検出回
路と切換スイツチを付加し、３相の交流同期信号
が所定値以下に低下したときにこれをレベル検出
回路で検出し、この検出信号に基づいて３相−２
相交流回路の出力信号を切換えフイードバツク正
弦波発生回路及びフイードバツク余弦波発生回路
の出力信号を位相差検出演算回路１１へ与えるよ
うにしたので、交流電圧低下時にも同期はずれが
起らず、かつ高速に同期がかるという従来の位相
連続比較形同期信号検出回路の利点をも失うこと
がない、簡易的確な同期信号検出回路を提供でき
る。
相連続比較形同期信号検出回路に、レベル検出回
路と切換スイツチを付加し、３相の交流同期信号
が所定値以下に低下したときにこれをレベル検出
回路で検出し、この検出信号に基づいて３相−２
相交流回路の出力信号を切換えフイードバツク正
弦波発生回路及びフイードバツク余弦波発生回路
の出力信号を位相差検出演算回路１１へ与えるよ
うにしたので、交流電圧低下時にも同期はずれが
起らず、かつ高速に同期がかるという従来の位相
連続比較形同期信号検出回路の利点をも失うこと
がない、簡易的確な同期信号検出回路を提供でき
る。
第１図は直流送電システムの説明図、第２図は
第１図中に設けられた従来の位相連続比較形同期
信号検出回路のブロツク線図、第３図は本発明の
実施例に係る位相連続比較形同期信号検出回路の
ブロツク線図である。 １−１，１−２……交流母線、２……直流線
路、５−１，５−２……電力変換装置、６−１，
６−２……計器用変圧器、７−１，７−２……同
期信号検出回路、８−１，８−２……位相制御回
路、１０……３相−２相変換回路、１１……位相
差検出演算回路、１２……正弦波発生回路、１３
……余弦波発生回路、１４……ループフイルタ、
１５……電圧制御発振器、１６……カウンタ、２
０……レベル検出回路、２１，２２……切換スイ
ツチ、３−１，３−２……平滑りアクトル、４−
１，４−２……変換器用変圧器。
第１図中に設けられた従来の位相連続比較形同期
信号検出回路のブロツク線図、第３図は本発明の
実施例に係る位相連続比較形同期信号検出回路の
ブロツク線図である。 １−１，１−２……交流母線、２……直流線
路、５−１，５−２……電力変換装置、６−１，
６−２……計器用変圧器、７−１，７−２……同
期信号検出回路、８−１，８−２……位相制御回
路、１０……３相−２相変換回路、１１……位相
差検出演算回路、１２……正弦波発生回路、１３
……余弦波発生回路、１４……ループフイルタ、
１５……電圧制御発振器、１６……カウンタ、２
０……レベル検出回路、２１，２２……切換スイ
ツチ、３−１，３−２……平滑りアクトル、４−
１，４−２……変換器用変圧器。
Claims (1)
- 【特許請求の範囲】 １ ３相の交流同期信号を直交する２相に変換す
る３相−２相変換回路と、３相−２相変換回路の
出力信号とフイードバツク正弦波発生回路及びフ
イードバツク余弦波発生回路の出力信号とに基づ
いて位相差を求める位相差検出演算回路と、位相
差検出演算回路からループフイルタを介して入力
される位相差信号により発振制御されて同期信号
を出力する電圧制御発振器とを具備した位相連続
比較形同期信号検出回路において、 前記３相の交流同期信号が所定値以下に低下し
たことを検出するレベル検出回路と、このレベル
検出回路の検出信号に基づいて前記３相−２相変
換回路の出力信号をしゃ断して前記フイードバツ
ク正弦波発生回路及びフイードバツク余弦波発生
回路の出力信号を前記位相差検出演算回路へ与え
る切換スイツチとを具備したことを特徴とする位
相連続比較形同期信号検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58035658A JPS59162767A (ja) | 1983-03-04 | 1983-03-04 | 位相連続比較形同期信号検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58035658A JPS59162767A (ja) | 1983-03-04 | 1983-03-04 | 位相連続比較形同期信号検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59162767A JPS59162767A (ja) | 1984-09-13 |
| JPH0474949B2 true JPH0474949B2 (ja) | 1992-11-27 |
Family
ID=12447967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58035658A Granted JPS59162767A (ja) | 1983-03-04 | 1983-03-04 | 位相連続比較形同期信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59162767A (ja) |
-
1983
- 1983-03-04 JP JP58035658A patent/JPS59162767A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59162767A (ja) | 1984-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DK172570B1 (da) | Vekselretter og fremgangsmåde til måling af vekselretterens fasestrømme | |
| US5257180A (en) | Controlling system for parallel operation of AC output inverters with restrained cross currents | |
| JP2760666B2 (ja) | Ｐｗｍコンバ―タの制御方法及び装置 | |
| US4399395A (en) | Line-to-line voltage reconstruction for synchronizing thyristor power converter | |
| KR920010407B1 (ko) | 3상변환장치 | |
| EP0397932B1 (en) | Control device for active filter | |
| KR900007696B1 (ko) | 교류전동기의 구동장치 | |
| US5065304A (en) | Controller for AC power converter | |
| JPH11127542A (ja) | インバータの単独運転検出方法およびその装置並びにパワーコンディショナ | |
| JP2507387B2 (ja) | 電力変換装置 | |
| JP2708648B2 (ja) | 並列運転制御装置 | |
| JPH0474949B2 (ja) | ||
| EP0353715B1 (en) | Frequency changer | |
| JPH0998581A (ja) | インバータ装置 | |
| JP2674402B2 (ja) | 交流出力変換器の並列運転制御装置 | |
| JP3167534B2 (ja) | 無停電電源装置 | |
| KR930010644B1 (ko) | 인버터 전류제어장치 | |
| JP2781602B2 (ja) | 電力変換器の制御装置及びそのシステム | |
| WO2001003490A3 (en) | Apparatus for increasing the voltage utilization of three-phase pwm rectifier systems with connection between output center point and artificial mains star point | |
| JPH01107663A (ja) | インバータの弁の消弧角決定方法および装置 | |
| JP3505626B2 (ja) | 電力変換装置と電力変換器の制御装置 | |
| JPS58105315A (ja) | Ｐｗｍ制御変換器の制御装置 | |
| CN110492527B (zh) | 一种级联h桥孤岛运行下的分层功率控制方法 | |
| SU1697183A1 (ru) | Компенсатор реактивного тока трехфазной нагрузки | |
| JPS6333384B2 (ja) |