JPH0475140A - 記号処理及び数値処理を並列的に行う情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、記号処理と数値処理を並列的に行う情報処理
装置に関し、特にファジィ情報処理システムに適用して
好適なものである。

〔従来の技術〕

従来、コンピュータアーキテクチャは、数値処理に重点
を置いて設計されていた。汎用ＣＰＵと数値演算プロセ
ッサとの組合せにより情報処理を行うコンピュータシス
テムが一般的である。また、記号処理を行う装置として
は、Ｌ　Ｉ　Ｓ　Ｐ　（ｌｉｓｔρｒｏｃｅｓｓｏｒ　
）マシーンが知られている。

〔発明が解決しようとする課題〕

近年のファジ情報処理や人工知能などのより高度な知識
情報処理への応用には、数値処理と記号処理の両方が要
求されるので、上述のようなコンピュータシステムでは
、効率的な処理は望めない。

本発明はこの問題にかんがみ、数値処理と記号処理との
両方を効率的に行うことのできる情報処理装置（コンピ
ュータアーキテクチャ）を提供することを目的とする。

〔課題を解決するための手段〕

本発明の記号処理と数値処理とを並列的に行う情報処理
装置は、オブジェクト間のメツセージ伝達に基づいてイ
ンタープリティブに記号処理を行う記号処理部と、上記
インタープリティブな記号処理に伴う数値演算を上記記
号処理と並列に実行する数値演算部とを具備し、上記記
号処理部は、上記数値演算部に対し逐次的な演算命令流
を動的に生成することを特徴とする。

〔作用〕

知識ベースを備えたエキスパートシステムにおいて、あ
いまいさを含むファジィ情報を扱う場合、記号処理に伴
ってファジィ情報処理のための数値演算（ファジィ集合
演算等）が不可欠となる。上述の構成によると、オブジ
ェクト指向の記号処理によりファジィ集合記述が容易と
なり、また記号処理によって逐次的に生成される命令流
が専用の数値演算部で並列処理されるので、高速処理が
可能となる。

〔実施例〕

以下、本発明を、ファジィ知識情報処理に適したコンピ
ュータアーキテクチャに適用した一実施例に基づいて説
明する。

人間の言語が有しているあいまいさを表現する手段とし
てファジィ理論が注目されている。ファジィ理論は、主
に制御分野における応用によって有効性が実証されてき
たが、本来は分野に依存しない基本的概念である。今後
は、人間の持つあいまいな知識の表現手段として、知識
工学的な手法と結びついた、より広範なファジィ情報処
理の発展が期待される。

ファジィ情報処理を支援するシステムに求められる条件
には次の２つがある。

（１）ファジィ集合の処理と記号処理とを統一的に行え
ること。

（２）ファジィ集合の表現と演算を容易且つ高速に行え
ること。

現在までにも「ファジィコンピュータ」と名付けられた
システムは存在したが、このような条件を満たすもので
はなかった。ハードウェアによるものは、制御用のファ
ジィ推論の高速な実行を目的としたものであり、−船釣
な数値演算、記号処理などの処理をサポートしていない
。また、ソフトウェアによるファジィ集合処理システム
などの例もあるが、充分な汎用性と高速性を兼ね備えた
ものは見られない。

上に示した２つの条件を満たすために、ファジィ知的情
報処理に適した言語と、これを高速に実行するためのハ
ードウェアとを説明する。

まず、ファジィコンピュータのシステム記述言語である
オブジェクト指向言語ＭｏＮｏ　（以下、単にｒＭｏＮ
ｏ」と称する。）の概要について述べる。そして、Ｍｏ
Ｎｏを高速処理するためのハードウェアの基本構成を示
し、数値演算の高速化のための機能分散命令法方式演算
部について述べる。

オブジェクト　　舌伍Ｍ。Ｎｏの オブジェクト指向のモデルを導入することにより、以下
のような特徴が得られる。

（１）ファジィ集合のデータ型としての表現ファジィ集
合を構造化されたデータと捉え、これをオブジェクトと
して表現することにより、ファジィ集合記述の簡潔化が
図れる。

（２）知識表現の単位としてのオブジェクトとフレーム
等の類似性 オブジェクトは、フレームや意味ネットワークなどの知
識表現の単位の表現に適している。

（３）プログラム開発の容易性 オブジェクト指向の考え方に基づくことによって、ソフ
トウェアのモジュラ化の容易性、再利用性が向上し、生
産性の向上が期待できる。

更に、メタオブジェクトの概念を導入することにより、
ファジィ知的情報処理で要求される以下のような機能を
実現する。

（１）全体集合の性質に依存したファジィ集合の表現 （２）ファジィ集合演算における無限の演算方式の実現 ＭｏＮｏにおいて、オブジェクトは「内部状態を持ち、
メツセージにより活発化される実体Ｊ、メタオブジェク
トは「オブジェクトの振舞いを記述するオブジェクト」
である。メタオブジェクトとオブジェクトの関係は、ク
ラスとインスタンスの関係に似ているが、メタオブジェ
クトの指定はオブジェクトの側から行う。そのため、オ
ブジェクトの自立性が高まるとともに、１つのオブジェ
クトが多様な機能を持つことが可能となっている。

ＭｏＮｏにおけるプログラムの基本はメツセージパシン
グにより記述される。オブジェクトは、レセプタ（ｒｅ
ｃｅρｔｏｒ）を持っており、メツセージを受けると、
レセプタ中のバタンと送られたメツセージとをメタオブ
ジェクトにより震合し、マツチしたレセプタのアクショ
ンが実行される。

メツセージによって起動されるべきアクションは、レシ
ーバオブジェクトの状態などにより変化するので、実行
時まで決定できない。従って、実行はインクリメンタル
コンパイル方式により、対話的に行われる。

バー　ウェアアーキークチ　の ファジィコンピュータ上のプログラムはＭｏＮ０により
記述されるため、次に示すＭｏＮｏの処理をハードウェ
ア化することにより、ファジィ情報処理の高速処理が期
待できる。

（１）ファジィ集合演算処理 （２）ファジィ関係やファジィ積分等の数値演算処理 （３）メツセージ伝達処理 （４）オブジェクトの生成やガーベジ・コレクシボンに
伴うメモリ管理処理 （１）（２）は数値処理であり、（３）（４）は記号処
理である。

上記の（１）（２）の要求に対しては、ファジィ集合演
算で最も特徴的な処理を高速処理するファジィ集合処理
演算器と、通常の数値演算処理 て、これらを並列に動作させることにより満足すること
ができる。

複数個の演算器を並列に動作させるには、ＶＬＩ　Ｗ　
（Ｖｅｒｙ　Ｌｏｎｇ　Ｉｎ５ｔｒｕｃｔｉｏｎ　Ｗｏ
ｒｄ）方式をとることが考えられる。ＶＬ　ＩＷ方式で
は、コンパイラによる静的なプログラム解析により、バ
ス、メモリ構成を含む演算器構成に最適なコードを生成
する。しかし、ＭｏＮｏでは、以下に述べるような、メ
ツセージ伝達により計算が行われるため、コンパイラに
よる静的な解析が困難である。つまり、インタプリタに
よる動的処理が行われる。

メツセージ伝達による計算モデルでは、オブジェクトは
メツセージを受は取ると、そのメツセージに対応した、
メツセージ伝達や、数値やファジィ集合のようなデータ
に対する演算命令などのアクションを実行する。

二のように、各演算器に対する命令が、実行時に動的に
生成されるもとで、各演算器を効率良く並列に動作させ
、ファジィ情報処理を高速処理する方式として、以下の
ようなアーキテクチャを検討する。

（１）オブジェクト管理：ＭｏＮｏを解放しくオブジェ
クトの生成処理、メツセージ通信処理など）、各演算器
に対する逐次的な演算命令流を動的に発生する。

（２）機能分散命令漬方式−動的に発生された命令流を
、各演算器毎の機能分散命令流に分散し、演算器間で同
期をとりなから並列処理する。

（３）高機能演算命令：演算命令を、メモリーメモリ演
算モデルの３オペランドの高機能演算命令とすることに
より、Ｍ　ｏ　Ｎ　ｏの解釈時に演算器構成を考える必
要をなくし、演算命令の発生を容易にする。

（４）同期処理：演算器間の同期処理と、バスのアービ
トレーションは、全てハードウェアでサポートすること
により、機能分散命令流を高速に処理する。

（５）メモリアーキテクチャ二数値データを保持するメ
モリは、複数のバンクに分割し、複数の演算器が異なる
バンクに対して同時アクセス可能とすることにより、高
速データ転送を実現する。

第１図に、以上の処理を行うファジィコンピュータの全
体構成をブロック図で示す。

第１図に示されるアーキテクチャにおいて、主な構成要
素は、ホストコンピュータとのインターフェース１、記
号処理部２、数値演算部３、バススイッチ４、オブジェ
クト管理メモリ５及び数値データ用メモリパンクロ１〜
６ｎから成る。

インターフェース１は、この実施例では、ＶＭＥバスＢ
ｏを介してホストコンピュータと記号処理部２とを結合
する。記号処理部２は、オブジェクト管理部ＯＭ　Ｕ　
（Ｏｂｊｅｃｔ　Ｍａｎａｇｅｍｅｎｔ　Ｕｎｉｔ）と
称され、オブジェクト指向言語ＭｏＮｏのメツセージ通
信とオブジェクト生成の処理を行い、高機能演算命令ｌ
Ｎ５Ｔを発生する。オブジェクトを記述したメツセージ
パシングのためのメソッド等の記号データは、記号処理
部２にハスＢ１を介して結合されたオブジェクト管理メ
モリ５に書き込まれている。なお、記号処理部２（オブ
ジェクト管理部）は、記号データをリストとして扱うリ
スト処理機構を基本構成とするインタプリタであってよ
い。

数値演算部３は、異なるＩ！能を有する複数個の演算器
で構成され、記号処理部２から発生された高機能演算命
令ｌＮ５Ｔを受けて、機能分散並列処理を行う。従って
、数値演算部３は、機能分散命令法方式演算部Ｆ　Ｉ　
Ｐ　Ｕ　（Ｆｕｎｃｔｉｏｎ−Ｐａｒｔｉｔｉｏｎ−ｅ
ｄ、　　Ｉｎｓｔｒｕｃｔｉｏｎ−５ｔｒｅａｇａ　　
Ｍｅｔｈｏｄ　　Ｐｒｏｃｅｓｓｉｎｇ　　Ｕｎｉｔ）
と称される。異なる機能を有する演算器は、例えば浮動
小数点演算器３　ａ　（Ｆ　Ｐ　Ｕ　：　Ｆｌｏａｔｉ
ｎｇ　Ｐｏ−１ｎｔ　［Ｉｎ１ｔ）　、整数乗算器３　
ｂ　（Ｉ　Ｍ　Ｕ　＝　ＩｎｔｅｇｅｒＭｕｌｔｉｐｌ
ｉｅｒ　Ｕｎｉｔ）、ファジィ集合演算器３ｃ（ＦＳ　
Ｕ　：　Ｆｕｚｚｙ　５ｅｔｓ　Ｕｎｉｔ）などから成
る。高機能演算命令Ｉ　ＮＳＴはこれらの演算器におい
て分散処理される。また、これらの演算器３ａ、３ｂ、
３Ｃ−・−−−−−−−は、同機能のものが複数（例え
ば２ユニツトずつ）用意され、命令が並列処理される。

ナオ、ファジィ集合演算器３ｃは、メンバシップのグレ
ードを要素とするベクトルデータを扱うことができるベ
クトル・行列演算器を主体とする。

演算器３ａ、３ｂ、３　ｃ　−−−−−−−は、ハスア
ービターＢ　Ａ　（Ｂａｓ　Ａｒｂｉｔｏｒ）を介して
演算機能ごとに用意されたバスＢ−、Ｂｂ　、Ｂ、　　
・・・−・・−・表結合され、これらのバスはバススイ
ッチ４を介してメモリパンクロ１〜６ｒｌと結合される
。

メモリパンクロ１〜６□は、格納するデータの型により
分割されている。第１図に示した例では、メモリパンク
ロ□は整数データ用で、メモリパンクロ２は実数データ
用で、メモリパンクロ３はファジィ集合データ（ベクト
ルデータ）用である。

演算器側のバスＢ、　、Ｂｂ、Ｂ、−・・・・・・・・
−・は、各データ型に一つが割り当てられていて、同一
タイプのデータ型の演算器どうしは、バスアービターＢ
Ａにより調停されて、対応するデータ型のメモリバンク
をアクセスする。また、複数の異なる型の演算器は、並
行的（同時）に対応するデータ型のメモリバンクをアク
セスすることができる。

データの型は記号処理部２により指示される。

指示されたデータ型は、バススイッチ４内のバンクテー
ブルＢＴに保持され、演算器３ａ、３ｂ、３ｃ　−・・
・−−一−−−とメモリパンクロｔ、６ｚ　　・−との
接続情報として使用される。通常は同じ型の演算器とメ
モリバンクとが接続されている。演算器が異なるデータ
型のメモリバンクにアクセスするときには、バススイッ
チ４内のバススイッチコントローラＢＳＣに要求を出す
。バススイッチコントローラＢＳＣは、出された要求に
対応して、メモリアクセスの競合を回避しなから、演算
器によるメモリアクセスを可能とする。

ｍ遺ｌ皇金 第２図に、記号処理部２（オブジェクト管理部）から数
値演算部３に与えられる高機能演算命令のデータ構造を
示す。

高機能演算命令は、２つ又は１つのデータを読み込み、
任意の処理を行い、処理結果を書き込むという一連の操
作を指示する。

第２図に示すように、ｌワード分の高機能演算命令は、
命令タグ、オペレーションコード、第１読込みアドレス
、第２読込みアドレス、書込みアドレスを夫々示す５つ
のセグメン）１０〜１４から成る。命令タグのセグメン
ト１０は、読込みアドレスのデータ型を指示するタグ１
０ａと、書込みアドレスのデータ型を指示するタグＩ　
Ｑ　ｂとから成る。タグ１０ａの読込みアドレスのデー
タ型は、セグメント１２．１３に格納された第１、第２
読込みアドレスのデータ型を示す。また、タグｆｏｂの
書込みアドレスのデータ型は、セグメント１４に格納さ
れた書込みアドレスのデータ型を示ス。オペレーション
のセグメント１１は、演算器の種別を示すタグｌｌａと
、タグｌｌａによって指示された演算器への命令を示す
部分１１ｂとから成る。演算器の種別を示すタグｌｌａ
は、第１図の数値演算部３における浮動小数点演算器３
ａ、整数乗算器３ｂ、ファジィ集合演算器３０等を選択
するコードとして使用される。演算命令の部分１１ｂは
、加算、減算、乗算、除算、論理演算等を実行する演算
ユニットへの命令（オペコード）を示す。

第１、第２読込みアドレスを示すセグメン）１２．１３
は、夫々演算の第１引数及び第２引数の各データが格納
されているメモリのアドレスを示す。これらの引数のデ
ータ型は、タグｌｏａが示すデータ型と一致している。

書込みアドレスを示すセグメント１４は、演算結果を格
納するメモリのアドレスを示す、演算結果のデータ型は
、タグ１０ｂによって指示されている。

第２図に示す高機能演算命令においては、タグ１０ａが
示す読込みアドレスのデータ（第１、第２引数）の型と
、タグｌｌａが示す演算器の種別とが必ず合致しなけれ
ばならないという制限を与えである。例えば、整数演算
を行う命令の読込みデータは、必ず整数型である。引数
として書き込むデータは、演算器と同じ型のデータであ
るとは限らない。従って、異なったデータ型どうしの演
算では、必ずデータ型変換命令を事前に実行し、演算器
に合ったデータ型にしておく必要がある。

このように、読込みデータに制限を付けることにより、
後述の演算器間の同期処理を容易にすることができる。

読込みデータ、書込みデータ及び演算器の各型に対応す
るタグ１０ａ、１０ｂ、１１ａは、同期処理と演算器の
選択のために付されている。

第３図に数値演算部の要部ブロック図を示す。

記号処理部２（オブジェクト管理部ＯＭＵ）より発生し
た高機能演算命令ｌＮ５Ｔは、逐次命令キュー（ＳＩＱ
）３１において発生順に保持され、命令分配器（ＩＤ）
３２に順次転送される。命令分配器３２は、演算命令に
付された演算器の型を示すタグｌｌａに従って命令Ｉ　
ＮＳＴを演算器３ａ、、３ｂ、３ｃ　　・−・・−・−
に分配する。

演算器３ａ、３　ｂ　−、３ｃ　−・−−−−−は、第
３図にその１つ（３ａ）を示すように、演算器命令キュ
ー（ＰＩＱ）３４、同期制御器（ＳＣ）３５及び演算ユ
ニッ）　（ＰＵ）３６から成る。演算器命令キュー３４
は、演算ユニット３６で処理する演算命令ｌＮ５Ｔを保
持する。保持された演算命令には、他の演算器との同期
処理のためのフラグビットが付加されている。同期制御
器３５は、演算器命令キュー３４のフラグビットを参照
しなから、他の演算器との同期を考えて、演算器命令キ
ュー３４の演算命令ｌＮ５Ｔを演算ユニット３６に送る
。演算命令ユニット３６は、送られて来た高機能演算命
令を並列処理する。

整数演算器、浮動小数点演算器、ファジィ演算器等の演
算の型ごとに設けられた演算器３ａ、３ｂ、３　ｃ　−
−−−−−−は、１つの演算器判別器（ＦＤ）３３に結
合されている。演算器判別器３３は、演算ユニット３６
から得られる同期のための信号をどの同期制御器３５に
送るかを判別する。

置皿処理 次に、第３図と共に第４図の流れ図を参照して演算器３
ａ、３　ｂ　、　３　ｃ−−−一間の同期処理について
説明する。

高機能演算命令ｌＮ５Ｔは、記号処理部２で発生された
順に逐次命令キュー３１に保持される。

逐次命令キュー３１は、例えば８つの命令バッファを備
え、バッファに空きが生じると、信号ｆｕｌｌをインア
クティブにし、記号処理部２に知らせる。

記号処理部２は、書込み信号−ｒｉｔｅと共に新たな演
算命令を逐次命令キュー３１に送り出す。

第４図の逐次命令キュー３１に蓄積された命令語の例に
おいて、命令タグ１０ａ、１０ｂのＩ、Ｒは夫々整数、
実数を示し、オペレーションタグ１１ａのＡＬＵ、ｒＭ
Ｕ、ＦＰＵ等は、整数演算器、整数乗算器、浮動小数点
演算器等の演算器の型を示し、命令部分１１ｂの＋、×
、＃等は、加算、乗算、データ型変換等の演算ユニット
への命令を示す。読込みアドレス１２．１３及び書込み
アドレス１４の３１、ＳＲ，Ｌｌ、ＬＲ等は、整数、実
数（浮動小数点）を短ワード又は長ワードとして扱うメ
モリのアドレスを示す。

命令分配器３２は、信号ｒｅａｄにより、逐次命令キュ
ー３１の先頭から命令を読み出し、実行すべき演算器３
ａ、３ｂ−・・・−・−の演算器命令キュー３４に送る
。同期制御器３５は、演算器命令キュー３４の４つの命
令バッファＩＢのうちの先頭の命令を実行可能かどうか
判断し、実行可能であれば演算ユニット３６に送る。演
算器命令キュー３４の各命令バッファＩＢには、同期制
御のためのフラグビットＦＢが付けられている。

同期制御器３５は、演算を実行するときに使用するアド
レスが有効になっているか否かを判断して同期制御を行
うための無効アドレステーブル３５ａを持つ。この無効
アドレステーブル３５ａは、５つの無効アドレスバッフ
ァＩＡＢと各バッファに付けられたフラグビットＦＢか
ら成る。また、同期制御器３５は、演算ユニット３６に
、次に実行する命令を保持すると共に、その命令が使用
するアドレスの無効状態を監視する命令監視部３５ｂを
備える。

命令監視部３５ｂにおいて、無効アドレスが解消したこ
とが判断されると、保持されている命令が演算ユニット
３６に送られ、演算が実行される。

なお、第４図に示されている３２の演算ユニット３６は
、異なるタイプの演算器３ａ、３ｂ　　−・・・−・・
・に属するもので、例えば整数演算器、整数乗算器、浮
動小数点演算器に相当する。

演算器間の同期は、未実行の先行命令の書込みデータの
アドレスと後行命令の読込みデータのアドレスとのチエ
ツクによって行う。第４図には、逐次命令キュー３１に
Ｎｏ、１−Ｎｏ、８の命令があり、これらを全て演算器
命令キュー３４に分配した後に、Ｎｏ、１の命令が実行
されたときの様子が示されている。演算器命令キュー３
４のフラグビットＦＢのｆ７は、Ｎｏ、ｎの命令が演算
器命令キュー３４に送られたときに、“工”が立てられ
たことを示している。

命令分配器３２から演算器命令キュー３４に命令を分配
する際には、命令中の演算器種類のタグ１１ａに基づい
て命令−ｒｉｔｅ信号が出力されて、指定の演算器３ａ
、３ｂ　−・−・・・−の演算器命令キュー３４に命令
が転送される。このとき、他の演算器命令キュー３４の
キューイングされている最後の命令の次の位置のフラグ
をチエツクし、立っていなければ、ｆｌａｇ　ｗｒｉｔ
ｅ信号を出力してフラグを立てる。例えば、逐次命令キ
ュー３１からＮｏ、２の命令（この場合には、整数演算
命令ＡＬＵ）をＡＬＵの演算器命令キュー３４に読み込
むときには、他の演算器（この場合には、ＩＭＵ）のキ
ューイングされている最後の命令（この場合には、Ｎｏ
、１の整数乗算命令ＩＭＵ）の次の位置のフラグビット
ＦＢをｆｚ＝１にセットする。

これと同時に、ｗｒｉｔｅ信号を出力して、対応のＩＭ
Ｕの同期制御器３５の無効アドレステーブル３５ａに、
書込みデータのアドレス（命令Ｎｏ、２では、３１２）
を書き込む。このとき、ＩＭＵの演算器命令キュー３４
にフラグを立てた場合には、無効アドレステーブル３５
ａの対応のフラグビットＦＢにもフラグを立てる（ｆ２
）。

このように、演算器命令キュー３４のフラグと、同期制
御器３５内の無効アドレステーブル３５ａのフラグを用
いることにより、演算器命令キュー３４から演算ユニッ
ト３６に命令を送るときに、チエツクすべきアドレスの
チエツク範囲を知ることができる。この命令分配器３２
の同期処理においては、高機能演算命令は、演算器の型
と異なったデータの型の読み込みを禁止して生成されて
いるので、型変換命令以外の命令では、同−型の演算器
（例えばＡＬＵとＩＭＵ）に対する操作（チエツク）の
みでよい。また、型変換命令のときには、変換データを
書き込むデータ型の演算器に対する毘作のみでよい。

次に、同期制御器３５により、演算器命令キュー３４か
ら演算ユニット３６に命令を転送するときの処理を述べ
る。演算器命令キュー３４より読み出した命令にフラグ
が立っていれば、無効アドレステーブル３５ａの先頭に
最も近いフラグをｆｌａｇ　ｒｅｍｏｖｅ信号により消
す。そして、読み出した命令の読込みデータのアドレス
１２．１３と、無効アドレステーブル３５ａの先頭から
フラグの立っているアドレスの前までのアドレスとをチ
エツクする。もしアドレスが一致したならば、命令監視
部３５ｂの命令レジスタＩＲにその命令を書き込み、無
効アドレスレジスタＪＡＲに一致したアドレスを書き込
む。

例えば、命令Ｎｏ、２（ＡＬＵ命令）を読み出したとき
には、この命令の読込みデータのアドレスＳ■１、Ｉ１
３と無効アドレステーブル３５ａの先頭アドレスＳＩＩ
とを比較する。アドレスＳｌｌは、命令Ｎｏ、１　（Ｉ
　Ｍ　Ｕ命令）の転送のときに、ＡＬＵの無効アドレス
テーブル３５ａに書き込まれた命令Ｎｏ、１が使用して
いる書込みアドレスである。

従って、この場合には、命令Ｎｏ、１の書込みアドレス
Ｓｌｌと、命令Ｎｏ、２の読出しアドレスＳＩＩとが一
致する。このことは、ＩＭＵにおいて、命令Ｎｏ、ｌの
演算が終了して、演算結果が書込みアドレスＳＩＩに入
らなければ、ＡＬＵにおいて、ＮＯ，２の演算を行うた
めにアドレス３１１から引数データを読み出してはなら
ないことを示す。従って、この場合には、ＡＬＵの命令
監視部３５ｂの命令レジスタＩＲにＮｏ、２の命令が入
り、無効アドレスレジスタＩＡＲに一致アドレスＳｌｌ
が入る。

同期制御器３５の命令監視部３５ｂは、無効アドレスレ
ジスタＩＡＲのアドレスに演算器がデータを書き込むの
を待って、ｗｒｉｔｅ信号により命令レジスタＩＲの命
令を演算ユニット３６に送る。

アドレスが一致しなかった場合には、待機なしに演算器
に命令を即座に送る。

演算器判別器３３は、演算ユニット３６が書き込みを行
ったアドレスとそのデータ型を示すタグを監視していて
、演算ユニット３６からのｅｎｄ信号により書き込みが
生じたことを知ったときには、同じ型の演算器の同期制
御器３５にその書込みアドレスをｗｒｉｔｅ信号により
通知する。従って、演算器判別器３３は、第４図に示す
ように例えばＡＬＵとＩＭＵ間で演算終了時の書込みア
ドレスを相互に転送し合うように転送処理を行う。

演算器判別器３３から書き込み終了を通知された同期制
御器３５は、転送された書込みアドレスと、演算器監視
部３５ｂの無効アドレスレジスタＪＡＲにセットされて
いる無効アドレスとを比較し、一致した場合には、命令
レジスタＩＲの命令を演算ユニット３６に送る。そして
、無効アドレスレジスタＩＡＲより通知された書込みア
ドレスを消去する。

濱１諮＝ヒム１ 演算ユニット３６の構成を第５図に示す。演算ユニット
３６は、実行可能な高機能命令を受は取り、実行する。

演算ユニットの内部は、データロード部３６ａ、実行部
３６ｂ、データストア部３６Ｃに分けられ、そりアクセ
ストと命令実行とを同時に処理する。この２段のパイプ
ライン処理を実行するために、連続する２命令を格納す
る命令バッファ３６ｄを設けである。データロード部３
６ａでは、命令バッファ３６ｄから供給される読込みア
ドレス１．２及び書込みアドレスに基づいてアドレスジ
ェネレータ３６ｅがメモリにアドレスを出力する。パイ
プライン処理のために、メモリからデータを読み込むと
きには、アドレスコンパレータ３６ｆにおいて読込みア
ドレスと前命令の書込みアドレスとの一致を調べて、演
算器内の同期をとっている。メモリからのデータ読み込
みは、読込みコントローラ３６ｇから出力されるコント
ロール信号とアドレスジェネレータ３６ｅのアドレス出
力に基づいて行われる。読み出されたデータは、入力レ
ジスタ３６ｈを経て実行部３６ｂの演算要素３６ｊに供
給される。一方、命令ノ＼ッファ３６ｄからのオペレー
ションコードは、実行コントローラ３６ｉを介して演算
要素３６ｊに与えられる。演算要素３６ｊの出力は、書
込みコントローラ３６ｋに制御されて、出力レジスタ３
６ｍからメモリに導出される。書込みアドレスは、命令
バッファ３６ｄに格納されている命令に従ってアドレス
ジェネレータ３６ｅで作成され、メモリに連なるパスラ
インに出力される。

〔発明の効果〕

本発明の情報処理装置は、上述の如く、オブジェクト間
のメツセージ伝達に基づいてインタープリティブに記号
処理を行う記号処理部と、記号処理に伴う数値演算を記
号処理とは並列に行う数値演算部とを具備させ、記号処
理部から逐次的な演算命令流を動的に生成して数値演算
部に与えるようにしたものである。よって、本発明によ
ると、ファジィ情報処理のように数値演算（ファジィ集
合演算等）を伴う記号処理を行う場合に、プログラムの
記述性が良く、プログラムの生産性が増すと共に、記号
及び数値の並行処理により高速処理が可能となる。

【図面の簡単な説明】

第１図は本発明を適用したファジィコンピュータの全体
構成を示すブロック図、第２図は第１図の記号処理部で
生成される高機能演算命令の構成図、第３図は第１図の
数値演算部の詳細を示すブロック図、第４図は演算器間
の同期処理を示すインストラクションの流れ図、第５図
は演算ユニットの詳細を示すブロック図である。 なお、図面に用いた符号において、 １　・−・−・・・−・・・−インターフェース２−　
・・・−・・・・−記号処理部 ３　・−−−−−−一・・・−数値演算部４　・・・−
・−・・−・・−・　バススイッチ５−・・・−・・・
・・−オブジェクト管理メモリ６１〜６ｎ　−・−・−
・−・メモリバンク３１−・・・−・−・逐次命令キュ
ー ３２　・−・−命令分配器 ３６　・・−・−・−・ である。 演算器判別器 演算器命令キュー 同期判別器 演算ユニット

Claims (8)

【特許請求の範囲】
1. （１）オブジェクト間のメッセージ伝達に基づいてイン
   タープリティブに記号処理を行う記号処理部と、 上記インタープリティブな記号処理に伴う数値演算を上
   記記号処理と並列に実行する数値演算部とを具備し、 上記記号処理部は、上記数値演算部に対し逐次的な演算
   命令流を動的に生成することを特徴とする記号処理及び
   数値処理を並列的に行う情報処理装置。
2. （２）上記数値演算部がファジィ集合演算器を備えるこ
   とを特徴とする請求項１に記載の情報処理装置。
3. （３）上記数値演算部が実数演算器を備えることを特徴
   とする請求項２に記載の情報処理装置。
4. （４）上記数値演算部が整数演算器を備えることを特徴
   とする請求項２又は３に記載の情報処理装置。
5. （５）上記数値演算部が、互いにデータ型が異なるファ
   ジィ集合演算器、実数演算器及び整数演算器を少なくと
   も備え、 上記記号処理部が生成する逐次的な演算命令流の個々の
   命令には、演算器の型を指示するタグが付されていると
   共に、 上記数値演算部は、上記命令のタグに基づいて命令を指
   定の演算器に分配する命令分配器を更に備えることを特
   徴とする請求項１に記載の情報処理装置。
6. （６）上記演算命令が、第１、第２引数と演算結果の各
   値を格納する３つのアドレス指定を伴う３オペランド構
   成のメモリーメモリ演算形命令語から成ることを特徴と
   する請求項５に記載の情報処理装置。
7. （７）上記演算器の夫々が、同一データ型の複数の演算
   器を備え、 上記演算命令流の命令間での上記３オペランドの書込み
   アドレスと読込みアドレスとの一致を検出し、或る演算
   器における先行命令の実行による演算結果の書込み終了
   後に、その書込みアドレスからのデータ読込みを伴う後
   行命令を別の演算器で実行させる同期制御器を各演算器
   が備えることを特徴とする請求項６に記載の情報処理装
   置。
8. （８）上記演算器の夫々が、互いに独立したバス及びこ
   のバスに結合されたメモリを備えることを特徴とする請
   求項５に記載の情報処理装置。