JPH0475157A - 機能分散命令流方式演算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、機能分散命令法方式のコンピュータアーキテ
クチャに関し、特にファジィ情報処理を行うファジィコ
ンピュータに適用して好適なものである。

〔従来の技術〕

複数の演算器を使用して命令流を並行的に処理するよう
にしたコンピュータアーキテクチャが知られている。例
えば、特開昭５７−１０９０８４号に開示された複数演
算器を持つ並列計算機における命令のスケジュール方式
においては、実行する命令系列を調べ、シリアライズの
必要性のある命令に同一の識別名を与えることにより、
メモリアクセスを含む命令のシリアライズを可能とし、
命令の並列実行を効果的に行うようにしている。

また、特開昭６１−１９６３３０号に開示された並列処
理制御方式においては、処理コマンドをそれが使用する
処理要素別に分けて待行列を形成し、処理データの存在
するものから順次行うことにより、並列処理率を向上さ
せるようにしている。

〔発明が解決しようとする課題〕

上述の従来技術においては、複数の演算器又は処理要素
間での同期動作が不充分であり、能率的な並行処理がで
きなかった。

ところで、知識ベースを備えたエキスパートシステムに
おいて、あいまいさを含むファジィ情報を扱う場合、記
号処理に伴ってファジィ情報処理のためのファジィ集合
演算及び通常の整数、実数（浮動小数点）の演算が不可
欠となる。

本発明は、上述の問題にかんがみ、複数の演算器を並列
動作させるときに演算器間の同期動作をスムースに行わ
せて、効率的な並行処理を可能にすることを目的とする
。

〔課題を解決するための手段〕

本発明の機能分散命令流方式演算装置は、複数個の互い
に機能の異なる演算器と、演算命令流の個々の命令に付
された演算器の型を示すタグに従って、命令を指定の演
算器に分配する命令分配器と、各演算器に分配された命
令間で、各命令のオペランドを監視して各演算器の命令
実行を制御する同期制御器とを備え、成る演算器におけ
る先行命令の実行による演算結果の書き込み終了後に、
その書込みアドレスからのデータ読み込みを伴う別の演
算器における後行命令を実行させる構成である。

［作用］ 逐次的な演算命令流を機能が異なる複数の演算器に分配
し、夫々の演算器間の同期処理をノ＼−ドウエアで行う
ことにより、並列処理の効率を向上させ、高速処理が実
現される。同期制御はメモリーメモリ演算モデルの命令
オペランドチエツクに基づいて行われ、ソフトウェアレ
ベルでの同期処理は一切不要である。

〔実施例〕

以下、本発明を、ファジィ知識情報処理に適したコンピ
ュータアーキテクチャに適用した一実施例に基づいて説
明する。

人間の言語が有しているあいまいさを表現する手段とし
てファジィ理論が注目されている。ファジィ理論は、主
に制御分野における応用によって有効性が実証されてき
たが、本来は分野に依存しない基本的概念である。今後
は、人間の持つあいまいな知識の表現手段として、知識
工学的な手法と結びついた、より広範なファジィ情報処
理の発展が期待される。

ファジィ情報処理を支援するシステムに求められる条件
には次の２つがある。

（１）ファジィ集合の処理と記号処理とを統一的に行え
ること。

（２）ファジィ集合の表現と演算を容易且つ高速に行え
ること。

現在までにも「ファジィコンピュータ」と名付けられた
システムは存在したが、このような条件を満たすもので
はなかった。ハードウェアによるものは、制御用のファ
ジィ推論の高速な実行を目的としたものであり、−船釣
な数値演算、記号処理などの処理をサポートしていない
。また、ソフトウェアによるファジィ集合処理システム
などの例もあるが、充分な汎用性と高速性を兼ね備えた
ものは見られない。

上に示した２つの条件を満たすために、ファジィ知的情
報処理に適した言語と、これを高速に実行するためのハ
ードウェアとを説明する。

まず、ファジィコンピュータのシステム記述言語である
オブジェクト指向言語ＭｏＮｏ　（以下、単にｒＭｏＮ
ｏ」と称する。）の概要について述べる。そして、Ｍｏ
Ｎｏを高速処理するためのハードウェアの基本構成を示
し、数値演算の高速化のための機能分散命令法方式演算
部について述べる。

オブジェク　　　雪圧Ｍ。Ｎｏの オブジェクト指向のモデルを導入することにより、以下
のような特徴が得られる。

（１）ファジィ集合のデータ型としての表現ファジィ集
合を構造化されたデータと捉え、これをオブジェクトと
して表現することにより、ファジィ集合記述の簡潔化が
図れる。

（２）知識表現の単位としてのオブジェクトとフレーム
等の類似性 オブジェクトは、フレームや意味ネットワークなどの知
識表現の単位の表現に適している。

（３）プログラム開発の容易性 オブジェクト指向の考え方に基づくことによって、ソフ
トウェアのモジュラ化の容易性、再利用性が向上し、生
産性の向上が期待できる。

更に、メタオブジェクトの概念を導入することにより、
ファジィ知的情報処理で要求される以下のような機能を
実現する。

（１）全体集合の性質に依存したファジィ集合の表現 （２）ファジィ集合演算における無限の演算方式の実現 ＭｏＮｏにおいて、オブジェクトは「内部状態を持ち、
メツセージにより活発化される実体」、メタオブジェク
トは「オブジェクトの振舞いを記述するオブジェクト」
である。メタオブジェクトとオブジェクトの関係は、ク
ラスとインスタンスの関係に僚でいるが、メタオブジェ
クトの指定はオブジェクトの側から行う、そのため、オ
ブジェクトの自立性が高まるとともに、１つのオブジェ
クトが多様な機能を持つことが可能となっている。

Ｍ　ｏ　Ｎ　ｏにおけるプログラムの基本はメツセージ
パシングにより記述される。オブジェクトは、レセプタ
（ｒｅｃｅｐｔｏｒ）を持っており、メツセージを受け
ると、レセプタ中のバタンと送られたメツセージとをメ
タオブジェクトにより照合し、マツチしたレセプタのア
クションが実行される。

メツセージによって起動されるべきアクションは、レシ
ーバオブジェクトの状態などにより変化するので、実行
時まで決定できない。従って、実行はインクリメンタル
コンパイル方式により、対話的に行われる。

ハードウェアアーキークチ　の ファジィコンピュータ上のプログラムはＭｏＮ０により
記述されるため、次に示すＭｏＮｏの処理をハードウェ
ア化することにより、ファジィ情報処理の高速処理が期
待できる。

（１）ファジィ集合演算処理 （２）ファジィ関係やファジィ積分等の数値演算処理 （３）メツセージ伝達処理 （４）オブジェクトの生成やガーベジ・コレクションに
伴うメモリ管理処理 （１）（２）は数値処理であり、（３）（４）は記号処
理である。

上記の（１）（２）の要求に対しては、ファジィ集合演
算で最も特徴的な処理を高速処理するファジィ集合処理
演算器と、通常の数値演算器を複数個用いて、これらを
並列に動作させることにより満足することができる。

複数個の演算器を並列に動作させるには、ＶＬＩ　Ｗ　
（Ｖｅｒｙ　Ｌｏｎｇ　Ｉｎ５ｔｒｕｃｔｉｏｎ　Ｗｏ
ｒｄ）方式をとることが考えられる。ＶＬＩＷ方式では
、コンパイラによる静的なプログラム解析により、バス
、メモリ構成を含む演算器構成に最適なコードを生成す
る。しかし、ＭｏＮｏでは、以下に述べるような、メツ
セージ伝達により計算が行われるため、コンパイラによ
る静的な解析が困難である。つまり、インタプリタによ
る動的処理が行われる。

メツセージ伝達による計算モデルでは、オブジェクトは
メツセージを受は取ると、そのメツセージに対応した、
メツセージ伝達や、数値やファジィ集合のようなデータ
に対する演算命令などのアクションを実行する。

このように、各演算器に対する命令が、実行時に動的に
生成されるもとで、各演算器を効率良く並列に動作させ
、ファジィ情報処理を高速処理する方式として、以下の
ようなアーキテクチャを検討する。

（１）オブジェクト管理：　Ｍ　ｏ　Ｎ　ｏ−を解放し
くオブジェクトの生成処理、メツセージ通信処理など）
、各演算器に対する逐次的な演算命令流を動的に発生す
る。

（２）機能分散命令法方式：動的に発生された命令流を
、各演算器毎の機能分散命令流に分散し、演算器間で同
期をとりなから並列処理する。

（３）高機能演算命令：演算命令を、メモリーメモリ演
算モデルの３オペランドの高機能演算命令とすることに
より、ＭｏＮｏの解釈時に演算器構成を考える必要をな
くし、演算命令の発生を容易にする。

（４）同期処理：演算器間の同期処理と、バスのアービ
トレーションは、全てハードウェアでサポートすること
により、機能分散命令流を高速に処理する。

（５）メモリアーキテクチャ：数値データを保持するメ
モリは、複数のバンクに分割し、複数の演算器が異なる
バンクに対して同時アクセス可能とすることにより、高
速データ転送を実現する。

第１図に、以上の処理を行うファジィコンピュータの全
体構成をブロック図で示す。

第１図に示されるアーキテクチャにおいて、主な構成要
素は、ホストコンピュータとのインターフェース１、記
号処理部２、数値演算部３、バススイッチ４、オブジェ
クト管理メモリ５及び数値データ用メモリパンクロ、〜
６ｆｉから成る。

インターフェース１は、この実施例では、ＶＭＥバスＢ
ｅを介してホストコンピュータと記号処理部２とを結合
する。記号処理部２は、オブジェクト管理部ＯＭ　Ｕ　
（Ｏｂｊｅｃｔ　Ｍａｎａｇｅｍｅｎｔ　Ｕｎｉｔ）と
称され、オブジェクト指向言語ＭｏＮｏのメツセージ通
信とオブジェクト生成の処理を行い、高機能演算命令ｌ
Ｎ５Ｔを発生する。オブジェクトを記述したメツセージ
パシングのためのメソッド等の記号データは、記号処理
部２にバス貼を介して結合されたオブジェクト管理メモ
リ５に書き込まれている。なお、記号処理部２（オブジ
ェクト管理部）は、記号データをリストとして扱うリス
ト処理機構を基本構成とするインタプリタであってよい
。

数値演算部３は、異なる機能を有する複数個の演算器で
構成され、記号処理部２から発生された高機能演算命令
ｌＮ５Ｔを受けて、機能分散並列処理を行う。従って、
数値演算部３は、機能分散命令法方式演算部Ｆ　Ｉ　Ｐ
　Ｕ　（Ｆｕｎｃｔｉｏｎ−Ｐａｒｔｉｔｉｏｎ−ｅｄ
、　Ｉｎｓｔｒｕｃｔｉｏｎ−５ｔｒｅａｍ　Ｍｅｔｈ
ｏｄ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）と称される。

異なる機能を有する演算器は、例えば浮動小数点演算器
３　ａ　（Ｆ　Ｐ　Ｕ　：　Ｆｌｏａｔｉｎｇ　Ｐｏ−
１ｎｔ　Ｕｎｉｔ）　、整数乗算器３　ｂ　（Ｉ　ＭＵ
　：　ＩｎｔｅｇｅｒＭｕｌｔｉｐｌｉｅｒ　Ｕｎｉｔ
）、ファジィ集合演算器３ｃ（ＦＳ　Ｕ　：　Ｆｕｚｚ
ｙ　５ｅｔｓ　Ｕｎｉｔ）などから成る。高機能演算命
令ｌＮ５Ｔはこれらの演算器において分散処理される。

また、これらの演算器３ａ、３ｂ、３Ｃ−・−・・−・
・−は、同機能のものが複数（例えば２ユニツトずつ）
用意され、命令が並列処理される。

なお、ファジィ集合演算器３ｃは、メンバシップのグレ
ードを要素とするベクトルデータを扱うことができるベ
クトル・行列演算器を主体とする。

演算器３ａ、３ｂ、３ｃ　・〜・・・−・・・−は、バ
スアービターＢ　Ａ　（Ｂａｓ　Ａｒｂｉｔｏｒ）を介
して演算機能ごとに用意されたバスＢ、　、Ｂｂ　、Ｂ
ｅ　−・・−・・−と結合され、これらのバスはバスス
イッチ４を介してメモリパンクロ１〜６．と結合される
。

メモリパンクロＩ〜６．は、格納するデータの型により
分割されている。第１図に示した例では、メモリバンク
６１は整数データ用で、メモリパンクロ２は実数データ
用で、メモリパンクロ３はファジィ集合データ（ベクト
ルデータ）用である。

演算器側のバスＢ−、Ｂｂ　、Ｂｃ　・・−・・−・・
−・は、各データ型に一つが割り当てられていて、同一
タイプのデータ型の演算器どうしは、バスアービターＢ
Ａにより調停されて、対応するデータ型のメモリバンク
をアクセスする。また、複数の異なる型の演算器は、並
行的（同時）に対応するデータ型のメモリバンクをアク
セスすることができる。

データの型は記号処理部２により指示される。

指示されたデータ型は、バススイッチ４内のバンクテー
ブルＢＴに保持され、演算器３ａ、３ｂ。

３　ｃ　−−−−−−−とメモリパンクロ　ｔ　、６　
ｚ　　−−−−−−−−−との接続情報として使用され
る。通常は同じ型の演算器とメモリバンクとが接続され
ている。演算器が異なるデータ型のメモリバンクにアク
セスするときには、バススイッチ４内のバススイッチコ
ントローラＢＳＣに要求を出す。バススイッチコントロ
ーラＢＳＣは、出された要求に対応して、メモリアクセ
スの競合を回避しなから、演算器によるメモリアクセス
を可能とする。

１１１ｉ遣ｌ倉童 第２図に、記号処理部２（オブジェクト管理部）から数
値演算部３に与えられる高機能演算命令のデータ構造を
示す。

高機能演算命令は、２つ又は１つのデータを読み込み、
任意の処理を行い、処理結果を書き込むという一連の操
作を指示する。

第２図に示すように、１ワ一ド分の高機能演算命令は、
命令タグ、オペレーションコード、第１読込みアドレス
、第２読込みアドレス、書込みアドレスを夫々示す５つ
のセグメント１０〜１４から成る。命令タグのセグメン
ト１０は、読込みアドレスのデータ型を指示するタグ１
０ａと、書込みアドレスのデータ型を指示するタグ１０
ｂとから成る。タグ１０ａの読込みアドレスのデータ型
は、セグメント１２．１３に格納された第１、第２読込
みアドレスのデータ型を示す。また、タグ１０ｂの書込
みアドレスのデータ型は、セグメント１４に格納された
書込みアドレスのデータ型を示す。オペレーションのセ
グメント１１は、演算器の種別を示すタグｌｌａと、タ
グｌｌａによって指示された演算器への命令を示す部分
１１ｂとから成る。演算器の種別を示すタグｌｌａは、
第１図の数値演算部３における浮動小数点演算器３ａ、
整数乗算器３ｂ、ファジィ集合演算器３０等を選択する
コードとして使用される。演算命令の部分１１ｂは、加
算、減算、乗算、除算、論理演算等を実行する演算ユニ
ットへの命令（オペコード）を示す。

第１、第２読込みアドレスを示すセグメント１２．１３
は、夫々演算の第１引数及び第２引数の各データが格納
されているメモリのアドレスを示す。これらの引数のデ
ータ型は、タグ１０ａが示すデータ型と一致している。

書込みアドレスを示すセグメント１４は、演算結果を格
納するメモリのアドレスを示す。演算結果のデータ型は
、タグ１０ｂによって指示されている。

第２図に示す高機能演算命令においては、タグ１０ａが
示す読込みアドレスのデータ（第１、第２引数）の型と
、タグｌｌａが示す演算器の種別とが必ず合致しなけれ
ばならないという制限を与えである。例えば、整数演算
を行う命令の読込みデータは、必ず整数型である。引数
として書き込むデータは、演算器と同じ型のデータであ
るとは限らない。従って、異なったデータ型どうしの演
算では、必ずデータ型変換命令を事前に実行し、演算器
に合ったデータ型にしておく必要がある。

このように、読込みデータに制限を付けることにより、
後述の演算器間の同期処理を容易に、することができる
。読込みデータ、書込みデータ及び演算器の各型に対応
するタグ１０ａ、１０ｂ、１１ａは、同期処理と演算器
の選択のために付されている。

第３図に数値演算部の要部ブロック図を示す。

記号処理部２（オブジェクト管理部ＯＭＵ）より発生し
た高機能演算命令ｌＮ５Ｔは゛、逐次命令キュー（ＳＩ
Ｑ）３１において発生順に保持され、命令分配器（ＩＤ
）３２に順次転送される。命令分配器３２は、演算命令
に付された演算器の型を示すタグｌｌａに従って命令ｌ
Ｎ５Ｔを演算器３ａ、３ｂ、３ｃ・・−・・・・・・・
・に分配する。

演算器３ａ、３ｂ、３ｃ・−・・・−・・・−は、第３
図にその１つ（３ａ）を示すように、演算器命令キュー
（ＰＩＱ）３４、同期制御器（ＳＣ）３５及び演算ユニ
ッ）　（ＰＵ）３６から成る。演算器命令キュー３４は
、演算ユニット３６で処理する演算命令ｌＮ５Ｔを保持
する。保持された演算命令には、他の演算器との同期処
理のためのフラグビットが付加されている。同期制御器
３５は、演算器命令キュー３４のフラグビットを参照し
なから、他の演算器との同期を考えて、演算器命令キュ
ー３４の演算命令ｌＮ５Ｔを演算ユニット３６に送る。

演算命令ユニット３６は、送られて来た高機能演算命令
を並列処理する。

整数演算器、浮動小数点演算器、ファジィ演算器等の演
算の型ごとに設けられた演算器３ａ、３ｂ、３　ｃ　−
−−−−−は、１つの演算器判別器（ＰＤ）３３に結合
されている。演算器判別器３３は、演算ユニット３６か
ら得られる同期のための信号をどの同期制御器３５に送
るかを判別する。

貝…廷理 次に、第３図と共に第４図の流れ図を参照して演算器３
ａ、３　ｂ　、　３　ｃ−−−−−−−一間の同期処理
について説明する。

高機能演算命令ｌＮ５Ｔは、記号処理部２で発生された
順に逐次命令キュー３１に保持される。

逐次命令キュー３１は、例えば８つの命令バッファを備
え、バッファに空きが生じると、信号ｆｕｌ　ｌをイン
アクティブにし、記号処理部２に知らせる。

記号処理部２は、書込み信号ｌｌＩｒ１ｔｅと共に新た
な演算命令を逐次命令キュー３１に送り出す。

第４図の逐次命令キュー３１に蓄積された命令語の例に
おいて、命令タグ１０ａ、１０ｂのＩ、Ｒは夫々整数、
実数を示し、オペレーションタグ１１ａのＡＬＵ、ＩＭ
Ｕ、ＦＰＵ等は、整数演算器、整数乗算器、浮動小数点
演算器等の演算器の型を示し、命令部分１１ｂの士、×
、＃等は、加算、乗算、データ型変換等の演算ユニット
への命令を示す。読込みアドレス１２．１３及び書込み
アドレス１４のＳｌ、５ＲＳＬＩ、ＬＲ等は、整数、実
数（浮動小数点）を短ワード又は長ワードとして扱うメ
モリのアドレスを示す。

命令分配器３２は、信号ｒｅａｄにより、逐次命令キュ
ー３１の先頭から命令を１み出し、実行すべき演算器３
ａ、３ｂ・−・−−−の演算器命令キュー３４に送る。

同期制御器３５は、演算器命令キュー３４の４つの命令
バッファＩＢのうちの先頭の命令を実行可能かどうか判
断し、実行可能であれば演算ユニット３６に送る。演算
器命令キュー３４の各命令バッファＩＢには、同期制御
のためのフラグビットＦＢが付けられている。

同期制御器３５は、演算を実行するときに使用するアド
レスが有効になっているか否かを判断して同期制御を行
うための無効アドレステーブル３５ａを持つ。この無効
アドレステーブル３５ａは、５つの無効アドレスバッフ
ァＩＡＢと各バッファに付けられたフラグビットＦＢか
ら成る。また、同期制御器３５は、演算ユニット３６に
、次に実行する命令を保持すると共に、その命令が使用
するアドレスの無効状態を監視する命令監視部３５ｂを
備える。

命令監視部３５ｂにおいて、無効アドレスが解消したこ
とが判断されると、保持されている命令が演算ユニット
３６に送られ、演算が実行される。

なお、第４図に示されている３２の演算ユニット３６は
、異なるタイプの演算器３ａ、３ｂに属するもので、例
えば整数演算器、整数乗算器、浮動小数点演算器に相当
する。

演算器間の同期は、未実行の先行命令の書込みデータの
アドレスと後行命令の読込みデータのアドレスとのチエ
ツクによって行う。第４図には、逐次命令キュー３１に
Ｎｏ、１〜Ｎｏ、８の命令があり、これらを全て演算器
命令キュー３４に分配した後に、ＮＯ６１の命令が実行
されたときの様子が示されている。演算器命令キュー３
４のフラグビットＦＢのｆｌ、は、Ｎｏ、ｎの命令が演
算器命令キュー３４に送られたときに、“ｌ”が立てら
れたことを示している。

命令分配器３２から演算器命令キュー３４に命令を分配
する際には、命令中の演算器種類のタグ１１ａに基づい
て命令−ｒｉｔｅ信号が出力されて、指定の演算器３ａ
、３ｂ・−・・・−−−〜−の演算器命令キュー３４に
命令が転送される。このとき、他の演算器命令キュー３
４のキューイングされている最後の命令の次の位置のフ
ラグをチエツクし、立っていなければ、ｆｌａｇ　ｗｒ
ｉｔｅ信号を出力してフラグを立てる。例えば、逐次命
令キュー３１からＮ００２の命令（この場合には、整数
演算命令ＡＬＵ）をＡＬＵの演算器命令キュー３４に読
み込むときには、他の演算器（この場合には、ＩＭＵ）
のキューイングされている最後の命令（この場合には、
Ｎｏ、１の整数乗算命令ＩＭＵ）の次の位置のフラグビ
ットＦＢをｆ２＝１にセットする。

これと同時に、ｗｒｉｔｅ信号を出力して、対応のＩＭ
Ｕの同期制御器３５の無効アドレステーブル３５ａに、
書込みデータのアドレス（命令Ｎｏ、２では、５Ｉ２）
を書き込む。このとき、ＩＭＵの演算器命令キュー３４
にフラグを立てた場合には、無効アドレステーブル３５
ａの対応のフラグビットＦＢにもフラグを立てる（ｆ２
）。

このように、演算器命令キュー３４のフラグと、同期制
御器３５内の無効アドレステーブル３５ａのフラグを用
いることにより、演算器命令キュー３４から演算ユニッ
ト３６に命令を送るときに、チエツクすべきアドレスの
チエツク範囲を知ることができる。この命令分配器３２
の同期処理においては、高機能演算命令は、演算器の型
と異なったデータの型の読み込みを禁止して生成されて
いるので、型変換命令以外の命令では、同一型の演算器
（例えばＡＬＵとＩＭＵ）に対する繰作（チエツク）の
みでよい。また、型変換命令のときには、変換データを
書き込むデータ型の演算器に対する繰作のみでよい。

次に、同期制御器３５により、演算器命令キュー３４か
ら演算ユニット３６に命令を転送するときの処理を述べ
る。演算器命令キュー３４より読み出した命令にフラグ
が立っていれば、無効アドレステーブル３５ａの先頭に
最も近いフラグをｆｌａｇ　ｒｅ■ｏｖｅ信号により消
す。そして、読み出した命令の読込みデータのアドレス
１２．１３と、無効アドレステーブル３５ａの先頭から
フラグの立っているアドレスの前までのアドレスとをチ
エツクする。もしアドレスが一致したならば、命令監視
部３５ｂの命令レジスタＩＲにその命令を書き込み、無
効アドレスレジスタＩＡＲに一致したアドレスを書き込
む。

例えば、命令Ｎｏ、２（ＡＬＵ命令）を読み出したとき
には、この命令の読込みデータのアドレスＳ１１、Ｌ１
２と無効アドレステーブル３５ａの先頭アドレスＳｌｌ
とを比較する。アドレスＳｌｌは、命令Ｎｏ、１（ＩＭ
Ｕ命令）の転送のときに、ＡＬＵの無効アドレステーブ
ル３５ａに書き込まれた命令Ｎｏ、１が使用している書
込みアドレスである。

従って、この場合には、命令Ｎｏ、１の書込みアドレス
Ｓ１１と、命令Ｎｏ、２の読出しアドレスＳｌｌとが一
致する。このことは、ＩＭＵにおいて、命令Ｎｏ、１の
演算が終了して、演算結果が書込みアドレスＳｌｌに入
らなければ、ＡＬＵにおいて、ＮＯ，２の演算を行うた
めにアドレスＳｌｌから引数データを読み出してはなら
ないことを示す。従って、この場合には、ＡＬＵの命令
監視部３５ｂの命令レジスタＩＲにＮｏ、２の命令が入
り、無効アドレスレジスタＩＡＲに一致アドレス３１１
が入る。

同期制御器３５の命令監視部３５ｂは、無効アドレスレ
ジスタＩＡＲのアドレスに演算器がデータを書き込むの
を待って、ｗｒｉ　ｔｅ信号により命令レジスタＩＲの
命令を演算ユニット３６に送る。

アドレスが一致しなかった場合には、待機なしに演算器
に命令を即座に送る。

演算器判別器３３は、演算ユニット３６が書き込みを行
ったアドレスとそのデータ型を示すタグを監視していて
、演算ユニット３６からのｅｎｄ信号により書き込みが
生じたことを知ったときには、同じ型の演算器の同期制
御器３５にその書込みアドレスをｗｒｉｔｅ信号により
通知する。従って、演算器判別器３３は、第４図に示す
ように例えばＡＬＵとＩＭＵ間で演算終了時の書込みア
ドレスを相互に転送し合うように転送処理を行う。

演算器判別器３３から書き込み終了を通知された同期制
御器３５は、転送された書込みアドレスと、演算器監視
部３５ｂの無効アドレスレジスタＩＡＲにセットされて
いる無効アドレスとを比較し、一致した場合には、命令
レジスタＩＲの命令を演算ユニット３６に送る。そして
、無効アドレスレジスタＩＡＲより通知された書込みア
ドレスを消去する。

Ｉｌ王三Ｉ上 演算ユニット３６の構成を第５図に示す。演算ユニット
３６は、実行可能な高機能命令を受は取り、実行する。

演算ユニットの内部は、データロード部３６ａ、実行部
３６ｂ、データストア部３６ｃに分けられ、そりアクセ
ストと命令実行とを同時に処理する。この２段のパイプ
ライン処理を実行するために、連続する２命令を格納す
る命令バッファ３６ｄを設けである。データロード部３
６ａＴ：は、命令バッファ３６ｄから供給される読込み
アドレス１．２及び書込みアドレスに基づいてアドレス
ジェネレータ３６ｅがメモリにアドレスを出力する。パ
イプライン処理のために、メモリからデータを読み込む
ときには、アドレスコンパレータ３６ｆにおいて読込み
アドレスと前命令の書込みアドレスとの一致を調べて、
演算器内の同期をとっている。メモリからのデータ読み
込みは、読込みコントローラ３６ｇから出方されるコン
トロール信号とアドレスジェネレータ３６ｅのアドレス
出力に基づいて行われる。読み出されたデータは、入力
レジスタ３６ｈを経て実行部３６ｂの演算要素３６ｊに
供給される。一方、命令バッファ３６ｄからのオペレー
ションコードは、実行コントローラ３６ｉを介して演算
要素３６ｊに与えられる。演算要素３６ｊの出力は、書
込みコントローラ３６ｋに制御されて、出力レジスタ３
６ｍからメモリに導出される。書込みアドレスは、命令
バッファ３６ｄに格納されている命令に従ってアドレス
ジェネレータ３６ｅで作成され、メモリに連なるパスラ
インに出力される。

〔発明の効果〕

本発明は、上述のように、逐次的な演算命令流を機能が
異なる複数の演算器に分配し、夫々の演算器の同期処理
をメモリーメモリ演算モデルの命令オペランドのチエツ
クに基づいてハードウェアで行うようにしたので、演算
器間の同期動作が高速に且つ確実に行われる。従って、
演算器の並列処理の効率が向上し、より高速な情報処理
が可能となる。

【図面の簡単な説明】

第１図は本発明を適用したファジィコンピュータの全体
構成を示すブロック図、第２図は第１図の記号処理部で
生成される高機能演算命令の構成図、第３図は第１図の
数値演算部の詳細を示すブロック図、第４図は演算器間
の同期処理を示すインストラクションの流れ図、第５図
は演算ユニットの詳細を示すブロック図である。 なお、図面に用いた符号において、 １−・・−・・・−−一−インターフェース２−−−−
−−−一・−・・−記号処理部３　・・−−ｍ−−・・
−−−−−・数値演算部４〜・・・−・−・・・−バス
スイッチ５−−−−−−・・・・−オブジェクト管理メ
モリ６１〜６ｆｉ　・−・・−・メモリバンク３１−・
−・−・−・−逐次命令キュー３２−・−・・・−・命
令分配器 ３３−・−・−・−演算器判別器 ３４　・−・−・−・−−−−一演算器命令キュー３５
　・・・・・・・−・−同期判別器３６　・・・・・・
・−・−演算ユニットである。

Claims (11)

【特許請求の範囲】
1. （１）複数個の互いに機能の異なる演算器と、演算命令
   流の個々の命令に付された演算器の型を示すタグに従っ
   て、命令を指定の演算器に分配する命令分配器と、 各演算器に分配された命令間で、各命令のオペランドを
   監視して各演算器の命令実行を制御する同期制御器とを
   備え、 或る演算器における先行命令の実行による演算結果の書
   き込み終了後に、その書込みアドレスからのデータ読み
   込みを伴う別の演算器における後行命令を実行させるよ
   うにした機能分散命令流方式演算装置。
2. （２）上記同期制御器が、各演算器ごとに設けられてい
   ると共に、各同期制御器は、命令のオペランドを監視す
   るために、演算を実行するときに使用するアドレスが有
   効か否かを判断する無効アドレステーブルを備え、 上記無効アドレステーブルには、自分自身を除いた他の
   演算器に分配された命令のオペランドにおいて指定され
   ている演算結果の書込みアドレスが格納されることを特
   徴とする請求項１に記載の演算装置。
3. （３）上記同期制御器は、分配された命令のオペランド
   において指定された読込みアドレスと、上記無効アドレ
   ステーブルに書き込まれている他の演算器が使用する書
   込みアドレスとの一致を検出する手段と、 一致したときに上記読込みアドレスを無効アドレスとし
   て保持すると共に、対応の命令を待機状態に保持する命
   令監視部を備え、 上記命令監視部は、他の演算器から上記無効アドレスが
   解消されたことを示す情報を得て、上記命令の実行を開
   始させることを特徴とする請求項２に記載の演算装置。
4. （４）各演算器に接続されて、各演算器の命令実行を検
   出して演算結果が格納されている書込みアドレスを他の
   演算器に転送する演算器判別器を備え、 上記命令監視部は、上記演算器判別器から転送された書
   込みアドレスと、保持している無効アドレスとを比較す
   る手段を備えると共に、 上記書込みアドレスと無効アドレスとの一致が検出され
   たとき、保持している命令を演算部に送出することを特
   徴とする請求項３に記載の演算装置。
5. （５）上記演算器は処理データの型を同一とする複数の
   演算器を含み、上記同期制御器及び演算器判別器は、各
   命令に付された演算器の型を示すタグを参照して、同一
   型の演算器間で同期のための相互監視を行うことを特徴
   とする請求項４に記載の演算装置。
6. （６）上記演算器は処理データの型を異にする複数の演
   算器を含み、上記同期制御器及び演算器判別器は、各命
   令に付された演算器の型を示すタグを参照して、異なる
   型の演算器間で同期のための相互監視を行うことを特徴
   とする請求項４に記載の演算装置。
7. （７）上記各演算器が、分配された命令を順次保持する
   演算器命令キューを備え、上記演算器命令キューの複数
   の命令バッファ及び上記同期制御器の無効アドレステー
   ブルが、命令オペランドの監視範囲を定めるフラグビッ
   トを備えることを特徴とする請求項４に記載の演算装置
   。
8. （８）上記演算器の夫々が、互いに独立したバス及びこ
   のバスに結合されたメモリを備えることを特徴とする請
   求項１に記載の演算装置。
9. （９）上記演算命令が、第１、第２引数と演算結果の各
   値を格納する３つのアドレス指定を伴う３オペランド構
   成のメモリーメモリ演算形命令語から成ることを特徴と
   する請求項１に記載の演算装置。
10. （１０）オブジェクト間のメッセージ伝達に基づいてイ
    ンタープリティブに記号処理を行う記号処理部と、 上記インタープリティブな記号処理に伴う数値演算を上
    記記号処理と並列に実行する上記複数の演算器を備えた
    数値演算部とを具備し、 上記記号処理部は、上記数値演算部に対し逐次的な上記
    演算命令流を動的に生成することを特徴とする請求項１
    に記載の演算装置。
11. （１１）上記数値演算部が、互いにデータ型が異なるフ
    ァジィ集合演算器、実数演算器及び整数演算器を少なく
    とも備え、これらの演算器の少なくとも１つは互いにデ
    ータ型が同一で機能が異なる複数の演算器から成ること
    を特徴とする請求項１０に記載の演算装置。（１２）上
    記互いに機能の異なる複数の演算器の少なくとも１つが
    、互いに同一機能の少なくとも２つの演算器から成るこ
    とを特徴とする請求項１又は１１に記載の演算装置。