JPH0475521B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は制御演算に積分要素を含む制御装置を
複数台備えた多重化制御装置に関するものであ
り、更に詳しくは各制御装置における演算結果の
偏差を最小にするのに好適な多重化制御装置に関
する。

〔発明の背景〕

従来から、高信頼性が要求される制御システム
においては、制御装置を２重化・３重化して、そ
の出力を照合し、異常発生の検出や正常な制御装
置への切替えなどを行なう、いわゆる多重化制御
装置を適用するのが一般的になつている。この様
な多重化制御装置に用いられる各制御回路は、一
般に制御要素として定常偏差を打消すために積分
演算を行ない、得られた積分演算結果と比例要素
を加算して出力信号（制御信号）を形成してい
る。

ところで、上記の多重化制御装置においては、
１台の制御装置が故障してもその影響を他の制御
装置に与えることなく、かつ、自動的に他の正常
な制御装置に制御が移行できることが重要であ
る。例えば第１図はその従来例である。

第１図に示す多重化制御装置は、制御装置２，
３，４からなる３重化構成であり、３つの制御装
置２，３，４のうちの１つの制御装置の出力信号
が信号選択回路５によつて選択され、制御対象６
へ入力される。

例えば、図示する様に、制御装置２の出力信号
が選択されて制御対象６へ入力されているとする
と、制御装置２の出力信号だけが制御対象６に入
力され、他の制御装置３，４の出力信号は入力さ
れずオープンルームになる。この状態で、各制御
装置２，３，４が端子１に入力される設定信号
SS及び制御対象６から出力されるプロセス信号
PSを取込んだ場合、取込み誤差があるため各制
御装置２，３，４が取込んだこれら信号値は上記
取込み誤差分だけ異なつたものになる。上述した
ように、各制御装置２，３，４は積分演算を実行
するため、上記誤差分が積分され、この結果、各
制御装置２，３，４の出力信号の値は異なつたも
のになる。このような状態で制御装置２が異常に
なり、他の制御装置３又は４に切換えられると、
各制御装置２，３，４の出力信号の値が異なつて
いるため、信号選択回路５から出力される信号に
パンプすなわち不連続が発生し、安定な制御を実
行できないことになる。

この様な事態の発生を防止するため、従来は、
例えば特開昭57−3101号公報記載の様に、制御対
象６へ出力信号を与えている制御装置２内の積算
部８に格納される積分演算結果を伝送部９により
他の制御装置３，４に伝送し、常に待機中の制御
装置３，４の積分演算結果を制御装置２の積分結
果に一致させて、制御装置切換時にバンプが発生
しないようにしている。図中、１０，１２は受信
部、１１，１３は受信部１１，１２で受信したデ
ータを格納するための伝送データ格納部である。

しかし、上述した手段では、信号選択回路５と
して、中間値選択回路（複数の出力信号のうち中
間値を選択して出力する回路）や高値選択回路
（複数の出力信号のうち最高値を選択して出力す
る回路や低値選択回路（複数の出力信号のうち最
低値を選択して出力する回路）を使用している
が、制御対象６が複数個存在する制御システムで
は、伝送されてくる複数の積分演算結果のどれを
採用するかの判定に時間がかかり、多重化制御装
置の制御処理速度が低下するという問題が発生す
る。この状態を第２図を用いて次に説明する。

第２図において、第１図と同一部分には同一符
号を符してその説明を省略する。第１図と第２図
が相違しているのは、端子１₁〜１_oにｎ個の設定
信号SS₁〜SS_oが入力され、ｎ個の制御対象６₁〜
６_oが存在し、各制御対象６₁〜６_oからそれぞれ
プロセス信号PS₁〜PS_oが各制御装置２，３，４
に入力され、更に各制御装置２，３，４は、ｎ個
の設定信号SS₁〜SS_oとｎ個のプロセス信号PS₁〜
PS_oを受けて、ｎ個の出力信号を出力し、ｎ個の
信号選択回路５₁〜５_oがそれぞれ１つの出力信号
を選択して対応する制御対象６₁〜６_oに出力して
いることである。

今、端子１₁に入力されている設定信号SS₁に対
応する出力信号を制御対象６₁に与えているのが
制御装置２であるとし、端子１_oに入力されてい
る設定信号SS_oに対応する出力信号を制御対象６_o
に与えているのが制御装置４であるとする。この
様に、各制御対象６₁〜６_oに出力信号を与える制
御装置が異なるのは、各制御装置２〜４へ入力さ
れる設定信号１₁〜１_o及びプロセス信号PS₁〜
PS_oの取込み誤差等に起因して、各制御装置２〜
４が制御対象６₁〜６_o毎に出力する出力信号の値
がわずかに異なり、各信号選択回路５₁〜５_oで一
定の基準に従つて別個に選択されるためである。

第２図に示す例では、前記した積分演算結果の
伝送は、次の様に実行される。まず、制御対象６
_１の制御に関しては、制御装置２の積算部８₁の積
分演算結果を伝送部９₁から他の制御装置３，４
の受信部１０₁，１２₁に伝送する。次に、制御対
象６_oの制御に関しては、制御装置４の積算部１
３_oの積分演算結果を伝送部１２_oから他の制御装
置２，３の受信部１１_o，９_oに伝送する。ここ
で、図中１１₁，１３₁，１０_o，８_oは伝送データ
格納部である。

このように、制御対象６₁〜６_o毎に制御装置の
積分演算結果の伝送方向は異なつてくる。このた
め、一般に制御対象が複数台になると、各制御装
置は制御対象毎に自己の制御装置が信号選択回路
で選択され、制御対象に出力されているか否かを
判定し、かつ、選択されていれば、その制御に関
する積分演算結果を他の制御装置に伝送する必要
がある。出力信号が選択れていなければ、伝送さ
れてくる積分演算結果を採用し、演算処理して制
御信号を出力する。

以上のような理由によつて、制御対象が複数台
になると、制御対象毎に積分演算結果を伝送する
制御装置が異なる。この結果、各制御装置は制御
対象毎に積分演算結果の伝送、受信、及びこれを
判定するための処理に要する時間が大きくなり、
制御処理速度が大幅に低下してしまうのである。

〔発明の目的〕

本発明は以上の点に鑑みなされたものであり、
その目的とするところは、制御対象が複数個ある
多重化制御装置において、制御装置が切り換わつ
たとき、制御信号を形成するときに使用する積分
演算結果を切換え前の積分演算結果と一致させる
処理を高速化して、多重化制御装置の制御処理速
度の低下を防止することにある。

〔発明の概要〕

本発明では、各制御対象に対応する各設定信号
と各制御対象から出力される各プロセス信号とを
周期的に取込み、さらに各制御対象に入力されて
いる各制御信号の基になつた各積分演算結果を認
識して、取込んだ各設定信号と各プロセス信号と
認識した各積分演算結果とを用いて各制御対象毎
に積分演算を行い、上記各積分演算結果を自己の
積分演算結果として格納すると共に、各積分演算
結果から各制御対象毎の制御信号を形成して出力
する複数の制御装置を備え、さらに上記複数の制
御装置の各々から出力される制御対象毎の制御信
号を受信し、受信した複数の制御信号の中から一
つを選択して対応する制御対象に出力する信号選
択回路を制御対象毎に備えた多重化制御装置にお
いて、各制御装置間を接続する伝送路と、各制御
装置が備える伝送部であつて、制御対象毎の積分
演算結果を上記伝送路を介して他の制御装置に送
出する伝送部と、各制御装置が備える受信部であ
つて、上記伝送路を介して送られてくる積分演算
結果を受信する受信部と、各制御装置が備えるデ
ータ格納部であつて、自己の積分演算結果と、上
記受信部が受信した他の制御装置の全ての積分演
算結果とを格納するデータ格納部と、各信号選択
回路から出力されている制御信号が複数の制御装
置のうちのどの制御装置から出力されている格納
であるかを制御対象毎に判定する複数の一致判定
手段と、上記積分演算を行い制御対象毎の制御信
号を形成するときに用いる積分演算結果を定める
手段であつて、上記各制御装置の上記データ格納
部に格納されている積分演算結果の中から、上記
一致判定手段の判定結果に応じて、制御対象毎に
１つの積分演算結果を採用する手段とを設ける。

これにより、制御装置が切り替わつたとき新た
な制御装置は他の制御装置の各制御対象毎の積分
演算結果を保持することになり、自己のデータ格
納部内の各積分演算結果データを使用すること
で、採用する積分演算結果を迅速に決めることが
可能となる。

〔発明の実施例〕

以下添付の図面に示す実施例により、更に詳細
に本発明について説明する。

第３図は本発明の第１の実施例を示すブロツク
図であり、第２図に示す従来例と同一部分には同
一符号を付している。第３図に示す実施例が第２
図に示す従来例と相違しているのは、一致判定回
路２０₁〜20_oが設けられている事である。各一致
判定回路２０₁〜２０_oは、各信号選択回路５₁〜
５_oから各制御対象６₁〜６_oに出力されている出
力信号と各制御装置２〜４の各制御対象６₁〜６_o
毎の出力信号をそれぞれ入力し、各信号選択回路
５₁〜５_oからどの制御装置の出力信号が各制御対
象６₁〜６_oに出力されているかを判定するもので
ある。一致判定回路２０₁〜２０_oは同一構成であ
るから、図示する様に一致判定回路２０₁を例に
とり、その構成を説明する。

一致判定回路２０₁は信号選択回路５₁に入力さ
れる３つの信号と信号選択回路５₁の出力信号の
差をとる減算器２２，２３，２４とこの減算結果
が出力信号電源２８によつてあらかじめ設定され
た基準値よりも小さい値であるか否かを判定する
比較回路２５，２６，２７とから構成されてい
る。減算器２２，２３，２４の減算結果は絶対値
であり、この減算結果が上記基準値以下である場
合にはその減算器に入力される制御装置からの出
力信号が信号選択回路５₁の出力信号であること
を示す。今、制御装置２の出力信号が信号選択回
路５₁から出力されているとすると、比較回路２
５の出力線２９に論理値“１”が立ち、比較回路
２６，２７の出力線３０，３１には論理値“０”
が立つことになる。

この様にして、各信号選択回路５₁〜５_oから各
制御対象６₁〜６_oへ出力されている出力信号が３
つの制御装置２，３，４のうちのどの制御装置か
ら出力されたものであるかを示す情報が、各制御
装置２，３，４に入力される。

第３図において、各制御装置２〜４は、伝送部
１５，１６，１８を介して、各制御対象６₁〜６_o
毎に演算処理した積分演算結果のうち、積算部１
４₁〜１４_o，１７₁〜１７_o，１９₁〜１９_oに格納
される自己の積分演算結果を他の制御装置２〜４
の積算部１４₁〜１４_o，１７₁〜１７_o，１９₁〜１
９_oに伝送する。各積算部１４₁〜１４_o，１７₁〜
１７_o，１９₁〜１９_oの構成は第４図に示すよう
に、自己の制御装置の積分演算結果を格納する部
分と、他の制御装置から伝送されてくる積分演算
結果を格納する部分から成る。ここで、制御系が
３重系でなく、４重系、５重系と冗長個数の場合
は、他の制御装置の積分演算結果を格納する部分
を増加すればよく、逆に２重系のように冗長個数
が少ない場合には他の制御装置の積分演算結果を
格納する部分を減少すればよい。

各制御装置２〜４は、積分演算結果を高速伝送
するため、ループデータ伝送方式を採用すること
が可能である。第５図は、このループデータ伝送
方式による積分演算結果のデータ伝送を示すブロ
ツク図であり、第３図に示す実施例と同一部分に
は同一符号を付している。同図において、入ステ
ーシヨン３２，３３，３４は、各制御装置２，
３，４とループデータ伝送路３５とを接続する機
能を有している。ループデータ伝送方式は、ある
制御装置２〜４から他の制御装置２〜４にデータ
を伝送する場合に、伝送可能か否かを判定する必
要がなく、常にデータをループ的に伝送すればよ
い。このため、積分演算結果の高速伝送が可能と
なるものである。

以上に述べた様に、各制御装置２〜４には、ど
の制御装置の出力信号が各制御対象６₁〜６_oに入
力されているかを示す情報（各一致判定回路２０
_１〜２０_oの出力）と各制御装置２〜４の積分演算
結果とが常に与えられている。その結果、各制御
装置２〜４は、各制御対象６₁〜６_o毎の積分演算
を実行する際に、採用すべき他の制御装置の積分
演算結果を容易に認識して、データとして採用す
ることが可能になる。例えば、前記した様に制御
装置２の出力信号が制御対象６₁に入力されてい
る場合には、制御装置３，４は出力線２９，３１
からこれを認識し、ループデータ伝送によつて各
制御装置３，４の積算部に格納されている制御対
象６₁に対する制御装置２の積分演算結果を採用
すれば良い。このような処理は、制御装置２〜４
内に存在する中央処理ユニツト及びその中央処理
ユニツトを動作させるプログラムによつて実行さ
れる。

以上のように構成することにより、制御対象が
複数台あつても制御対象を制御している制御装置
の積分演算結果を時間遅れなしで採用することが
できるため、多重化制御装置の制御処理速度向上
に寄与することができる。

尚、第３図に示す信号選択回路５₁〜５_oとして
は、高値選択回路や中間値選択回路や低値選択回
路を用いることができる。ここで、高値選択回路
とは、複数の出力信号のうち最高値の出力信号を
選択して出力する回路である。また、中間値選択
回路とは、複数の出力信号のうち中間値の出力信
号を選択して出力する回路である。また、最低選
択回路とは、複数の出力信号のうち最低値の出力
信号を選択して出力する回路である。上記最高値
選択回路、中間値選択回路、最低値選択回路は、
一般に演算増幅器等を用いたコンパレータの組み
合わせによつて、容易に実現することができる。
具体的には、例えば実開昭56−68339号公報に開
示された信号選択装置を応用することができる。

第６図は、上記した実施例における制御装置２
の具体例を示す図である。尚、制御装置３，４も
全く同様の構成を有している。即ち、制御装置２
は、図示する様に、中央処理ユニツト４０と
RAM１４と伝送部１５と、更に、図示していな
い他のハードウエアとから構成されており、一般
の計算機制御装置と同様の構成を有している。そ
して、中央処理ユニツト４０とRAM１４、伝送
部１５、図示しない他のハードウエアとは、アド
レスバス４１とデータバス４２を介して連結され
ている。RAM１４は、第７図に示す様に、積算
部１４₁〜１４_oの他に、中央処理ユニツト４０が
他の演算を実行する場合に使用する記憶領域１４
_０を有している。そして、積算部１４₁は制御対象
６₁に対応するものであり、自己（制御装置２）
の積分演算結果を格納する記憶領域１４₁₁と他の
制御装置（制御装置３，４）の積分演算結果を格
納する記憶領域１４₁₂，１４₁₃とから構成されて
いる。同じく、積算部１４₂は制御対象６₂に対応
するものであり、自己（制御装置２）の積分演算
結果を格納する記憶領域１４₂₁と他の制御装置
（制御装置３，４）の積分演算結果を格納する記
憶領域１４₂₂，１４₂₃とから構成されている。以
下同様の構成を有し、積算部１４_oは制御対象６_o
に対応するものであり、自己（制御装置２）の積
分演算結果を格納する記憶領域１４_o1と他の制御
装置（制御装置３，４）の積分演算結果を格納す
る記憶領域１４_o2，１４_o3とから構成されてい
る。すなわち、積算部１４₁〜１４_oの各々が第４
図に示す構成を有している。

中央処理ユニツト４０は、図示しないROMに
格納されているプログラムを実行する。このプロ
グラムに中央処理ユニツト４０が設定信号SS₁〜
SS_oとプロセス信号PS₁〜PS_oと各積算部１４₁〜
１４_oに格納された積分演算結果の一部を用いて
各制御対象６₁〜６_oに対応するｎ個の出力信号を
作成する手順や、各制御装置２〜４の積分演算結
果のループデータ伝送方式によるサイクリツクを
伝送手順や、各一致判定回路２０₁〜２０_oの出力
に応じて該当する積分演算結果を採用する手順が
書き込まれており、これによつて前記した各動作
が実行される。

第８図は、本発明の第２の実施例を示すブロツ
ク図であり、第３図に示す第１の実施例と同一部
分には同一符号を付してその説明を省略する。第
３図に示す第１の実施例と異なる点は、一致判定
回路２０₁〜２０_oが設けられておらず、どの制御
装置の出力信号が各制御対象６₁〜６_oに入力され
ているかの判断を制御装置２〜４の内部で行なつ
ている点である。

即ち、信号選択回路５₁〜５_oの出力信号は制御
対象６₁〜６_oに出力されると共に各制御装置２〜
４に取込まれる。各制御装置２〜４はこの取込ん
だ出力信号と第７図に示す積算部１４₁〜１４_oの
内容に比例要素を加え合わせた信号すなわち各制
御装置から出力される出力信号とを比較し、一致
した信号に対する制御装置の積分演算結果を採用
する。ここで、例えば信号選択回路５₁から取り
込んだ出力信号と積算部１４₁の内容に比例要素
を加え合わせた信号との比較は、記憶領域１４₁₁
→記憶領域１４₁₂→記憶領域１４₁₃の内容の順に
行われ、一致した時点で比較動作を終了させる。
このようにして、第３図の一致判定回路２０₁〜
２０_oの機能を制御装置２〜４で実行するように
している。

〔発明の効果〕

以上の説明から明らかな様に、本発明によれ
ば、多重化された各制御装置で各制御対象毎に積
分演算して得られる積分演算結果を各制御装置に
伝送し、かつどの制御装置の出力信号が各制御対
象に入力されているかを判断して、各制御装置が
採用すべき積分演算結果を決定する様にしたた
め、各制御装置で採用する積分演算結果をどれに
するかの判定を迅速に処理することができ、多重
化制御装置の高速処理を可能にすることが可能に
なる。

【図面の簡単な説明】

第１図は従来の制御対象が単一の多重化制御装
置の一例を示すブロツク図、第２図は従来の制御
対象が複数存在する多重化制御装置の一例を示す
ブロツク図、第３図は本発明の第１の実施例を示
すブロツク図、第４図は第３図に示す積算部の内
容を示す説明図、第５図は第３図に示す制御装置
間の積分演算結果の伝送方式を示すブロツク図、
第６図は第３図に示す制御装置の具体例を示すブ
ロツク図、第７図は第６図に示すRAMの記憶領
域の詳細を示す説明図、第８図は本発明の第２の
実施例を示すブロツク図である。 ２，３，４…制御装置、５₁〜５_o…信号選択回
路、６₁〜６_o…制御対象、１４₁〜１４_o，１７₁〜
１７_o，１９₁〜１９_o…積算部、１５，１６，１
８…伝送部、２０₁〜２０_o…一致判定回路、３
２，３３，３４…入ステーシヨン、３５…ループ
データ伝送路。

Claims (1)

1. 【特許請求の範囲】 １ 各制御対象に対応する各設定信号と各制御対
   象から出力される各プロセス信号とを周期的に取
   込み、さらに各制御対象に入力されている各制御
   信号の基になつた各積分演算結果を認識して、取
   込んだ各設定信号と各プロセス信号と認識した各
   積分演算結果とを用いて各制御対象毎に積分演算
   を行い、上記各積分演算結果を自己の積分演算結
   果として格納すると共に、各積分演算結果から各
   制御対象毎の制御信号を形成して出力する複数の
   制御装置を備え、さらに上記複数の制御装置の
   各々から出力される制御対象毎の制御信号を受信
   し、受信した複数の制御信号の中から一つを選択
   して対応する制御対象に出力する信号選択回路を
   制御対象毎に備えた多重化制御装置において、 各制御装置間を接続する伝送路と、 各制御装置が備える伝送部であつて、制御対象
   毎の積分演算結果を上記伝送路を介して他の制御
   装置に送出する伝送路と、 各制御装置が備える受信部であつて、上記伝送
   路を介して送られてくる積分演算結果を受信する
   受信部と、 各制御装置が備えるデータ格納部であつて、自
   己の積分演算結果と、上記受信部が受信した他の
   制御装置の全ての積分演算結果とを格納するデー
   タ格納部と、 各信号選択回路から出力されている制御信号が
   複数の制御装置のうちのどの制御装置から出力さ
   れている制御信号であるかを制御対象毎に判定す
   る複数の一致判定手段と、 上記積分演算を行い制御対象毎の制御信号を形
   成するときに用いる積分演算結果を定める手段で
   あつて、上記各制御装置の上記データ格納部に格
   納されている積分演算結果の中から、上記一致判
   定手段の判定結果に応じて、制御対象毎に１つの
   積分演算結果を採用する手段と を備えていることを特徴とする多重化制御装置。