JPH0476149B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、周辺データ処理サブシステムに係り
コントローラと複数の周辺装置（好ましくはデー
タ記憶装置）との間の電気的及び論理的接続手段
を使用する上述のサブシステムに関する。

〔従来技術〕

ビデオ信号及び複合（ビデオ、オーデイオ及び
制御）信号を記録するには、長年にわたつて、ス
パイラル・トラツクを有するデイスクを使用する
情報担持信号レコーダが用いられてきた。このよ
うなデイスク・レコーダの通常の動作モードにお
いては、再生画像を作り出すために一連のフレー
ムとして画像を提供するようにトランスジユーサ
がデイスク上のスパイラル・トラツクに連続的に
追従する。スパイラル・トラツクの各渦線すなわ
ちターンは、通常、２つのピクチヤー・フレーム
すなわち１つのビデオ像を記憶している（２つの
ビデオ・フレームは１つの像を作り出すように組
み合（インターレース）される）。静止フレーミ
ングすなわち“ストツプ・モーシヨン”は、スパ
イラル走査を中断して、トランスジユーサがスパ
イラルの同一渦線を繰返し走査するようにするか
又は１つの渦線から読出されたビデオ信号をビデ
オ・デイスク・プレーヤから分離した信号バツフ
アに記憶させることにより行われる。米国特許第
4338629号は、ビデオ・デイスクの各回転毎にあ
る渦線から直前の渦線へトランスジユーサをシヤ
ンプさせる特定のストツプ・モーシヨン制御を開
示している。米国特許第4332022号は、ビデオ・
デイスク・プレーヤのための別のストツプ・モー
シヨン制御を開示している。

通常のビデオ再生はビデオ再送のためにスパイ
ラル・トラツク中の一連の渦線の連続走査を必要
とするが、画像を破断（tearing）することなく
ストツプ・モーシヨン制御を使用するには、特別
の制御又はビデオ担持信号の一時記憶が必要であ
る。画像破断を回避する制御例が、米国特許第
4396961号に開示されている。

スパイラル・トラツクの信号フオーマツトは、
上述のようなデイスク媒体を使用するデイスク・
レコーダをうまく動作させるのにきわめて重要で
ある。米国特許第3931457号は、各渦線につき１
つずつ非ビデオ角度セクタを配し且つすべての非
ビデオ・セクタを共通半径線に沿つて配置したビ
デオ・デイスク・フオーマツトを開示している。
非ビデオ・スクタの一部、すなわち非記録領域は
スタートすなわち方向付け領域であり、非ビデ
オ・セクタの別の部分は、対応渦線のアドレスを
記憶する。フレーム同期信号もまた与えられる。
非ビデオ・セクタは、担持像を表示するのに使用
されるデイスプレイの“フライバツク”時間に対
応する。この特許は、また、複数の同心トラツク
及び単一スパイラル・トラツクのどちらでも使用
できることを教示しており、スパイラル・トラツ
クが例示されている。

デイスクの単一スパイラル・トラツクが、スパ
イラル・トラツクの各ターンすなわち各渦線につ
き１つの画像を記憶するビデオ・デイスクに使用
されている一方、データ・レコーダ、特に磁気デ
イスクを使用するものは記憶データのランダム・
アクセスを容易にするためにほとんど同心トラツ
クを使用している。デイスクの記録面は、等しい
角度のデータ記憶セクタに分割され、各セクタ
は、通常、記憶データのほかにトラツク及びセク
タ識別データを有している。多くのデータ記憶デ
イスク・レコーダは、同軸の共に回転する一重な
りのデイスクを使用する。これらのデイスクは、
該デイスクに対して半径方向に動くことのできる
共通支持体に取り付けられた複数のヘツドによつ
て同時に走査される。このように、各同軸デイス
クの１つのトラツクは共通支持体を半径方向に動
かすことなくアクセスできる。切換及び制御を行
う電子回路がどのトラツクをアクセスする場合で
あつても、同時に走査される種々のトラツクへの
アクセスは一般に直列である。共通の半径を有す
るすべてのトラツクは“シリンダ・トラツク”と
指称される。このような構成において、１つのシ
リンダ中の１つより多くのトラツクのデータ内容
を１つのデータ・ユニツトとして転送すべき場合
がある。デイスク・レコーダに固有の回転潜在遅
延を回避するために、アイ・ビー・エム・テクニ
カル・デイスクロージヤ・ブルテン（IBM
TECHNICAL DISCLOSURE BULLETIN）、
Vol.13，No.１，1970年６月の第93頁乃至第95頁に
掲載されたデイー・エイ・スチーブンソン（D.
A.Stevenson）著の“回転装置用透明ロール・モ
ード（Transparent Roll Mode for Rotatiry
Device）”という題名の論文に記載されているよ
うないわゆるロール・モードが使用される。この
ロール・モードにおいては、シリンダ中の最初の
トラツクへのアクセスは、転送すべき最初に出合
つたセクタにおいて生じ、次いでそのトラツクの
終端部及び他のすべてのトラツクのデータが転送
され、然る後に、最初に転送されなかつた最初の
トラツクのデータが転送される。この構成は、一
連の同心トラツクを概念的にはらせんと考えるこ
とができる単一トラツクとみなせるようにする電
子的スイツチングを使用する。ロール・モードの
具体化は、“アイ・ビー・エム・ニユーズレター
（IBM Newsletter）”No.GN26−0351、1979年11
月の第79頁及び80頁にも記載されている。

どのデイスク・データ・レコーダにおいても、
制御を簡単にする一方効率的な動作を行うことが
好ましい。光ビデオ・レコーダは、現在の磁気デ
イスク・データ・レコーダより高い記録面密度を
有する。従つて、このような高い面密度を利用す
ることが望まれる。手取り早くこれを実現するに
は、ランダム・アクセス用同心トラツクよりもビ
デオ・レコーダに通常使用されるトラツク・レイ
アウトすなわち単一スパイラル・トラツクを使用
するのが有利である。従つて、データ処理装置と
同様にランダム・アクセスが要求されるデータ記
録に対しては、ビデオ・スパイラル・トラツク・
デイスクを使用して簡単且つ効率的な制御を行う
ことが望まれる。

データ記録デイスク・レコーダの別の重要な点
は、データ記憶デイスクのデータ記憶セクタに対
するアクセスを可能にする電気的及び論理的接続
並びに制御電子装置である。このようなデイス
ク・レコーダの製造においてはコストが常に支配
的なフアクタなので、接続及びこれに関連した制
御電子装置は簡単でなければならない一方、デー
タ容量の増大に対して最大のフレキシビリテイが
あるとともに有利なアクセスが可能なものでなけ
ればならない。ホスト・プロセツサ及び制御ユニ
ツト／コントローラに対する接続は、データ転送
線又はバスに作用的に接続されたいわゆるタグ制
御線を使用していた。米国特許第3303476号は、
また、周辺データ転送のセツトアツプ及び終了の
ためにこのようなタグ制御線を使用することを開
示している。この転送に関連する周辺装置のアド
レスは、データ線を介して周辺装置へ送られる。
米国特許第3303476号は、デイジー・チエイン中
のすべての周辺装置がホスト・プロセツサの１つ
のサブ・チヤネルに接続される“デイジー・チエ
イン”接続を開示している。この特許に開示され
ているシステムにおいては、データは、バス・イ
ン及びバス・アウトと指称される単向データ・バ
スを介して転送される。ホスト・プロセツサと周
辺装置との間で行われるすべてのオペレーシヨ
ン、制御及びデータ転送には、周辺装置が“選
択”されていることが必要である。“選択”とは、
所与の時点において、１つの周辺装置又はデイジ
ー・チエイン接続された周辺装置のうちの唯一の
周辺装置がホスト・プロセツサに対して付勢され
ることをいう。この制限は、デイジー・チエイン
接続された周辺装置が、同時に、いわゆる“フリ
ー・スタンデイング”動作すなわちホストの監視
を必要としない動作を行うのを妨げるものではな
い。このようなフリー・スタンデイング動作の例
としては、テープ・レコーダのテープ巻戻し、デ
イスク・レコーダのトラツクのシーキング、診断
動作をあげることができる。

米国特許第3999163号は、上述の米国特許第
3303476号のタグ線及びデータ・バスに広く対応
する“同期”及び“非同期”と指称される周辺装
置と制御ユニツトとの接続を開示している。この
場合も、周辺動作を１つ及び唯一の周辺装置によ
つて識別する装置選択がなければ、周辺装置と制
御ユニツトとの間には何の動作も生じない。

米国特許第4423480号は、３つの部分を有する
制御ユニツト一周辺装置接続を開示している。こ
の接続の第１部分はデータを転送するものであ
り、第２部分は、データ線（第１部分）の使用を
可能にする周辺装置選択線（セレクト・アウト）
を含むタグ制御線と他のタグ制御線とから成る。
この接続の第３部分は、周辺装置選択とは独立し
た種々の周辺装置による予備動作を可能にする選
択とは独立に制御ユニツトからの指令を同一のデ
イジー・チエイン接続のアドレスされた周辺装置
へ転送する。この構成は、周辺動作のためにアド
レスされた周辺装置を選択する必要なく予備動作
（テープ動作等）と重複して周辺データ転送を行
うことを可能にする。この構成の重要な点は、他
の周辺装置がコントローラ又はホスト・プロセツ
サとのデータ転送のために選択されている間にあ
る周辺装置について予備動作を開始できることで
ある。

〔発明が解決しようとする問題点〕

上述の接続及び制御はフレキシビリテイがあり
進んだものであるが、制御ユニツトと被制御ユニ
ツトとの間の電線数が少く、且つ周辺装置制御に
フレキシビリテイのあるより簡単で低コストの周
辺装置接続が依然として望まれる。構成が簡単で
低コストということは、いわゆるパーソナル・コ
ンピユータを含む低コスト・ホスト・プロセツサ
に接続される周辺サブシステムをうまく構成する
のに重要である。

本発明の目的は、非常に簡単且つ有効な周辺デ
ータ取扱サブシステムを提供することにある。

〔問題点を解決するための手段〕

本発明によるデータ取扱サブシステム、特にデ
ータを記憶するためのものにおいては、コントロ
ーラと周辺装置との間に簡単でフレキシビリテイ
のある相互接続構成が設けられる。かかる構成は
あらゆる種類の周辺装置に適用可能である。この
接続構成は、コントローラから各周辺装置へ個別
的に延びる“個別”接続線を含む。これらの個別
線は、コントローラ及び個々の装置によつて実行
されるべきデータ処理動作を示す信号を搬送す
る。第２の組の線は、“オムニ線（omni lines）”
と指称され、コントローラからすべての装置へ延
びる。このようなオムニ線は、アドレスされた装
置によつて主として実行されるべきデータ処理動
作を示すコントローラから送られた制御情報を搬
送するか、又はコントローラによつて主として実
行されるべきデータ処理動作を示すアドレスされ
た装置から送られる制御情報を搬送する。オムニ
線は、また、どのオムニ接続された装置が各信号
に関連するかを示す装置アドレス情報を搬送す
る。典型例においては、指令信号はコントローラ
によつて装置へ送られ、ステータス又はコントロ
ーラによる動作を要求する他のデータ信号は装置
によつてコントローラへ送られる。第３の組の線
は、アツプカミング・データ処理動作中で該第３
の組の線を使用する周辺装置に個別線を介してコ
ントローラによつて供給される選択信号によつて
付勢される。コントローラ及び装置中の第３の組
の線のための制御回路は、選択線が付勢されたと
きに付勢される。この第３の組の線は、コントロ
ーラと選択された周辺装置との間でデータを転送
するデータ搬送線を含む。この第３の組の線は、
また、例えばデイスク記憶装置の場合、コントロ
ーラへのインデツクス及びセクタ・パルス、コン
トローラから選択された周辺装置へのリトレース
制御信号及びシーク制御信号、選択的リセツト制
御信号、並びに記録されるかそうでなければ周辺
装置によつて処理されるべきデータに時を合わせ
てコントローラから装置へ供給される書込及び消
去ゲート制御又はイネーブル信号のようなタイミ
ング制御信号を搬送する。

本発明を使用する周辺記憶サブシステムの好ま
しい実施例においては、周辺装置はスパイラル記
録トラツクを有する光デイスクと動作するように
された光デイスク・レコーダである。光デイス
ク・レコーダは、コントローラが選択された装置
へリトレース禁止信号を送らない限り、スパイラ
ルの単一渦線を連続的にリトレースする。いわゆ
るインデツクス時間においてリトレース禁止信号
が付勢されている限り、装置はスパイラルに追従
する。コントローラは、光データ記憶デイスクへ
データを記録し且つ該デイスクからデータを読出
すように周辺装置を有効に動作させるだけでな
く、エラー状態からの回復を容易にするために相
互接続構成を介して周辺装置と協動する。コント
ローラは、特にホスト・プロセツサに付属するよ
うに構成される。

典型例においては、コントローラは、各周辺装
置と同様に、プログラムド・マイクロプロセツサ
を含む。この構成は、コストを最小にするために
コントローラから各周辺装置へ延びる線の数は最
小にされるとともに、周辺装置中の論理回路の必
要性を最小にするようにコントローラと周辺装置
との間で制御信号及びデータ信号が送受される。

〔実施例〕

第１図に示された本発明の実施例において、ホ
スト・プロセツサ１０は、コントローラ１１及び
少くとも１つの周辺装置１２を有するデータ記憶
サブシステムに接続されている。第１図に示され
ているように、コントローラ１１には２つの装置
１２がアタツチされている。各装置１２は後述の
ように光データ記憶レコーダである。ホスト・プ
ロセツサ１０は、アプリケーシヨン・プログラム
（図示せず）だけでなく、データの記憶及び検索
のためにデータ記憶装置をアクセスする必要のあ
る一組のオペレーテイング・プログラムを含む。
データ記憶サブシステムへのアクセスは、２つの
オペレーテイング・システム・プログラムによつ
て行われる。第１のものは、DOS１３、すなわ
ちIBMパーソナル・コンピユータ（PC）に使用
されるDOSのようなデイスク・オペレーテイン
グ・システムである。DOS１３は、IOS１４すな
わちホスト・サブシステム相互接続手段１５を介
してコントローラ１１をアクセスする入出力プロ
グラムと協働する。IOS１４は、上述のPCの
BIOSとすることができ、接続手段１５はPC入出
力接続手段とすることができる。

コントローラ１１は、ホスト・プロセツサ１０
をいずれかの装置１２に結合する電子回路の回路
ボードから成り、通常の態様でホスト・プロセツ
サ１０と通信を行うアタツチメント回路２０を含
む。コントローラ・マイクロプロセツサ２１は、
ホスト・プロセツサ１０から発生されたコマンド
並びにトラツク・アドレス及び装置１２のアドレ
ス等のパラメータ・データを受取り、コントロー
ラ１１からホスト・プロセツサ１０ヘステータス
情報を供給するためにバス２２によつてアタツチ
メント回路２０に接続されている。上述のステー
タス情報には、エラー・コンデイシヨン及びビジ
ー・コンデイシヨン等が含まれる。データ回路及
びバツフア２３は、主メモリすなわちホスト・プ
ロセツサ１０のデータ記憶部（図示せず）と回路
２３中のバツフアとの間で信号を転送する公知の
DMA（ダイレクト・メモリ・アクセス）モード
で動作する。回路２３は、また、ホスト・プロセ
ツサ１０中のデータ処理に適したフオームと光デ
イスクの記録に適したフオームとの間でデータを
接続するデータ変調及び復調回路を含む。バス２
４は、アタツチメント回路２０、コントローラ・
マイクロプロセツサ２１並びにデータ回路及びバ
ツフア２３を相互結合する。

オプシヨンとして、デイスク及びテープ記録装
置の分野で周知のようにソフト・セクタード・リ
コード記憶デイスクに信号をフオーマツトするよ
う特別に設計された電子回路から成るフオーム・
コントローラ２５をコントローラ１１に含ませる
ことができる。フオーマツト・コントローラ２５
は、バス２４を介して回路２３及びコントロー
ラ・マイクロプロセツサ２１に結合される。フオ
ーマツト・コントローラ２５は、データ変調回路
を介して装置１２の記録部材（デイスク又はテー
プ）へ独特のフオーマツト信号を供給するために
データ回路及びバツフア２３を制御する。これら
のフオーマツト信号には、データ記録技術分野に
おいて周知のように、前置すなわち同期信号、埋
込トラツク・アドレス、セクタ・アドレス等を含
ませることができる。

装置０及び装置１として示されている周辺装置
１２とコントローラ１１との間の相互接続手段は
３つの論理部に分割される。第１の部分３０は、
コントローラ１１から各装置への個別接続手段
INDを含む。このような個別的接続手段は、装
置選択のため並びに特定の装置ステータス変化に
対して個々の装置によつてコントローラに待機態
勢をとらせるためのものである。個別接続手段を
介して各装置１２に信号が転送されることによ
り、コントローラ及び装置によつて共同してデー
タ処理動作が行われる。第２の部分３１は、オム
ニ接続手段OMNIと指称され、コントローラ１
１をすべての装置１２に接続する。接続手段３１
を介して転送される信号には、制御及びステータ
ス信号を伴う転送元及び転送先を示す装置アドレ
ス信号が含まれる。典型例においては、オムニ接
続手段OMNIは、コントローラ１１又はアドレ
スされた装置１２にデータ処理関連動作を行わせ
ることを要求する所定の制御情報担持信号を転送
する。このような個々のデータ処理動作の結果、
第３接続部分３２すなわち選択装置接続手段を使
用する共同データ処理動作が後に行われる。

選択装置接続手段３２は、コントローラ１１が
個別接続手段３０の１つを使用して装置１２を選
択した後にのみコントローラ１１と装置１２との
間のデータ転送を行う。例えば、参照番号３４は
コントローラ１１から装置０への個別接続手段を
示す。この接続手段は、装置０が選択されたモー
ドでコントローラ１１と動作すべきときに装置０
の選択を可能にする。同様に、参照番号35は、装
置１を選択された装置にして選択された接続手段
３２を使用できるようにするためのコントローラ
１１から装置１への個別接続手段を示す。

各装置１２は同一構成である。装置０は、デイ
スク駆動モータ４１の軸に取外し可能に取付られ
る通常の光デイスク４０（デイスク４０のフオー
マツトは第４図に詳細に示されている）を使用す
る光デイスク・レコーダとして示されている。モ
ータ４１は装置０のフレーム４２に適当に取付ら
れる。ヘツド・アーム４４はフレーム４２に適当
に取り付られたアクチユエータ４３によつて支持
される。ヘツド・アーム４４は、デイスク４０の
スパイラル・トラツクの種々の半径位置をアクセ
スするためにアクチユエータ４３の制御の下にデ
イスク４０の半径方向に動く。同心トラツクを使
用できる。ヘツド・アーム４４は、光デイスク４
０にデータを記録し且つ光デイスク４０からデー
タを読取るために図示された光コンポーネントを
支持する。

記録及びリードバツク光ビームは焦点合せ機構
４６に適当に取り付けられた対物レンズ４５によ
つてデイスク４０上に集められる。対物レンズ４
５は光路４７を介してデイスク４０に光を伝送す
るだけでなく、同じ光路を通る反射光を受取る。
これにより、周知のように、リードバツク・デー
タ検出、焦点合せ及びトラツキング動作が可能に
なる。

光源は単色であることが好ましく、デイスク４
０への信号を記録する書込信号変調手段を含む制
御回路によつて適当に制御され、デイスク４０か
らのデータのリードバツクの間光の強さが減少さ
せられるソリツド・ステート・レーザ５０によつ
て構成されることが好ましい。レーザ５０は、リ
ニアに偏光された単色光ビーム５３を発生し、該
ビームは光学系５４によつて平行にされる（コリ
メートされる）。偏光型ビーム・スプリツタ５５
は光学系５４から平行にされた光を受取り、1/4
波長板５６を介してトラツキング・ミラー５７へ
光を伝送する。ミラー５７は光ビームをデイスク
４０へ伝送するために対物レンズ４５へ向けて光
ビームを反射する。デイスク４０によつて反射さ
れた光は、ミラー５７によつて反射され、1/4波
長板５６を通り、偏光ビーム・スプリツタ５５に
よつて反射され、光路５９を通つて光検出器５８
に到達する。

トラツキング及び焦点合せ制御は、従来知られ
ている技術によつて行うことができる。例えば、
ビーム４７をデイスク４０のトラツクに追従させ
る１つの形態は、制御装置６０によつてミラー５
７を駆動可能に調整するものである。このように
する代りに、焦点合せ装置４６が焦点合せ機能だ
けでなくトラツキング機能も与えられるように対
物レンズ４５に３度の動きを与えることもでき
る。

装置１２中のすべての構成要素の動作は、装置
マイクロプロセツサ７０によつて制御される。装
置マイクロプロセツサ７０は、従来公知の技術に
従つて装置の監視及び制御を実現するマイクロプ
ログラムを含む。装置マイクロプロセツサ７０と
装置０の構成要素との間の制御接続手段は、理解
を簡単にするために簡略化して示されている。制
御線７１は、ヘツド・アーム・アクチユエータ４
３が後述のシーク及びトラツク回路７８から供給
される信号に応答できるように装置マイクロプロ
セツサ７０からヘツド・アーム・アクチユエータ
４３へ延びている。同様に、制御線７２は、デイ
スク回転モータ４１をターン・オン及びターン・
オフさせるために装置マイクロプロセツサ７０か
らデイスク回転モータ４１へ延びている。ある実
施例においては、デイスク４０の回転速度を変化
させることが好ましい。このような場合、装置マ
イクロプロセツサ７０がモータ４１の速度を所要
の態様で変化させる。制御線７３は、焦点合せ機
能を行わせるために装置マイクロプロセツサ７０
と焦点合せ制御装置７４との間に設けられてい
る。実際の焦点合せサーボ・ループは、光検出器
５８によつて線７５を介して焦点合せ制御装置７
４に与えられる焦点合せエラー信号を含む。焦点
合せ制御装置７４は、光ビームをデイスク４０に
集中させ続けるように線７６を介して焦点合せ装
置４６を作動させるために線７５に供給される信
号を分析する。

シーク及びトラツク回路７８は、装置マイクロ
プロセツサ７０によつて線７７を介して供給され
る制御信号によつてトラツク・シークを行うよう
に作動される。例えば、装置マイクロプロセツサ
７０は、スパイラル・トラツクの特定の半径位置
をアクセスすべきことを示す信号をコントローラ
１１から受取る。コントローラ・マイクロプロセ
ツサ２１は、ヘツド・アーム４４の現在位置を求
め、ヘツド・アーム４４の現在の半径位置と所要
位置との間の差を計算する。シークするためのこ
の差は、シーク及びトラツク回路７８に転送さ
れ、これに応じて該回路７８はヘツド・アーム４
４を所要の半径位置へ動かすためにアクチユエー
タ４３を作動する。ヘツドが所要位置に到達する
と、通常のトラツキング制御が開始される。トラ
ツキング制御装置は、対物レンズ４５によつてデ
イスク４０に集中させられている光ビームによつ
て現在走査中のスパイラル・トラツク位置に対す
る光路４７上の光の半径位置を求めるために、検
出器５８から線７９を介してトラツキング・エラ
ー信号を受取る回路７８を含む。トラツキング・
サーボ・ループは、スイツチ８１に選択される制
御装置６０又は機構４６へ線８０を介してシーク
及びトラツク回路７８から制御信号を送ることに
よつて追従するために閉じられる。スイツチ８１
が端子８３にセツトされていると、ミラー５７は
トラツキングを行う。スイツチ８１が線８０と８
２を接続すると、構成要素４６がトラツキングを
行う。実際には、ミラー又は構成要素４６がすべ
てのトラツキングを行う。

さらに、装置コントローラ７０が制御装置５１
にレーザ５０を所要の態様で制御させる制御信号
を線８５を介して送ることによつてレザー５０の
強さ及びオン・オフ状態を制御する。検出器５８
は、レーザ５０から放射される光ビームを自動的
に制御できるように線８６を介してレーザ制御装
置５１に強さ表示信号を供給する。

デイスク４０のためのデータ及びフオーマツト
制御信号はフオーマツト及びデータ回路８７によ
つて発生され検出される。検出器５８は、線８６
及び８８を介してデータ表示信号をデータ回路８
７に供給する。データ回路８７は、制御線８９に
よつて示されているように装置マイクロプロセツ
サ７０によつて監視され管理される。データ回路
８７は、後述のように、感知された信号を、コン
トローラ１１中のデータ回路及びバツフア２３の
復調回路（図示せず）に供給する。

コントローラ１１と装置０との間のデータ転送
は、選択接続手段３２を使用して行われる。装置
マイクロプロセツサ７０は、後述のように個別的
接続手段３４を介して供給されるコントローラ１
１選択信号に応答して、データ回路８７とコント
ローラ１１との間でデータ信号を転送できるよう
にイネーブル制御線９１を介して一組のゲート９
０を付勢する。データ・バス９２は、データ回路
８７をゲート９０中のアナログ・ゲート手段（図
示せず）に接続し、装置マイクロプロセツサ７０
は、後述のように、選択されたモードの間、制御
情報を転送するために、バス９３を介してゲート
９０に接続される。

コントローラ１１は、選択されたモードにおい
て装置と通信する同様な一組の制御装置を有す
る。このような制御装置は、実際の実施例におい
ては種々の回路に分散され、必ずしも選択された
制御とはいえない制御信号によつて付勢される。
例えば、コントローラ・マイクロプロセツサ２１
は、プログラム制御された入力及び出力レジスタ
（図示せず）を有することができる。制御プログ
ラムは、入力／出力レジスタに入力される信号を
決定する。従つて、このようなプログラムは、後
述のゲート動作を行うことができる。ゲート９４
は、上述の動作を実現するために使用できるコン
トローラ１１中の物理的回路と同様に、このよう
なプログラムを論理的に示す。ゲート９４は、コ
ントローラ・マイクロプロセツサ２１から受取ら
れる制御線９５上のイネーブル信号によつて付勢
されるときに選択接続手段３２をコントローラ１
１の内部バスに結合する。付勢されたゲート９４
は、後述の選択されたモード信号を選択された接
続手段３２を介してすべての装置１２のゲート９
０に与える。選択された接続を完了するように各
ゲート９０を付勢するために、１つの及び唯一の
装置１２が個別接続手段３４，３５の選択信号に
よつて付勢される。ゲート９４は、データ回路８
７からのアナログ・リードバツク信号をデータ回
路及びバツフア２３に与えるとともに、後述のフ
オーマツト及び制御信号をコントローラ・マイク
ロプロセツサ２１に与える。

ホスト・プロセツサ１０とコントローラ１１と
の間に設けられる接続手段１５は、典型例におい
ては、異なつたコントローラ及びデータ路を有
し、多数の信号線を使用する。例えば、接続手段
１５は、ホスト・プロセツサ１０にアタツチされ
る周辺データ記憶サブシステムを選択する20ビツ
ト・アドレス・バスを含むことができる。このア
ドレス・バスに加えて、８ビツト又は16ビツト・
データ・バスを使用できる。例えば、読取イネー
ブル線、書込イネーブル線（それぞれ、データを
記憶サブシステムからホスト・プロセツサへ及び
その逆方向へ転送させる）、メモリ読取線、アド
レス・イネーブル線、DMA制御線、割込線及び
リセツト線等従来実用されている制御タグ線も含
ませることができる。

第２図に示されているように、個別接続手段３
０はそれぞれコントローラ１１から装置１２へ延
びる２本の制御線から成る。選択線１００，１０
１は、それぞれ装置０及び１に接続され、コント
ローラ１１から１つの及び唯一の装置１２へ選択
信号を搬送する。選択信号は、付勢されていると
きには、コントローラ１１とのデータ転送のため
に１つ及び唯一選択されていることを選択された
装置１２に対して指示し続ける。上述のように、
装置１２が選択されると、選択接続手段３２がこ
のようなデータ転送を行うために使用される。

個別接続手段３４，３５は、各装置１２からコ
ントローラ１１へ延びる警報（alert）線１０２
及び１０３をそれぞれ含む。警報線１０２及び１
０３は、警報信号を送つている装置１２とコント
ローラ１１との間の共同動作が次に必要であるこ
とを指示するステータス変更を示す信号を各装置
１２からコントローラ１１へ搬送する。各警報信
号は、警報の理由を示すためにコード化できる。
選択信号は、次の共同データ処理動作が保証され
たことを選択された装置１２に示す。

オムニ接続手段３１は、コントローラ１１から
すべてのアタツチされた装置１２へ延びる一対の
信号搬送線１０４及び１０５から成る。線１０４
は、コントローラ１１からすべての装置への制御
信号を搬送するものであり、コントローラ送信
（CT）線と指称される。同様に、線１０５は、い
ずれかの装置１２からコントローラ１１へ例えば
装置ステータスのような制御情報を搬送するもの
であり、装置送信（DT）線と指称される。これ
らの信号のフオーマツトは後に第３図を参照して
説明する。オムニ接続手段３１によつて転送され
る信号は、コントローラ１１のオムニ送信の転送
先又は装置１２のオムニ送信の転送元を示す装置
アドレスである。従つて、各装置１２は、電気回
路又は装置マイクロプロセツサ７０内のプログラ
ムによつて構成されるコマンド及びアドレス・デ
コーダ１０６を含む。感知回路１０７は、ステー
タス情報をDT線１０５を介してコントローラ１
１へ及び装置マイクロプロセツサ７０へ送信する
ためにコマンド及びアドレス・デコーダ１０６又
は装置マイクロプロセツサ７０によつて供給され
る制御信号に応答する。各装置１２は、複数のス
テータス・センサ１１０Ａを含む。これらのセン
サは、線１０５を介したコントローラ１１への記
憶待機伝送のために感知回路１０７へ線１１０を
介して供給される感知線組を発生するようにエラ
ー検出及び訂正回路を含むことができる。感知回
路１０７もまた、装置マイクロプロセツサ７０内
のプログラムで構成することができる。コマンド
及びアドレス・デコーダ１０６が電気回路で構成
される場合、コントローラ１１から線１０４を介
してコマンドが受取られたときに装置マイクロプ
ロセツサ７０に割込を行うために、割込搬送線１
１１が装置マイクロプロセツサ７０へ延びる。コ
ントローラ１１から発生されたコマンドを受取つ
た後、デコーダ１０６及び装置マイクロプロセツ
サ７０は、一組の制御線１１２，１１３を介して
協働し、現在の状態に従つた装置１２にとつて必
要な動作を行う。

選択接続手段３２は、コントローラ１１とすべ
ての装置１２との間に最も多くの線を有する。各
装置１２の各組のゲート９０は、各線毎に別個の
ゲートを有する。コントローラ１１から装置０へ
延びる選択線１００は装置プロセツサ７０へ延び
る。装置マイクロプロセツサ７０は、連続選択信
号に応答して、線９１を介してイネーブル信号を
供給し、一組のゲート９０内のすべてのゲートを
付勢し、信号線を介して次に述べる信号を転送す
る。デイスク４０から読取られたデータは線１２
０（ケーブルとして図示）を介してコントローラ
１１へ伝送される線は、単一の導体又は並列デー
タ転送のために一組の導体とすることができる。
読取データは、データ回路８７（増幅器、補償回
路等）からバス９２（第１図）内の読取データ線
１２１を介してゲート９０の読取ゲート（別個に
は図示せず）に供給され、線１２０を介してコン
トローラ１１へ送信される。デイスク４０に記憶
されるべき書込データは、コントローラ１１によ
つて書込データ線１２２（ケーブルとして図示）
を介して装置ゲート９０に供給され、然る後に線
１２３（ケーブルとして図示）を介してフオーマ
ツト及びデータ回路８７の一部をなす書込回路１
２４へ送られる。デイスク４０に書込まれるべき
データのゲーテイングは、書込ゲート（WG）信
号と指称されるイネーブル信号によつて行われ
る。この信号は線１２５を介してゲート９０に供
給され、然る後に線１２６を介して書込回路１２
４に送られる。書込ゲート信号は、データ信号が
コントローラ１１によつて選択された装置１２へ
供給されている間付勢されている。伝送中のデー
タに関連したタイミング信号による書込回路１２
４のタイミングは周知である。従つて、回路１２
４（第１図のデータ回路８７の一部）は、デイス
ク４０への記録のためにデータ変調された信号を
線１２９を介してレーザ制御回路５１に伝送す
る。デイスク４０に前に記録されたデータを消去
することが必要なことがある。このため、線１２
７を介して書込ゲート（WG）信号によつて付勢
されるとき、消去データが書込データ線１２２を
介して送られる。これらの信号は、ゲート９０並
びに線１２３を介して与えられる。その他の点で
は、動作はデータの記録と同じである。消去は、
データ保護のためデイスク４０に前に記録された
データの消去を保証するために書込回路１２４内
に別の変調を生じさせる。従つて、選択された信
号が、選択された装置１２とコントローラ１１と
の間のデータ転送をどのようにして可能にするか
が示されている。

データ記録に必要なタイミングに加えて、選択
されたモードが、デイスク４０に記録されるデー
タのフオーマツテイング及びフオーマツテイング
の制御に関連するコントローラ１１と選択された
装置１２との間のデータ信号の転送を可能にす
る。選択された装置１２中のすべての電子制御回
路の選択的リセツトは、コントローラ１１から線
（RST）１３０を介してゲート９０へ搬送される
信号によつて行れる。この信号は、線１３１を介
して選択された装置１２内の装置マイクロプロセ
ツサ７０及びすべての他の電子制御回路に与えら
れる。装置マイクロプロセツサ７０から延びる制
御線１４２はマイクロプロセツサ７０と装置１２
の電子制御回路の種々の構成要素との間の他の接
続を示す。

装置１２の通常の動作モードにおいては、デイ
スク４０のスパイラル・トラツクの単一渦線が連
続的に走査される。このような連続的走査はリト
レースと指称される。特定のコンデイシヨンの下
においては、後述のように、このようなリトレー
シングは、マルチターン・データ転送及びエラー
回復のためのスパイラル・トラツクの選択された
部分の制限され且つ制御された走査を可能にする
ために禁止される。マルチターン・データ転送
は、１つの渦線に記憶できるセクタ数がわずかな
ものであつても、複数のセクタのデータの転送を
含み、デイスク４０の後述のインデツクス・マー
ク２１４（第４図）の走査を含む。リトレーシン
グの通常モードの禁止は、線１３２、選択ゲート
９０及びリトレース禁止（IR）線１３３を介し
て装置マイクロプロセツサ７０に与えられる時に
合わされた制御信号である“リトレース禁止”信
号によつて行われる。装置マイクロプロセツサ７
０はリトレース禁止制御信号に応答して現在の渦
線をリトレースしないようにシーク及びトラツク
回路７８を作動する。

選択された装置１２は、また、デイスク４０に
データを記録しデイスク４０からデータを読取る
のを容易にするためにフオーマツト指示信号（イ
ンデツクス及びセクタ・パルス）をコントローラ
１１へ送る。線１３５はいわゆるインデツクス・
パルス（IP）を搬送し、線１３６はゲート９０
からコントローラ１１へセクタ・パルス（SP）
を搬送する。インデツクス・パルスは、ヘツド・
アーム４４に対するデイスク４０の特定の回転位
置を示すインデツクスすなわち基準位置を表わ
す。デイスク４０のこの点は、２つの隣接した渦
線をはつきりとマーク（demark）する。インデ
ツクス回路１３８は、デイスク４０のインデツク
ス・マークから導出されるインデツクス・パルス
をゲート９０並びに例えば回路８７や装置マイク
ロプロセツサ７０のような装置１２の電子制御回
路の他の要素に与える。インデツクス検出は後に
第９図を参照して説明する。デイスク４０のスパ
イラル・トラツクのすべての隣接渦線間に１つの
インデツクス・パルスが存在する。

スパイラルの各渦線すなわちターンは、セク
タ・マークによつて画定される複数の等しい寸法
のデータ記憶角度セクタに分割される。セクタ回
路１４０は、検出器５８から供給されるセクタ・
マークを検出する。これについては後に第９図を
参照して説明する。検出されたセクタ・パルス
（SP）は、コントローラ１１へ伝送するために線
１３９を介して選択ゲート９０に供給される。コ
ントローラ１１は、データ転送を第３図及び第４
図に示されたデイスク４０のフオーマツトと同期
化をとるために受信セクタ及びインデツクス・パ
ルスを評価する。オプシヨンとして、インデツク
ス・パルス（IP）及びセクタ・パルス（SP）を、
装置マイクロプロセツサ７０のような装置電子制
御回路の他の要素に供給することもできる。回路
１３８，１４０はデータ回路８７の一部である。

サブシステムの動作の詳細説明に入る前に、デ
ータ記憶サブシステムに使用され且つ本発明の理
解に必要な種々の構造について第３図を参照して
説明する。ホスト・プロセツサ１０からコントロ
ーラ１１への制御通信は、いわゆる装置制御ブロ
ツク（DCB）１５０を介して行われ、コマンド
復号及び他の制御動作のためにコントローラ・マ
イクロプロセツサ２１に供給される。後述のよう
に、装置制御ブロツクは、コントローラ・マイク
ロプロセツサ２１中のRAMに記憶される。指令
された機能を論理的に制御するために、各装置制
御ブロツク１５０は装置アドレス１５１を含む。
OPコード１５２は各装置制御ブロツクに含まれ
るコマンドによつて実行されるべき動作を示す。
トラツク・アドレス１５３は、OPコード１５２
に関連したデイスク４０上の第１半径位置を示
す。デイスク４０が指令された機能に関与してい
ないときには、トラツク・アドレス１５３がすべ
てゼロである。同様に、セクタ・アドレス１５４
は、アドレスされた渦線すなわちトラツク・アド
レスのどのデータ記憶セクタがデータ転送又は他
のデイスク４０関連機能のためにアクセスされる
べき最初のセクタかを示す。ブロツク・カウント
１５５は、セクタ・アドレス１５４で示されたセ
クタに続いてアクセスされるべきセクタ数を示
す。ブロツク・カウント１５５は記憶範囲インジ
ケータに匹敵する。シーク再試行ビツト１５６
は、トラツク・シーク・エラーの後にシーク再試
行が行われるか否かを示す。再試行ビツトがゼロ
にリセツトされると、コントローラ１１によつて
所定数のシーク再試行が自動的に行われる。同様
に、読取再試行ビツト１５７は、デイスク４０か
らのデータ読取試行がうまくいかなくかつた場合
すなわち記録データに関連したエラー訂正コード
がデータを訂正できなかつた場合に、読取再試行
を禁止又は指令する。ECCビツト１５８は、能
動状態にセツトされると、そのデータについてエ
ラー検出及び訂正を行うべきでなく、そのエラー
訂正冗長度に従つて該データは訂正することなく
ホスト・プロセツサ１０に送られるべきことを示
す。この後者の動作は磁気デイスク・フアイルに
ついて従来より行われている回復技術である。

角度配向ビツト１５９は、ビツト“ｑ”とも指
称され、異なつた手順に従つた回転すなわち角度
配向を行うようアドレスされた装置１２に指令す
る。ｑ＝０のとき、デイスク４０上のアドレスさ
れたセクタへの回転配向が装置制御ブロツク
（DCB）１５０のレジスタ１５４及び１５３中の
セクタ及びトラツク・アドレスを使用して行われ
る。しかしｑ＝１でコマンドが読取又は読取検査
の場合、｛トラツク・アドレス１５３（DCBター
ゲツト・トラツク）−１｝（これは現在アドレスさ
れているトラツク）すなわちデイスク４０の外周
２１０（第４図）に近い方のターゲツト・トラツ
クのすぐ隣りのトラツクをシークするようコント
ローラ１１からアドレスされた装置１２に指令が
出される。ｑ＝１のときには、コントローラ１１
によつてIR線１３２が付勢されることによりリ
トレースが禁止される。回転位置配向は（ターゲ
ツト・セクタ−１）（これは現在アドレスされて
いるセクタ）に向けて行われる。アドレスされた
セクタが感知ヘツド２１６（第４図）に到着した
ことをコントローラ１１が感知すると、コントロ
ーラ１１は、アドレスされたセクタのデータ位置
２０１，２０３（第３図）及びターゲツト・セク
タのセクタ・マーク位置１９１（第３図）が感知
ヘツド２１６の下を通過するようにデイスク４０
の回転時間を調整する。そして、コントローラ１
１は、ターゲツト・セクタのセクタ・マークを検
出することなくターゲツト・セクタの後述のデー
タ部の開始点を感知する。配向変更レジスタ１６
０は、角度配向を（ターゲツト・セクタ−１）か
ら（ターゲツト・セクタ−２）に変更する単一ビ
ツト“Ｐ”を含む。後述のように、変更はエラー
回復のためにも使用できる。レジスタ１６１はホ
スト・プロセツサ１０に送られるべきデータを感
知するのに必要な範囲を含む。最低でも、２つの
範囲が与えられる。すなわち、全範囲（値＝０）
又は短縮感知範囲（値＝１）が特定される。別の
実施例においては、この範囲には必要な数の感知
バイトを含む。レジスタ１６２はデイスク４０の
各データ記憶セクタに記憶されるべき多数のバイ
トの標識を含む。このデイスク４０に関連したフ
オーマツト・コマンド・パラメータはサブシステ
ムが種々のホスト・プロセツサ中の種々のデー
タ・フオーマツトに適合するのを可能にする。

光デイスク４０は、多量のデータを記憶でき
る。このように記憶されるデータのためのデイレ
クトリはこのようなデータを迅速にアクセスでき
るようにするためにデイスク４０上に記録される
ことが好ましい。デイレクトリ１６５は、この種
のデイレクトリの１つの内容を示す。ネーム・フ
イールドは、光デイスク４０のうちポインタと指
称されるセクタ及びトラツク・アドレスに記憶さ
れるデータ・セツト又はレコードの名前を示す。
指示されたセクタのステータス及び他の制御情報
は、フイールドＦ（“フラグ”の省略名）に記録さ
れる。種々の形態のデイレクトリを使用できる。
デイレクトリに記入されていないデイスク４０の
セクタはアドレス不可能である。セクタが記憶用
データを受取るまで該セクタは記入されない。同
様に、エラー傾向のあるセクタは、このようなセ
クタへの通常のアクセスを防止するためにデイレ
クトリ中には記入されない。

ホスト・プロセツサから発生される種々のコマ
ンドが装置制御ブロツク１５０に記録される。ア
ドレスされた装置１２は選択的にリセツトでき
る。１つの装置１２に読取感知コマンドが与えら
れると、アドレスされた駆動装置及びコントロー
ラ１１に記憶されている累積感知データがホスト
１０に転送される。このような感知データには、
エラー標識、ステータス変更（例えば記録デイス
ク４０がアドレスされた装置１２から除去された
りあるいは装置１２に挿入されたりすること）、
アドレスされた装置がコントローラ１１からコマ
ンドを受取ることができるか否か、感知データを
送つている装置１２のアドレス・コントローラ・
マイクロプロセツサ２１中で割込がイネーブルさ
れているか否か、デイスク４０の種類（寸法、線
形記録密度、トラツク密度、デイスクの記録コー
デイングの特性、書込保護）等が含まれる。読取
検査コマンドは、データがデイスク４０に記録さ
れた直後に通常発せられる。このコマンドによつ
てはデータ記憶サブシステムからホスト・プロセ
ツサ１０へデータは転送されない。コントローラ
はアドレスされた装置１２にちようど記録された
データを読取らせ、コントローラは該データが実
際に読取可能であることを確認する。通常、デー
タ回路８７の動作は、読取検査の間のリードバツ
クの質を通常のリードバツク動作の質より低くで
きるようにエラー傾向コンデイシヨンに変更され
る。検出閾値を単に変更することによつて上記エ
ラー傾向コンデイシヨンにされる。読取コマンド
は、デイスク４０上に記録されたデータをホス
ト・プロセツサ１０に転送するようにサブシステ
ムに指令する。同様に、書込コマンドはホスト・
プロセツサ１０から供給されるデータをデイスク
４０に記録するように指令する。シーク・コマン
ドはアドレスされた装置１２にそのヘツド・アー
ム４４をスパイラル・トラツクの特定の渦線に動
かすように指令する。診断コマンドも使用され
る。読取抑制コマンドは、エラー検出及び訂正冗
長度とともにデータをホスト・プロセツサ１０へ
転送させるようにする。すなわち、コントローラ
１１の通常の能力が禁止される。デマーク・コマ
ンドは、アドレスされた装置１２中のデイスク４
０のアドレスされたデータ・セクタはデータ記録
又はデータ読取に利用できないことを示す標識を
該アドレスされたデータ・セクタに記録させる。
トラツク・アドレス読取コマンドは、リトレー
ス・モード中にアドレスされた装置１２によつて
現在走査中の渦線すなわちトラツクのアドレスを
転送させる。実際には、別のホスト・プロセツサ
１０のコマンドも使用できる。

装置制御ブロツク１５０に含まれる上述のホス
ト・プロセツサ１０から発せられたコマンドを実
行する場合、コントローラ１１はその自身のコマ
ンドを発生し、オムニ接続手段３１を介してアド
レスされた装置１２へ供給する。

コントローラ１１は、装置制御ブロツク１５０
を受取ると、コントローラ・マイクロプロセツサ
２１中のプログラムを介して該コマンドに応答す
る。ホストで発生されたコマンドのコントローラ
１１による実行には、アドレスされた装置１２へ
装置コマンドを与えることが含まれる。これらの
装置コマンドは、すべての装置１２へ延びるコン
トローラ送信（CT）ライン１０４を介してコン
トローラ１１によつて供給される。コントローラ
１１によつて発生されるすべてのコマンドは、ア
ドレスされた装置１２の即座の注意を要求する。
装置コマンドの長さは２バイトから４バイトまで
種々のものがある。このような装置コマンドは他
のものより多くのパラメータ・データを必要と
し、従つて長さが可変である。第３図に示されて
いるように、割込（Ｉ）ビツト１６８は、１にセ
ツトされたとき、装置マイクロプロセツサ７０に
割込をかけ、そうでなければ、アドレスされた装
置７０の装置マイクロプロセツサ７０はコントロ
ーラ１１から送られた装置コマンドを検査する。
装置マイクロプロセツサ７０の割込を必要とする
コマンドの例としては、実時間動作に関連したコ
マンド、例えばあるシーク・コマンド、レーザ・
レベル制御コマンド等をあげることができる。装
置アドレス・フイールド１６９はアドレス中の装
置１２を示す。OPコードは、何の動作を実行す
べきかをアドレスされた装置に示すビツト・パタ
ーンを含む。OPコード１７０のあるものは、指
令された動作を実行するために装置１２に対する
さらに別の情報を必要とする。従つて、パラメー
タ・データ１７１が装置コマンドに含まれる。

装置コマンドのための種々のOPコード１７０
は、次の特定されたフアンクシヨンを含む。正又
は負となり得るシーク・コマンドは、デイスク４
０の中心へ向けて（正シーク）又はデイスク４０
の外周へ向けて（負シーク）ヘツド・アーム４４
へ動かすようアドレスされた装置１２に指令す
る。シークのためのパラメータ・データは、±方
向ビツト１７５（第３図）を含むとともに、トラ
ツク・デルタ・フイールド１７９に横切るべき渦
線の数（デルタ距離）を含む。シークの終了時に
ステータスをレポートすべきか否かはビツト１７
６によつて示される。設定された数の渦線、例え
ば１、４、10等の渦線をシークするために別のシ
ーク・コマンドを用意できる。他のコントローラ
から装置へのコマンドは、デイスク駆動モータ４
１をターン・オン及びターン・オフすること、装
置に装置感知データをコントローラ１１へ送るこ
とを要求する装置ステータスを感知することを含
む。このような装置感知データには、アドレスさ
れた装置１２がコントローラ１１から発生される
別のコマンドを受取る準備をできているか否かを
示すビツト１８６を含むことができる。フイール
ド１８７中のステータス情報は、周知のように、
装置１２の動作ステータスを示す。感知データを
送る装置１２のアドレスはフイールド１８８中で
示され、検出されたエラ・コンデイシヨンはフイ
ールド１８９中で示される。このような感知デー
タはオムニ接続手段３１を介してコントローラ１
１へ送られる。コントローラ１１は、また、アド
レスされた装置１２に実行中の動作に関する別の
情報を送るように要求するだけでなく、アドレス
された装置１２に対し診断テストを実行するよう
に指令し、また警報線をイネーブル及びデイスイ
ネーブルするよう即ちアドレスされた装置１２が
警報信号を送ることを許可し又は許可しないよう
に指令する。“ユーザ・データ”を転送するため
に、フラグ１８３が種々の動作パラメータを示
す。装置１２のアドレスはパラメータ・フイール
ド１８４中で示され、転送されるべきデータの範
囲すなわちブロツク数はフイールド１８５中に示
される。

デイスク４０上のデータ記憶セクタ内に含まれ
る制御情報のフオーマツトには、セクタ・マーク
１９１が含まれる。セクタ・マーク１９１は、各
セクタの開始点における所定期間すなわち周長の
特別の変調パターンとすることができる。前置フ
イールド１９２は、回路２３中の変調及び復調回
路をデイスク４０に記録された信号に周波数及び
位相同期化させる周期信号を有する。アドレス・
マーク１９３は、マークのすぐ次に続くデータ・
フイールドがセクタのアドレスを示すことを表わ
す特別の変調パターンである。このようなアドレ
スには、フイールド１９４中のトラツク・アドレ
ス並びにフイールド１９５中の回転位置すなわち
セクタ・アドレスが含まれる。CRC（サイクリツ
ク冗長度コード）フイールド１９６は、トラツ
ク・アドレス及びセクタ・アドレスのエラー検出
及び訂正冗長度を含む。このような冗長度はアド
レス・セクタ・マークの特別パターンにも適用で
きる。後置１９７は、回路２３の信号タイミン
グ・クロツク（図示せず）、リードバツクの周波
数及び位相同期を行わせる。後置１９７に続くの
は所定周長のギヤツプ２００である。ギヤツプ２
００に続くのは、記録データを含むかデータを含
まないデータ・フイールド２０３である。オプシ
ヨンとして、データがフイールド２０３に書込ま
れているか否かを示すWFビツト２０１が設けら
れる。種々のセクタ中への記録ステータスはデイ
レクトリ１６５に保持されることが好ましい。典
型例においてはデータ・フイールド２０３はエラ
ー検出及び訂正冗長度を記憶する。データ・フイ
ールド２０３が、前に書込みを受け、セクタに記
憶されたデータの忠実な再生を妨げるエラーが検
出された後ちようど書込を受けるか又はちようど
読取が行われる（読取検査）と、セクタ中のデー
タ・フイールド２０３はもはや使用できない。従
つて、セクタは、ギヤツプ２００の後端から始ま
りデータフイールド２０３へ所定距離延びる所定
のデマーク・パターンを供給することによつてデ
マークされる。そのセクタはもはや使用すべきで
ないことを示すデマーク・パターン２０４は回路
２３によつて検出される。セクタがデマークされ
たときには、デイスク４０のデイレクトリ１６５
はそのセクタがデマークされたことを示すように
更新することができる。デマークされたセクタに
関連するデータ・セツトに対して新しく作られる
デイレクトリ・エントリイは、セクタ標識を削除
する。しかし、一旦書込が行われた媒体において
は、より古いデイレクトリが残され、従つて、フ
イールド２０４中のデマーク標識はデータの完全
性のために必要不可欠なものである。

上述のように、各デイスクは、デイスク上の独
特の回転位置すなわちインデツクスを示す単一の
半径インデツクス線を有する。参照番号190はデ
イスク４０に使用されるインデツクス・フオーマ
ツトを示し、該フオーマツトは２つのフイールド
すなわちマーク及びギヤツプ・フイールドを含
む。マーク・フイールドはインデツクス・マーク
とも指称され、セクタ・フオーマツトのセクタ・
マーク１９１に対応する。インデツクス・マーク
の周長がセクタ・マークの周長の２倍となるよう
に同じ変調パターンを使用できる。他の変調即ち
独特のデータ・パターンも使用できる。インデツ
クス・マークに続いて、所定長のギヤツプが設け
られる。このギヤツプは、リトレースを行うため
に現在走査中の渦線の開始点へ光ビーム路４７
（第１図）を戻すことを可能にするいわゆるジヤ
ンピング・ギヤツプである。

第４図は、第３図に示されたフオーマツトを使
用するデイスク４０を示す。デイスク４０は、外
周２１０と内周２１１との間に設けられた半径方
向に延びる環状記録域を有する。非記録領域は外
周の外及び内周の内側へ延びている。

第４図には、デイスク４０のスパイラル・トラ
ツクの２つの渦線すなわち２つの同心トラツクに
相当するものが本発明の説明のために示されてい
る。第１渦線２１２は半径方向外側の渦線であ
り、第２渦線２１３は半径方向内側の渦線であ
る。半径方向に延びるインデツクス・マーク２１
４は、デイスク４０がトラツクジユーサ２１６
（トランスジユーサ２１６は第１図のヘツド・ア
ーム４４の対物レンズ４５に相当する）を通過す
るように矢印２１５の方向に回転するときにトラ
ンスジユーサ２１６によつて感知されるデイスク
４０中の基準点を与える。インデツクス・マーク
２１４に続くのは、ジヤンピングすなわちトラツ
ク・スイツチング・ギヤツプ２１７であり、これ
はヘツド・アーム４４から発射された光ビーム４
７が所与の渦線のリトレースを可能にするために
１つのトラツクすなわち渦線ピツチ動くのに十分
なレーテンシイ・タイムを許容する。例えば、渦
線２１２がリトレース・モードで走査されている
とき、走査はジヤンピング・ギヤツプの直後のデ
ータ・セクタ２１８（DS０）から始まる。ヘツ
ド・アーム４４の光ビーム４７はデータ・セクタ
２１９（DS２１）１つの渦線に追従する。セク
タ２１９はセクタ２１８に対して半径方向に１ト
ラツク・ピツチ内側にある。渦線２１２をリトレ
ースするために、ヘツド・アーム４４の光ビーム
４７は、矢印２２０で示されるように、セクタ２
１９からセクタ２１８へジヤンピング・ギヤツプ
２１７内を半径方向外側へ動く。この動作は、リ
トレースが禁止されるまで通常モードの動作にお
いてデイスク回転につき１回ずつ繰返される。渦
線２１２の部分２１９の走査の後、トラツキング
は単に渦線２１３の部分２２１について続けられ
る。デイスク４０の残りの部分は、それぞれ第３
図のセクタ・フオーマツトを有する複数のデータ
記憶セクタに分割される。データ・セクタは０か
ら21まで番号が付され、デイスクの周方向に等間
隔に設けられる。各データ記憶セクタの開始点
は、第３図のマーク１９１に相当するセクタ・マ
ーク２２５によつて示される。データ記憶セクタ
のためのすべてのセクタ・マークは種々の渦線中
に同数あり、対応する共通半径線上に配置され
る。デイレクトリ１６５は、デイスク４０の半径
方向内側中のデイレクトリ領域２２６中に記憶さ
れることが好ましい。

第５図は、ホスト・プロセツサ１０とアドレス
された装置１２との間のデータ転送を行う動作の
流れを示す。参照番号230は、ホスト・プロセツ
サ１０からの装置制御ブロツク（DCB）１５０
がコントローラ１１によつて受取られたことを示
す。次に、このフローチヤートは、コントローラ
１１がDCB受信に対して応答していることを示
している。DCBは、アドレスされた装置１２に
よつてアクセスされるべきトラツク及びセクタア
ドレス１５３，１５４を示す。コントローラ１１
は、ヘツド・アーム４４が適当な位置にあるか否
かを知らない。従つて、ステツプ231において、
シーク・コマンドが実行される。コントローラ１
１はアドレスされた装置１２を選択し、デイスク
４０から現在のトラツク・アドレスを読取る。次
に、コントローラ１１は、現在のトラツク・アド
レスと受信DCBのトラツク・アドレス１５３と
を比較する。２つのアドレスが等しくなければコ
ントローラ１１は、現在のトラツク・アドレスと
DCBトラツク・アドレス１５３との間の差に等
しいトラツク・デルタ１７９を有する装置シー
ク・コマンドを選択された装置１２に与える。新
たな現在のトラツク・アドレスがDCBトラツ
ク・アドレス１５３に等しくなつたとコントロー
ラ１１が判断するやシークは完了する。シーク完
了前にいくつかのシーク・コマンドが必要なこと
もある。そして、ステツプ232において、ホス
ト・プロセツサ１０との間のデータ転送の準備の
ために、コントローラ１１中のDMA（ダイレク
ト・メモリ・アクセス）回路がセツトアツプされ
る。周知のように、ホスト・プロセツサ１０は前
もつてそれ自身のDMAコントローラをセツトア
ツプしてある。WG線１２５の書込ゲート信号
は、動作がデイスク４０からの読取なのかデイス
ク４０への書込みなのかをアドレスされた装置１
２に示す。アドレスされた装置１２に送られるコ
ントローラ１１のコマンドの中には、アドレスさ
れた装置にレーザ・パワーの調整を命じるレー
ザ・パワー標識（第３図には図示せず）が含まれ
る。

ステツプ232の後、コントローラ２３３は、ス
テツプ233において、ホスト・プロセツサ１０か
完了していない前のコマンドの再試行を指令して
いるか否かを判断する。再試行は、いくつかのエ
ラー・コンデイシヨンのうちのいずれか１つによ
つて行うことができる。セクタ・パルス１９１
（第３図）の捕獲失敗又はインデツクス・パルス
１９０（第３図）の捕獲失敗は、読取又は書込
（記録）動作の失敗をもたらす。この実施例では
ホスト・プロセツサ１０は、公知の再試行手順を
使用する再試行を開始させるプログラムを有す
る。再試行が行われているか否かを判断するため
に、コントローラ１１は、ステツプ233において、
レジスタ１６０（第３図）のｑビツト部を検査す
る。ｑ＝０ならば、再試行コマンドはコントロー
ラ１１によつて実行中ではない。ｑ＝１ならば、
第７図を参照して後述するように、再試行される
べきコマンドがコントローラ１１によつて実行中
である。再試行すなわち“０”コマンドが実行さ
れているとすると（ｑ＝０）、コントローラ１１
はステツプ234へ進み、そうでなければ第７図に
示されている再試行ステツプに進む。

ステツプ234においてデイスク４０が所要の回
転位置に到達したことを検出した後、コントロー
ラ１１は、リトレース禁止を必要とするか否かを
判断する。ステツプ235において、コントローラ
１１は、続いて生じるデータ転送がインデツク
ス・マークの２つの側にセクタを含むか否かを、
すなわちスパイラル・トラツク２１２，２１３の
２つ又はそれ以上の渦線中のセクタにデータを記
憶させるか又は該セクタからデータ読取るべきか
否かを判断する。データ転送の間インデツクス・
マークを通過するときには、リトレースは禁止さ
れる。他のすべての時間、リトレース禁止信号は
消勢される。データ転送の間にインデツクス２１
４がページングされるときには、コントローラ１
１は、ステツプ236において、IR線１３２を付勢
し、データ転送の間リトレースを禁止するように
アドレスされた装置に命令する。ステツプ240に
おいて、デイスク４０とコントローラ１１との間
でデータ転送が行われる。同じデータが、また、
ホスト・プロセツサ１０に組込まれた公知の
DMA技術を使用してホスト・プロセツサ１０と
コントローラ１１との間でも転送される。コント
ローラ１１中のデータ・バツフア（図示せず）が
このデータ転送に使用される。

デイスクへの書込のためのデータ転送の場合、
コントローラ・マイクロプロセツサ２１が、デイ
スク４０へのデータの書込みを行うデータ転送の
ためにWG線１２５を介して書込ゲート信号を供
給する。データ転送がデイスク４０からのデータ
の読取のためのときには、WG線１２５は付勢さ
れない。アドレスされた装置１２は、書込ゲート
信号を受けて、レーザ５０の強さを記録レベルま
で高める。

アドレスされたセクタのヘツド２１６による走
査がギヤツプ２００（第３図）の終点に到達する
と、セクタ・フオーマツトの予備部、マーク、前
置…後置１９７がステツプ240の第１部分として
読取られ、適当なセクタがアクセス中であるか否
かが険査される。上述の動作が完了すると、ステ
ツプ240において、続いて“ユーザ・データ”が
デイスク４０のデータ速度でコントローラ１１と
デイスク４０との間で転送され、またDMAによ
つてホスト・プロセツサ１０とコントローラ１１
との間でデータ転送が行われる。コントローラ・
マイクロプロセツサ２１はデータ転送を監視する
が制御は行わない。何故なら、それは回路２３に
よつて自動的に行われるからである。データ転送
がうまくいつたものとすると、すなわち、訂正不
可能エラーが無いと、ステツプ241においてリト
レース禁止が除去され、ステツプ242において、
通常のエンド・ステータスがコントローラ１１に
よつてホスト・プロセツサ１０にレポートされ
る。コントローラ・マイクロプロセツサ２１は別
の作業を探す。

ステツプ240中のセクタ・サーチ（データ転送
に関与するセクタについての１つのサーチ）の
間、後に第９図を参照して説明するようにセク
タ・マーク１９１の消失（missing）が検出され
ることがある。このようなセクタ・マークのミス
が検出されると、コントローラ・マイクロプロセ
ツサ２１はステツプ240からパス２４４へ進み、
ブロツク２４５に示されているように、ホスト・
プロセツサ１０に検出されたエラー状態からの回
復を行わせる。このデータ転送コマンドは失敗に
終り、ホスト・プロセツサ１０による再試行が開
始される。ホスト・プロセツサ１０によつて開始
される書込コマンドに対するこのような再試行に
は、消失セクタ・マーク（missing sector
mark）を有する渦線中の特定のセクタをデマー
クすることが含まれる。再試行において、ホス
ト・プロセツサ１０は、再び、書込コマンドのた
めにDCB１５０を送るが、消失セクタ・マーク
を有するセクタ中に記憶されるべきだつたデータ
から開始される。すべての再試行動作はホスト・
プロセツサ１０によつて制御される。読取動作、
すなわちデイスク４０からホスト・プロセツサ１
０へのデータ転送の間、セクタ・マーク消失又は
訂正不可能エラーが生じると、ステツプ245にお
いて、コントローラ・マイクロプロセツサ２１が
感知データをセツトし、それをホスト・プロセツ
サ１０にレポートする。ホスト・プロセツサ１０
は、感知データに応答して、読取抑制コマンドを
発する。これにより、コントローラ１１の回路２
３のエラー検出及び訂正回路の能力を越える可能
性のあるエラー回復のために、セクタのデータが
ホスト・プロセツサ１０に転送される。

第６図は、ホスト・プロセツサ１０がレポート
されたエラー・コンデイシヨンに対して応答して
（パス２６０の開始点）読取検査コマンドに続く
再試行を開始させることを簡単に示す。ホスト・
プロセツサ１０は、ステツプ261において、書込
コマンドを発する。書込コマンドがコントローラ
１１によつて実行され且つアドレスされた装置が
うまく動いているとすると、ステツプ262におい
て読取検査コマンドをコントローラ１１に与える
ことによつて書込の検査を行う。前述のように、
読取検査の場合、エラー傾向コンデイシヨンの
下、書込ステツプ261中で直前に記録されたデー
タが読取られる。読取検査動作がうまくいくと、
ホスト・プロセツサ１０はパス２６３を通つて進
み、他の動作を行う。しかし、エラーが検出され
ると、パス２６４に追従する。ステツプ265にお
いて、行われるべき再試行が決定される。例え
ば、ホスト・プロセツサ１０のプログラマによつ
て再試行が許容されないことが決定される。再試
行が行われないか、予定回数の再試行を行つても
検出エラーから回復しないときには、ステツプ
267においてエラー状態のセクタをデマークする
ことができ、この場合、ステツプ268に示されて
いるように、データは新たなセクタに再書込みさ
れる。データを受取るためのセクタの割込みは本
発明の範囲外であり、従来公知である。特定数
“Ｋ”の再試行が望まれるときには、各読取再試
行は、ステツプ262の読取検査コマンドの再発生
という形で行われる。再試行数がＫに等しくなる
か又は読取検査動作がうまくいくまで読取検査動
作がステツプ262においてホスト・プロセツサ１
０によつてパス２６６に追従して再試行される。
読取検査コマンドではなく読取コマンドを発する
同じプログラムを使用することにより、読取動作
の同様な再試行を行うこともできる。

第７図に示されているように、コントローラ１
１はホスト・プロセツサ１０に指令された再試行
に応答する。第５図のステツプ233が、第７図に
再び示されている。レジスタ１５９の“ｑ”ビツ
ト部は、DCB１５０（第３図）中に具体化され
ている受信コマンドが前に失敗したコマンドの再
試行か否かを判断するために検査される。

ホスト・プロセツサ１０は、コントローラ１１
に発せられた指令の再試行を制御する。ホスト・
プロセツサ１０は、コントローラ１１によつて送
られてきた感知データを自動的に分析できるプロ
グラムを有している。例えば、受信コマンドを実
行中にインデツクス又はセクタ・パルスがコント
ローラ１１によつて検出されなければ、デイスク
４０からデータを読取るため又はデイスク４０に
データを書込むために実行中のコマンドは首尾よ
く完了する。そして、コントローラ１１は、その
結果得られた感知データをホスト・プロセツサ１
０に送る。ホスト・プロセツサ１０は送られてき
た感知データを分析し、そのプログラムによつて
失敗したコマンドの再試行が必要か判断する。再
試行が必要ならば、ホスト・プロセツサ１０は
DCB標識“ｑ”が付勢された状態で新たなDCB
１５０をコントローラ１１へ送る。新たなDCB
１５０は、（DCB１５０セクタ・アドレス中に示
されたターゲツト・セクタ−１）のデイスク・ア
クセスを行うようにコントローラ１１に要求す
る。この実施例においては、レジスタ部１６０は
延長再試行ビツト“Ｐ”を含む。ｑ＝０のとき、
通常コマンド（即ち、非再試行）が示される。ｑ
＝１でＰ＝１のとき、回転的配向は、（ターゲツ
ト・セクタ−２セクタ）である。すなわち、ター
ゲツト・セクタが20ならば、アドレスされるセク
タはセクタ１８である。検出された延長エラー状
態からの回復を行うために後述の再試行動作が行
われる。インデツクス・パルスが検出されなかつ
たことからの再試行は、アドレスされた装置１２
に直前の渦線へジヤンプさせ、アドレスされたセ
クタへ回転配向させるよう指令することを含むイ
ンデツクス・パルス及びセクタ・パルスの双方が
検出されなかつたときには、セクタ回復及びイン
デツクス回復の双方が行われる。

再試行が必要だと（ｑ＝１）判断した後、コン
トローラ１１は、延長された再試行が実行中か判
断するためにステツプ270においてレジスタ１６
０に記憶されている“Ｐ”ビツトを検査する。こ
の実施例においては、２個のセクタ・パルス２２
５（第４図）が検出されない（missing）ときに
のみ延長試行が行われる。２つのセクタ・パルス
が検出されないとき、コントローラ１１は２つの
セクタがターゲツト・セクタに到達するようにタ
イミングをとる。この状態はまれなものと考えら
れるので、延長再試行は付加的回復能力のために
用意される。コントローラ１１の休止時間が満了
すると、コントローラ１１は、ターゲツト・セク
タのデータ部を感知しこれをホスト・プロセツサ
１０へ転送する。この動作には、前置部１９２、
アドレス・マーク、トラツク・アドレス１９４
（第３図）、セクタ番号１９５、CRC１９６及び
後置部１９７を読取ることが含まれる。アドレス
された装置１２のヘツド２１６は、ギヤツプ２０
０を走査し、データ領域２０３に到達する。デイ
スク４０の回転速度が一定なので、２つのセクタ
がトランスジユーサ２１６（第４図）によつて走
査されるのに必要な経過時間は一定であり且つ知
ることができ、従つて、２つの検出できなかつた
マークからの回復を行うことができる。

他方、“Ｐ”ビツト・レジスタ１６０（第３図）
がゼロならば、１つのセクタのみの時間が計られ
る。従つて、アドレスされるセクタは、ステツプ
272において｛（ターゲツト・セクタ）−１｝にセ
ツトされる。また、｛（ターゲツト・セクタ）−１｝
のデータ部及びターグツト・セクタのセクタ・マ
ーク部の間休止するために休止時間がセツトアツ
プされる。コントローラ１１はステツプ271又は
272からステツプ273に進み、アドレスされた装置
１２のシーク及びトラツク回路７８（第２図）を
作動し、ヘツド２１６をアドレスされたトラツク
から（ターゲツト・アドレス−１）のトラツクへ
すなわち記録デイスク４０の外周２１０に近い方
のすぐ隣りのトラツクへジヤンプさせる。次に小
さいアドレスのトラツクすなわち渦線へジヤンプ
すると、アドレスされた装置１２がリトレースす
ることなくインデツクス・マークを通過してトラ
ツク追従することができる。よつて、欠陥セク
タ・マーク又はパルスからの回復だけでなく、イ
ンデツクス・マークが検出されないことからの回
復も、プログラムを追加することなく可能とな
る。（トラツク−１）へのジヤンプが行われると、
コントローラ１１はステツプ274においてIR線１
３２を付勢することによつてリトレースを禁止す
る。今、アドレスされた装置はターゲツト・セク
タへ向けて走査を行つているが、次に小さなアド
レスのトラツクの開始点において、デイスク４０
のトラツク欠陥を一周する。コントローラ１１
は、ステツプ２７５において配向が一致するの
を、すなわち記録セクタ・アドレスがアドレスさ
れたセクタ・アドレスに等しくなるのを待つ。配
向の一致は、上述のように、ターゲツト・セク
タ・アドレスから｛（セクタ）−２｝又は｛（セク
タ）−２｝に対応する。１セクタ再試行の場合、
すなわちＰ＝０の場合、ステツプ281においてコ
ントローラ１１はデータをホスト・プロセツサ１
０に送る前に１セクタ休止する。他方、レジスタ
１６０の“Ｐ”ビツト・パターンが１のときに
は、ステツプ280においてコントローラ１１が配
向一致後２セクタにわたつて休止する。ステツプ
280及び282で行われる休止（time−out）は、周
知のように、マイクロコード化休止であることが
好ましい。休止後、コントローラ１１によつてコ
マンドが実行される。しかし、休止はコントロー
ラ１１中で行われる必要はなく、単安定マルチバ
イブレータ又はアドレスされた装置１２中の装置
マイクロプロセツサ７０によつて実行することが
できる。後者の例の場合、装置マイクロプロセツ
サ７０は線９１を介してゲート９０を消勢する。
そのとき、警報線１０２が付勢され、休止が生じ
たこと及びゲート９０が同時に付勢されたことが
コントローラ１１に示される。

第８図は、コントローラ・マイクロプロセツサ
２１の内部構成を示す。例えばIntel8085マイク
ロプロセツサを含む単一プロセツサ・チツプ３０
０はコントローラ・マイクロプロセツサ２１の心
臓部である。チツプ３００と第８図に示されてい
ない構成要素との通信は、第１図のバス２４への
接続手段を含むバス３０１を介して行われる。プ
ロセツサ・チツプ３００中のリード・オンリ・メ
モリ（ROM）は、コントローラ１１が前述のフ
ローチヤートに示された機能を実行できるように
する機能をプロセツサ・チツプ３００が実行でき
るようにするマイクロプログラム又はプログラミ
ングを含む。コントローラ・マイクロプロセツサ
２１は、また、チツプ３００上に静的RAM（ラ
ンダム・アクセス・メモリ）３０３を有する。
RAM３０３は、プロセツサ１０からコントロー
ラ１１に発せられるコマンドをデータ記憶領域す
なわちレジスタ３０４及び３０５中に記憶する。
DSO0で示される領域３０４は、装置０という番
号が付された装置１２のために受信されたコマン
ドを含み、DSB１で示される領域３０５は装置
１のために受信されたコマンドを記憶する。複数
のDSB１５０（第３図）を記憶するためにホス
ト・プロセツサ１１から２つの装置１２のそれぞ
れに発せられた一連のコマンドを２つの領域３０
４及び３０５中にキユーイングする能力が与えら
れている。一方の装置１２はフリースタンデング
（fieestanding）動作を実行でき、別の装置１２
はデータ転送動作又は別のフリースタンデング動
作を実行できる。この制御の重複は、装置１２の
電気機械的動作によつて生じる遅延を回避する点
においてホスト・プロセツサの動作を容易にす
る。RAM３０３のレジスタ３０６は、アドレス
された装置１２及びコントローラ１１によつてこ
れらの装置の動作に関連して生じる関知データを
記憶する。感知０は装置０の感知データを記憶
し、感知１は装置１の感知データを記憶する。前
述のように、感知データは装置１２からオムニ接
続手段３１を介してコントローラ１１へ送られ
る。コントローラ１１は、装置１２からの感知デ
ータを受取つて、RAM３０３のレジスタ３０６
に記憶し、後にホスト・プロセツサ１０へ送る。
コントローラ１１は、矢印３０７によつて示され
ているように、プロセツサ３００のプログラム実
行の割込を生じさせることができる。割込信号に
は、第１図に示されているように個々の接続手段
３０を介してコントローラ・マイクロ・プロセツ
サ２１に供給される警報信号が含まれる。

第９図は、インデツクス及びセクタ・マークを
検出するためにコントローラ１１の回路２３に設
けられ、また装置１２にも設けることができる電
子回路を示す。図示の実施例において、セクタ・
マーク２２５は所定の持続時間のすなわち所定数
のサイクルの単周波数信号から成る。インデツク
ス・マーク１９０も同じ信号から成るが、セク
タ・マークの２倍の持続時間を有する。各装置１
２は第４図に示されたフオーマツトと調和した動
作を行うように構成されるので、各装置１２は、
感知セクタ及びインデツクス・マークを第９図に
示された回路へゲートする技術において通常行わ
れるようにゲート手段（図示せず）に含まれる。
このようなゲート信号は第９図においては線３１
２の到来RF（無線周波数）パターンとして示され
ている。RFパターンは検出器５８（第２図）か
ら到来する。休止時間タイマ３１０及び３２０は
それぞれ後述のように連続したセクタ及びインデ
ツクス・マークの間の経過時間を計る。どちらか
のタイマの設定時間が満了すると、非検出セクタ
及びインデツクス・マークのために線３１１及び
３１２を介してそれぞれパルス検出不能
（missing pulse）が示される。

線３１２の到来RFパターンに話を戻すと、該
パターンは、インデツクス及びセクタ・マークを
検出するために積分器及び検出器３１３及び３２
３に供給される。積分器及び検出器は、受信した
RFパターンを積分するものであり、読取られた
パターンの長さ及び持続時間を示す受信パターン
中の所定のエネルギ量を検出する閾値検出器を含
んでいる。積分器及び検出器はそれぞれタイマ３
１０及び３２０によつて線３１５及び３２５を介
して付勢される。タイマ３１０及び３２０は、シ
ーク及びトラツク回路７８から線３２８を介して
受取られる非シーク信号によつて設定時間満了と
なるようにイネーブルされる。すなわち、装置１
２がシークしているとき、すなわちヘツド・アー
ム４４がトランスジユーサをターゲツトすなわち
アドレスされたトラツクへ動かすように半径方向
に動いているときに、セクタ及びインデツクス・
マークが読取られない場合である。さらに、タイ
マ３１０は線３１６の予期したセクタ及びインデ
ツクス信号によつて付勢される。この信号は所定
期間の間計時するように、すなわち線３１５にイ
ネーブル信号を供給することによつて到来RFパ
ターン３１２を検出する“ウインドー”を発生す
るようにタイマを付勢する。タイマ３１０の設定
時間が満了したとき積分器及び検出器３１３がセ
クタ・パルスを表すのに十分なRFパターンを検
出していないと、タイマ３１０はセクタ・マーク
表示パルス検出不能信号を線３１１に供給する。
積分器及び検出器３１３は、線３１５の信号によ
り付勢されている間に線３１２において十分な
RFパターンを検出すると、線３１４にセクタ・
マーク表示パルスを線３１４に出力し、この信号
はタイマ３１０をリセツトする。同様に、タイマ
３２０はコントローラ・マイクロプロセツサ２１
から線３２６を介して受取られた予定通りのイン
デツクス・パルス信号によつて付勢され、タイマ
３１０に対して同様に作用する。積分器及び検出
器３２３は線３２５のイネーブル信号及び検出さ
れた十分なRFパターンに応答して、線３２４に
インデツクス表示パルスを出力してタイマ３２０
をリセツトしてそれをターン・オフする。さら
に、インデツクス・パルスはコントローラ・マイ
クロプロセツサ２１に供給される。

第９図には、また、第３図において参照番号
204によつて示されたデマーク・パターンを検出
するデマーク検出回路が示されている。デマー
ク・パターン２０４は特定の信号パターンを有す
る。このデータ・パターンは検出器５８によつて
光学的に検出され、電気信号として線３３１を介
して積分器及び検出器３３０に供給される。積分
器及び検出器３３０は、デマーク・データ・パタ
ーンを検出するためにコントローラ・マイクロプ
ロセツサ２１から線３３２（第１図には図示せ
ず）を介して受取られるデータ・ゲート信号によ
つて付勢される。線３３２のデータ・ゲート信号
は、コントローラ・マイクロプロセツサ２１によ
つて発生され、光学ヘツド２１６（第４図）がタ
ーゲツト・セクタのデータ部２０３を走査する時
間に相当する。すなわち、第３図のギヤツプ２０
０が終了すると、回路２３の公知のギヤツプ検出
回路が配向一致の後にデータ・ゲート信号を供給
するようにコントローラ・マイクロプロセツサ２
１を付勢する。積分器及び検出器３３０は、デマ
ーク・データ・パターンを検出すると、デマーク
されたセクタについてのデータ転送活動は禁止さ
れるべきことを示すデマーク表示信号を線３３３
を介してコントローラ・マイクロプロセツサ２１
に供給する。コントローラ・マイクロプロセツサ
２１はホスト・プロセツサ１０に対して適当な感
知データを出力する。コントローラ・マイクロプ
ロセツサ２１の次に続く動作はデータ処理分野に
おいて公知であり、ここでは説明しない。

次に、トラツク・アドレス・レジスタ１５３中
のDCB１５０（第３図）に示されたアドレスさ
れたトラツクへヘツド・アーム４４を動かすトラ
ツク・シーク動作について説明する。装置１２の
ためのコントローラ１１における読取又は書込コ
マンドを実行する絶対的な最初のステツプとして
のホスト・プロセツサ１０から受取られたシー
ク・コマンドの実行（第５図のステツプ２３１に
示されているようなもの）が第１０図に示されて
いる。第１０図の参照番号340は受信されたホス
ト・データ・コマンドに応答したコントローラ１
１の動作開始を示す。ターゲツト・トラツク
（AT）はステツプ341においてDCB１５０から読
取られ、コントローラ・マイクロプロセツサ２１
のレジスタ（図示せず）に置かれる。コントロー
ラ・マイクロプロセツサ２１においては、ステツ
プ342において、コントローラ１１が走査中のト
ラツクのアドレスすなわち現在アドレスACを記
憶していなければ、コントローラ１１がヘツド２
１６によつて現在走査中のトラツクのアドレスを
読取るようにアドレスされた装置１２（DCB１
５０のレジスタ１５１において示された装置アド
レス）に指令を与える。このアドレスは現在のア
ドレスACである。ステツプ343において、コント
ローラ１１は、コントローラ・マイクロプロセツ
サ２１中においてATとACとを比較する。２つ
のトラツク・アドレスが等しければ、アドレスさ
れた装置１２はすでに所要のトラツクすなわち渦
線に位置している。従つて、コントローラ１１は
シーク完了路３４４に沿つて第５図のステツプ
232に進む。ATとACが等しくなければ、トラツ
ク・シークが行われる。本発明とともに使用され
る装置１２においては、短シークすなわちジヤン
プと長シークという２種類のシークを行うことが
できる。両シークは自立し（free−standing）且
つ独立した装置１２の動作である。アドレスされ
た装置１２によつてどちらのシークを行うべきか
決定するために、コントローラ１１は、ステツプ
345においてターゲツト・アドレス（AT）から
現在のアドレス（AC）を差し引き、それを定数
Ｋ（例えば整数の10）と比較する。差し引き結果
は、正又は負である。正は、ヘツド・アーム４４
の光ビーム４７を半径方向内側に動かさなければ
ならないことを示し、負は光ビーム４４を半径方
向外側に動かさなければならないことを示す。ト
ラツク差がＫより小さければ、ステツプ346にお
いて、短シークが命じられる。短シークは、中間
トラツク・アドレスをチエツクしつつ光ビーム４
７のトラツキング・ミラー５７をトラツクからト
ラツクへステツプ・バイ・ステツプで動かすこと
により、又はターゲツト・トラツクへ向けての所
定の休止（time−out）半径方向動作により行う
ことができる。到達したトラツク・アドレスは読
取られ、ATと比較される。別の短シーク技術
は、シークの間のトラツク交差を計数し、シーク
の完了時に到達したトラツク・アドレスを読取る
ものである。光学データ・レコーダにおける短シ
ークは、ヘツド・アーム４４を動かさずに、例え
ばミラー５７のようなトラツキング機構によつて
レーザ・ビームを単に動かすだけである。この場
合、定数Ｋは、対物レンズ４５の端部において歪
みを受けるレーザ・ビーム４７によつて生じる光
行差に対する検出器５８の適応及び対物レンズ４
５の寸法によつて決定される。長シークは、ステ
ツプ347において行われるように、ヘツド・アー
ム４４の動きを必要とする。長シークのためのシ
ーキング技術は、アルゴリズム制御に関する限り
短シークと同じである。そして、ステツプ342に
おいて、現在アドレスが再びコントローラ１１に
よつて読取られ、AT＝ACとなるまで上述のす
べてのステツプが繰返される。AT＝ACとなる
とシークは完了する。

第１１図は、電子回路によつて実行される装置
１２内のリトレース制御を示す。パルス発生器３
５０は、IR線１３２が消勢されておりリトレー
ス禁止を示していないときに付勢される。第９図
に示された回路から線１３７を介して供給される
インデツク・パルスはパルス発生器３５０を作動
する。これによりパルス発生器３５０は、ビーム
４７を半径方向外側に１トラツク・ピツチ移動さ
せるようにミラー５７を動かすためにシーク及び
トラツク回路７８を作動するべく同回路にパルス
を与える。この動作は第４図において矢印２２０
によつて示されている。リトレースが禁止されて
いないときには、渦線はリトレースされなければ
ならない。これは、インデツクス２１４のある渦
線の終点から渦線の開始点へ１トラツク・ピツチ
だけジヤンプされることによつて行われる。

〔発明の効果〕

以上の説明から明らかなように、本発明によれ
ば、周辺データ処理サブシステムの構成を簡単に
でき、またフレキシビリデイがあるものにするこ
とができる。

【図面の簡単な説明】

第１図は本発明によるデータ記憶サブシステム
の一実施例を示すブロツク図、第２図は第１図に
示されたデータ記憶サブシステムに使用されるコ
ントローラと装置の相互接続を示す結果図、第３
図は第１図に示されたデータ記憶サブシステムに
使用されるコントローラのデータ構成を示す構成
図、第４図は第１図に示されたデータ記憶サブシ
ステムに使用されるデイスク型記録部材のフオー
マツトに示す説明図、第５図はデータ転送を実行
する第１図に示されたコントローラの動作を示す
フローチヤート、第６図は第１図に示されたデー
タ記憶サブシステムによる書込再試行を発生する
ホスト動作を示すフローチヤート、第７図は第１
図に示されたデータ記憶サブシステムによつて検
出され且つ報告される種々のエラー状態からの回
復を行う一連のコントローラ動作を示すフローチ
ヤート、第８図は第１図に示されたデータ記憶サ
ブシステムに使用されるコントローラ・マイクロ
プロセツサを示す概略ブロツク図、第９図は第１
図に示されたデータ記憶サブシステムのインデツ
ク・マーク、セクタ・マーク及びデマークされた
セクタ検出のための回路を示すブロツク図、第１
０図は第１図に示されたデータ記憶サブシステム
のためのトラツク・シーク動作に使用されるコン
トローラ機能を示すフローチヤート、第１１図は
第１図に示されたデータ記憶サブシステムのため
のリトレース制御に関連した装置機能を示すブロ
ツク図である。 １１……コントローラ、１２……周辺装置、２
１……コントローラ・マイクロプロセツサ、２３
……データ回路及びバツフア、３０……個別接続
手段、３１……オムニ接続手段、３２……選択装
置接続手段、３４，３５……個別接続手段、７０
……装置マイクロプロセツサ、８７……データ回
路、９０，９４……ゲート。

Claims (1)

1. 【特許請求の範囲】 １ コントローラと、このコントローラに接続さ
   れる１つ以上の周辺装置を有するデータ処理シス
   テムにおいて、 前記各周辺装置が、所定のデータ処理動作を実
   行するデータ取扱装置と、プログラム制御式の電
   子制御回路とを有し、該電子制御回路が、前記デ
   ータ取扱装置を制御し且つデータを前記データ取
   扱装置へ転送するために前記データ取扱装置に接
   続され、 前記コントローラが、プログラム制御式の電子
   制御回路を有し、該電子制御回路が、前記周辺装
   置の電子回路で用いられる制御情報及び前記デー
   タを前記周辺装置へ転送するものであり、 さらに、 前記コントローラの電子制御回路と前記周辺装
   置の電子制御回路との間で前記データ及び制御情
   報の転送を行うために両電子制御回路を結合する
   接続手段と、 前記周辺装置の１つへ個別的に選択的に選択信
   号を送るために前記コントローラの電子制御回路
   から前記周辺装置の各電子制御回路へ延びるよう
   に前記接続手段中に別個且つ独立に設けられる複
   数の選択接続制御手段と、 前記コントローラの電子制御回路と前記周辺装
   置の電子制御回路との間で前記データを転送する
   ために前記接続手段中に設けられたデータ転送手
   段と、 前記コントローラの電子制御回路と前記周辺装
   置の電子制御回路との間で、後者から前記データ
   取扱装置へのデータ転送のタイミングを定めるタ
   イミング制御信号を転送するために前記接続手段
   中に設けられるタイミング制御信号転送手段と、 前記選択接続制御手段の対応するものから受取
   つた選択信号に応答して、前記接続手段のタイミ
   ング制御信号転送手段及びデータ転送手段と前記
   周辺装置の電子制御回路との間で信号の送受を行
   うために、前記各周辺装置の電子制御回路、前記
   タイミング制御信号転送手段、前記データ転送手
   段及びすべての前記選択接続制御手段に接続され
   るように前記周辺装置中に設けられた周辺装置ゲ
   ート手段と、 前記選択接続手段とは独立に前記１つ以上の周
   辺装置の電子制御回路の全てと前記コントローラ
   の電子制御回路とをつなぐために前記接続手段に
   設けられたオムニ接続制御手段と、 ステータス信号並びに該ステータス信号の転送
   元を前記コントローラの電子制御回路に示す装置
   アドレス情報担持信号を前記選択信号とは独立に
   前記コントローラの電子制御回路に転送するため
   に前記オムニ接続制御手段に接続されるように前
   記周辺装置の電子制御回路に設けられたステータ
   ス回路手段と、 前記オムニ接続制御手段に接続されたすべての
   周辺装置へ前記選択信号とは独立に関連周辺装置
   アドレスとともに周辺装置コマンドを送るために
   前記オムニ接続制御手段に接続されるように前記
   コントローラの電子制御回路に設けられたコマン
   ド手段と、 前記ステータス信号を受取るために前記オムニ
   接続制御手段に接続されるように前記コントロー
   ラの電子制御回路に設けられる手段であつて、受
   取つたステータス信号を評価する手段を有するス
   テータス受信手段と、 前記所定の周辺装置コマンド及び関連周辺装置
   アドレスを受取り前記関連周辺装置アドレスが当
   該周辺装置を示すときに前記周辺装置コマンドに
   応答するために前記オムニ接続制御手段に接続さ
   れ、前記コントローラの電子制御回路と前記周辺
   装置の電子制御回路との間で信号転送を行うよう
   に前記データ転送手段及び前記ステータス回路手
   段を付勢するために前記データ転送手段及び前記
   ステータス回路手段に接続されるように前記周辺
   装置の電子制御回路に設けられるコマンド実行手
   段と、 を具備するデータ処理装置。