JPH047643A - Data discriminating system - Google Patents
Data discriminating systemInfo
- Publication number
- JPH047643A JPH047643A JP2109543A JP10954390A JPH047643A JP H047643 A JPH047643 A JP H047643A JP 2109543 A JP2109543 A JP 2109543A JP 10954390 A JP10954390 A JP 10954390A JP H047643 A JPH047643 A JP H047643A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- pointer
- type
- storage area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子計算機による情報処理システムにおけるデ
ータ識別方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a data identification method in an information processing system using an electronic computer.
記憶領域に複数種類のデータが格納されている場合に、
記憶領域からデータを所定の基準に従って読み込み、そ
れが特定の種類のデータである場合にのみ所定の処理を
行い、それ以外の種類のデータである場合はエラー等と
するような処理がしばしば用いられ、このような処理を
行う場合にデータの種類の識別が必要となる。When multiple types of data are stored in the storage area,
Processing that reads data from a storage area according to predetermined standards, performs predetermined processing only if it is a specific type of data, and treats it as an error if it is other types of data is often used. , When performing such processing, it is necessary to identify the type of data.
従来、このようなデータの種類の識別を行う方式(デー
タ識別方式)としては、次のようなものがあった。Conventionally, there have been the following methods for identifying data types (data identification methods).
■データを割り付ける記憶領域の空間を制限することに
よってデータへのポインタの上位の数ビットを0とし、
そこにデータの種類を示すタグを付与し、データの参照
時にポインタからタグを抽出し、その値からデータの種
類を識別する方式。■ By limiting the storage area space for data allocation, the upper few bits of the data pointer are set to 0,
A method in which a tag indicating the type of data is attached to the data, the tag is extracted from the pointer when the data is referenced, and the type of data is identified from the value.
■データを割り付ける記憶5i31iのアドレスを2の
累乗の整数倍にすることによってデータへのポインタの
下位の数ビットを0にし、そこにデータの種類を示すタ
グを付与し、データの参照時にポインタからタグを抽出
し、その値からデータの種類を識別する方式。■By setting the address of the memory 5i31i to which data is allocated to an integer multiple of a power of 2, the lower several bits of the pointer to the data are set to 0, and a tag indicating the type of data is attached thereto. A method of extracting tags and identifying the type of data from their values.
上述したように、従来のデータ識別方式では、データの
参照時にデータへのポインタに付与されたタグによりデ
ータの種類を識別するようにしていたため、データの参
照毎にタグの抽出および基準値との比較の操作が必要と
なり、その操作に要する処理のために情報処理システム
全体の効率が低下するという欠点があった。As mentioned above, in conventional data identification methods, the type of data is identified by the tag attached to the pointer to the data when the data is referenced. A comparison operation is required, and the efficiency of the entire information processing system is reduced due to the processing required for this operation.
本発明は上記の点に鑑み提案されたものであり、その目
的とするところは、情報処理システム全体の処理効率を
高めることのできるデータ識別方式を提供することにあ
る。The present invention has been proposed in view of the above points, and its purpose is to provide a data identification method that can improve the processing efficiency of the entire information processing system.
本発明は上記の目的を達成するため、2の累乗の大きさ
を単位とした複数種類のデータを記憶領域に動的に割り
付けて処理を行う情報処理システムにおいて、
データを記憶領域に割り付ける際、前記単位の整数倍と
なるアドレスから割り付けると共に、そのデータへのポ
インタのOとなる下位数ビットにそのデータの種類を示
すタグを付与するタグドポインタ手段と、
記憶領域に割り付けられたデータを参照する際、そのデ
ータへのタグドポインタに対してデータの種類に応じた
値を補正して参照するアドレス補正参照手段と、
記憶領域のデータを参照するアドレスが前記単位の整数
倍でない場合に例外を発生するアドレス例外検出手段と
を備えるようにしている。In order to achieve the above object, the present invention provides an information processing system that dynamically allocates and processes multiple types of data in units of power of 2 to storage areas. tagged pointer means that allocates from an address that is an integral multiple of the unit and adds a tag indicating the type of data to the lower several bits of the pointer to the data, and refers to the data allocated to the storage area; address correction reference means that corrects and references a value according to the type of data for the tagged pointer to the data, and an exception when the address that references the data in the storage area is not an integral multiple of the unit. The address exception detection means for generating an address exception is also provided.
本発明のデータ識別方式にあっては、データを記憶領域
に割り付ける際にタグドポインタ手段が2の累乗である
データの大きさの単位の整数倍となるアドレスから割り
付けると共に、そのデータへのポインタのOとなる下位
数ビットにそのデータの種類を示すタグを付与し、記憶
領域に割り付けられたデータを参照する際にアドレス補
正参照手段がそのデータへのタグドポインタに対してデ
ータの種類に応じた値を補正して参照し、記憶領域のデ
ータを参照するアドレスが前記単位の整数倍でない場合
にアドレス例外検出手段が例外を発生する。In the data identification method of the present invention, when allocating data to a storage area, the tagged pointer means allocates from an address that is an integral multiple of the data size unit that is a power of 2, and also points to the data. A tag indicating the type of data is attached to the lower several bits that are O in The address exception detecting means generates an exception when the address that refers to the data in the storage area is not an integral multiple of the unit.
(実施例) 以下、本発明の実施例につき図面を参照して説明する。(Example) Embodiments of the present invention will be described below with reference to the drawings.
第1図は本発明のデータ識別方式を適用した情報処理シ
ステムの一実施例を示す構成図である。FIG. 1 is a block diagram showing an embodiment of an information processing system to which the data identification method of the present invention is applied.
第1図において、本実施例の情報処理システムは、情報
処理システム制御部1と、データ割り付は部21および
タグ付与部22を含むタグドポインタ手段2と、複数種
類のデータAI、A2.B1.01等が格納される記憶
領域3と、データ転送部41およびアドレス補正部42
を含むアドレス補正参照手段4と、アドレス例外検出機
構51および例外処理部52を含むアドレス例外検出手
段5とから構成されている。なお、各部の機能は以下の
動作を通して説明することとする。In FIG. 1, the information processing system of this embodiment includes an information processing system control section 1, a tagged pointer means 2 including a data allocation section 21 and a tagging section 22, and a plurality of types of data AI, A2. A storage area 3 in which B1.01 etc. are stored, a data transfer section 41 and an address correction section 42
and an address exception detection means 5 including an address exception detection mechanism 51 and an exception processing section 52. Note that the functions of each part will be explained through the following operations.
以下、上記の実施例の動作を場合を分けて説明する。Hereinafter, the operation of the above embodiment will be explained for each case.
(1)データ割り付は時
情報処理システム制御部lからデータの割り付けが要求
されると、タグドポインタ手段2のデータ割り付は部2
1が記憶類[3に対し、2の累乗であるデータの大きさ
の単位の整数倍となるアドレスからデータを割り付ける
と共に、タグ付与部22がそのデータへのポインタの0
となる下位数ビットにそのデータの種類を示すタグを付
与する。(1) When data allocation is requested When data allocation is requested from the information processing system control unit l, data allocation of the tagged pointer means 2 is performed by the data allocation unit 2.
1 is a storage type [3], data is allocated from an address that is an integral multiple of the data size unit that is a power of 2, and the tagging unit 22 sets the pointer to the data to 0.
A tag indicating the type of data is attached to the lower several bits.
ここで、例えば、データの大きさの単位(デー夕転送の
単位)を4バイトとすると、データが割り付けられる記
憶領域3のアドレスは4の倍数となる。また、4バイト
以下のアドレスを識別するための下位の2ビツトが0と
なるため、その2ビツトを使って4通りのデータの種類
が識別できる。Here, for example, if the unit of data size (unit of data transfer) is 4 bytes, the address of the storage area 3 to which data is allocated will be a multiple of 4. Furthermore, since the lower two bits for identifying addresses of 4 bytes or less are 0, these two bits can be used to identify four types of data.
そして、例えば、データの種類Aに対してタグを“10
”、データの種類Bに対してタグを“01”というよう
に定めておく。For example, for data type A, the tag is set to "10".
”, and the tag for data type B is set as “01”.
第2図(a)は種類Aのデータに対するタグドポインタ
PIを示したものであり、タグドポインタP1全体から
形式的に示される記憶領域3上のアドレスは、そのデー
タが格納される4バイトの先頭から3バイト目の先頭を
指すことになる。また、第2図ら)は種11Bのデータ
に対するタグドポインタP2を示したものであり、タグ
ドポインタP2全体から形式的に示される記憶領域3上
のアドレスは、そのデータが格納される4バイトの先頭
から2バイト目の先頭を指すことになる。FIG. 2(a) shows the tagged pointer PI for data of type A, and the address on the storage area 3 formally indicated by the entire tagged pointer P1 is the 4-byte address where the data is stored. This will point to the beginning of the third byte from the beginning. In addition, Figure 2 and others) show the tagged pointer P2 for the data of seed 11B, and the address in the storage area 3 formally indicated by the entire tagged pointer P2 is the 4-byte address where the data is stored. It points to the beginning of the second byte from the beginning.
(2)データ参照時
情報処理システム制御部1からデータの参照の要求が発
生すると、アドレス補正参照手段4のアドレス補正部4
2が、情報処理システム制御部1から指定されたデータ
へのポインタ(タグドポインタ)に補正を加える。具体
的には、参照するデータへのタグドポインタの値からデ
ータの種類に応じたタグの値を引くことにより参照アド
レスを得る。すなわち、種類Aのデータのみを処理する
場合、タグドポインタから下位ビットを揃えて10″を
引く。(2) At the time of data reference When a request for data reference is generated from the information processing system control unit 1, the address correction unit 4 of the address correction reference means 4
2 corrects the pointer (tagged pointer) to the data designated by the information processing system control unit 1. Specifically, the reference address is obtained by subtracting the tag value corresponding to the type of data from the value of the tagged pointer to the referenced data. That is, when processing only type A data, the lower bits are aligned and 10'' is subtracted from the tagged pointer.
次いで、補正後のアドレスにより記憶領域3からデータ
を読み込み、正常に読み込みが行われた場合には、デー
タ転送部41が情報処理システム制御部1にデータを転
送する。また、参照アドレスがデータ転送単位の整数倍
でない場合、つまり前述した例では、4の倍数でない場
合には、アドレス例外検出手段5のアドレス例外検出機
構51が動作して例外処理部52により例外が発生し、
読み込みは行われない。Next, data is read from the storage area 3 using the corrected address, and if the reading is performed normally, the data transfer unit 41 transfers the data to the information processing system control unit 1. Further, if the reference address is not an integral multiple of the data transfer unit, that is, in the above example, if it is not a multiple of 4, the address exception detection mechanism 51 of the address exception detection means 5 operates and the exception handling unit 52 handles the exception. occurs,
No reading is done.
しかして、タグドポインタの全体が形式的に示すアドレ
スは、前述の例では、4の倍数であるデータの先頭アド
レスよりデータの種類を示すタグの値だけ後ろを示して
いるため、参照しようとしたデータが所望の種類のデー
タであれば、アドレス補正によって差し引いて得た参照
アドレスはデータの先頭アドレス、つまり、4の倍数と
なり、例外が発生することはない、これに対し、参照し
ようとしたデータが所望の種類以外のデータであれば、
アドレス補正によって差し引いて得た参照アドレスはデ
ータの先頭アドレスと異なるものとなり、4の倍数とな
らないので、例外が発生することになる。これにより、
所望の種類のデータだけを参照することができる。Therefore, in the above example, the address formally indicated by the entire tagged pointer is located after the start address of the data, which is a multiple of 4, by the value of the tag indicating the data type. If the data is of the desired type, the reference address obtained by subtracting it by address correction will be the start address of the data, that is, a multiple of 4, and no exception will occur. If the data is of a type other than the desired one,
The reference address obtained by subtraction through address correction is different from the start address of the data and is not a multiple of 4, so an exception will occur. This results in
Only the desired type of data can be referenced.
以上説明したように、本発明のデータ識別方式にあって
は、データの参照時にデータへのポインタ(タグドポイ
ンタ)にデータの種類に応じた補正を行って実際に参照
を行うだけで、所望の種類のデータであればそのまま読
み込みが行え、他の種類のデータであれば例外が発生し
てその旨が認識できるため、従来のように、データの参
照毎にタグの抽出および基準値との比較の繰作を行って
いた場合に比べて、処理が簡略化され、情報処理システ
ム全体の効率が向上するという効果がある。As explained above, in the data identification method of the present invention, when referring to data, only the pointer to the data (tagged pointer) is corrected according to the type of data and the actual reference is made. If it is data of this type, it can be read as is, and if it is data of other types, an exception will occur and that fact will be recognized. This has the effect of simplifying the processing and improving the efficiency of the entire information processing system compared to the case where comparisons are made repeatedly.
第1図は本発明のデータ識別方式を適用した情報処理シ
ステムの一実施例を示す構成図および、第2図はタグド
ポインタの説明図である。
図において、
1・・・・・・情報処理システム制御部2・・・・・・
タグドポインタ手段
21・・・データ割り付は部
22・・・タグ付与部
3・・・・・・記憶領域
4・・・・・・アドレス補正参照手段
41・・・データ転送部
42・・・アドレス補正部
5・・・・・・アドレス例外検出手段
51・・・アドレス例外検出機構
52・・・例外処理部
Al、A2.Bl、CI・・・データ
PI。
P2・・・タグドポインタFIG. 1 is a block diagram showing an embodiment of an information processing system to which the data identification method of the present invention is applied, and FIG. 2 is an explanatory diagram of a tagged pointer. In the figure, 1... Information processing system control unit 2...
Tagged pointer means 21...Data allocation section 22...Tagging section 3...Storage area 4...Address correction reference means 41...Data transfer section 42... Address correction unit 5...Address exception detection means 51...Address exception detection mechanism 52...Exception processing units Al, A2. Bl, CI...Data PI. P2...Tagged pointer
Claims (2)
を記憶領域に動的に割り付けて処理を行う情報処理シス
テムにおいて、 データを記憶領域に割り付ける際、前記単位の整数倍と
なるアドレスから割り付けると共に、そのデータへのポ
インタの0となる下位数ビットにそのデータの種類を示
すタグを付与するタグドポインタ手段と、 記憶領域に割り付けられたデータを参照する際、そのデ
ータへのタグドポインタに対してデータの種類に応じた
値を補正して参照するアドレス補正参照手段と、 記憶領域のデータを参照するアドレスが前記単位の整数
倍でない場合に例外を発生するアドレス例外検出手段と
を備えたことを特徴とするデータ識別方式。(1) In an information processing system that dynamically allocates and processes multiple types of data in units of power of 2 to storage areas, when allocating data to storage areas, addresses that are integral multiples of the units are tagged pointer means that assigns a tag indicating the type of data to the lower several bits of the pointer to the data and assigns a tag indicating the type of data; address correction reference means for correcting and referencing a value according to the type of data for a pointer; and address exception detection means for generating an exception when an address for referencing data in a storage area is not an integral multiple of the unit. A data identification method characterized by comprising:
グドポインタの値からデータの種類に応じたタグの値を
引いて得たアドレスから実際に参照を行うことを特徴と
した請求項1記載のデータ識別方式。(2) The address correction reference means actually performs reference from an address obtained by subtracting a tag value according to the type of data from a value of a tagged pointer to the data to be referenced. data identification method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2109543A JP2969776B2 (en) | 1990-04-25 | 1990-04-25 | Data identification method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2109543A JP2969776B2 (en) | 1990-04-25 | 1990-04-25 | Data identification method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH047643A true JPH047643A (en) | 1992-01-13 |
| JP2969776B2 JP2969776B2 (en) | 1999-11-02 |
Family
ID=14512919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2109543A Expired - Fee Related JP2969776B2 (en) | 1990-04-25 | 1990-04-25 | Data identification method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2969776B2 (en) |
-
1990
- 1990-04-25 JP JP2109543A patent/JP2969776B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2969776B2 (en) | 1999-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5909579A (en) | Method and apparatus for encoding and decoding delta encoded information to locate live pointers in program data stacks | |
| US4733350A (en) | Improved purge arrangement for an address translation control system | |
| US6581142B1 (en) | Computer program product and method for partial paging and eviction of microprocessor instructions in an embedded computer | |
| US7506129B2 (en) | Memory leak detection | |
| US6496882B2 (en) | Method and system for virtual memory compression in an embedded system | |
| JP2003502732A (en) | An array storing different versions of a data set in separate memory areas and a method for updating a data set in a memory | |
| US6434685B1 (en) | Paged memory management system within a run-time environment | |
| US5519860A (en) | Central processor index sort followed by direct record sort and write by an intelligent control unit | |
| JPS5987566A (en) | Memory access detection method | |
| JP2969776B2 (en) | Data identification method | |
| JPS5994147A (en) | Stack control system | |
| JPH05241936A (en) | Garbage collection processing system and storage device for the system | |
| JP3338466B2 (en) | Main memory access optimization processor | |
| JPS6242249A (en) | Test system for address converter | |
| JPH03125236A (en) | Memory dump collection system | |
| JPH06309236A (en) | Illegal write detecting circuit for memory | |
| JPS62216042A (en) | Memory allocation method for data area | |
| JPH05134909A (en) | Free space search method | |
| JPH01217632A (en) | System for allocating register to data | |
| JPH02308336A (en) | Program execution system | |
| JPH03109642A (en) | Compiling device | |
| JPS61112259A (en) | Control system for cache memory device | |
| JPS60209862A (en) | Address conversion control system | |
| JPH02153432A (en) | Write/readout method for rom | |
| JPS62269249A (en) | Address conversion index buffer device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |