JPH0476505B2 - - Google Patents

Info

Publication number
JPH0476505B2
JPH0476505B2 JP60091335A JP9133585A JPH0476505B2 JP H0476505 B2 JPH0476505 B2 JP H0476505B2 JP 60091335 A JP60091335 A JP 60091335A JP 9133585 A JP9133585 A JP 9133585A JP H0476505 B2 JPH0476505 B2 JP H0476505B2
Authority
JP
Japan
Prior art keywords
conductor
module
conductors
circuit
cuttable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60091335A
Other languages
English (en)
Other versions
JPS6119160A (ja
Inventor
Fueinbaagu Aauingu
Jon Kurausu Chaaruzu
Aiuan Sutooraa Haabaato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6119160A publication Critical patent/JPS6119160A/ja
Publication of JPH0476505B2 publication Critical patent/JPH0476505B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0292—Programmable, customizable or modifiable circuits having a modifiable lay-out, i.e. adapted for engineering changes or repair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/641—Adaptable interconnections, e.g. fuses or antifuses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 Ａ 産業上の利用分野 本発明は、技術変更（EC）及び修理手段を有
する、多チツプの回路モジユールに係り、更に具
体的に云えば、回路モジユールの両方の主要表面
上に配置された切断可能な導体によるEC及び修
理手段を有する、多チツプの回路モジユールに係
る。
Ｂ 開示の概要 本発明は、回路モジユールの両方の主要表面上
に配置された切断可能な導体によるEC及び修理
手段を有する、多チツプの回路モジユールを提供
する。一実施例に於て、両主要表面上の切断可能
な導体を用いて、回路モジユール中の欠陥のある
ピン貫通導体を修理することができる。
Ｃ 従来技術 半導体デバイスのための従来のパツケージに於
ては、モジユール製造後にEC又は修理手段が設
けられた。一般的には、多数のチツプが装着され
るモジユール又は基板中に代替用回路導体が設け
られた。それらの回路導体を１つをEC又は部品
故障のために取換える場合には、チツプを支持し
ているモジユール又は基板の主要表面上に特別に
設けられた接続導体部分（切断可能な導体）を切
断することによつて、不用な回路導体が分離され
る。その分離された不用な回路導体を、別のEC
配線導体によつて取換えることができる。
米国特許第3923359号明細書は、切断可能な導
体がプリント回路板の主要表面上に設けられてい
るEC手段の一例について記載しており、米国特
許第4254445号明細書は、半導体チツプのパツケ
ージについて記載している。
IBMテクカル・デイスクロージヤ・ブレテイ
ン、1978年８月、第957頁の文献は、切断的な導
体をプリント回路板の上面に用い、該回路板を貫
通する絶縁されたピンの底部に取付けられた代替
用接続配線導体を下面に用いている、ECプリン
ト回路板について開示している。
上記の各従来技術例に於ては、EC用の切断可
能な導体がすべて回路板、モジユール、又は基板
の１つの主要表面上にしか配置されていない。従
つて、切断可能な導体に要するすべての空間が上
記の１つの表面に収容されねばならない。更に、
回路板、モジユール、又は基板の両主要表面間を
貫通する貫通導体を、それらに接続されている回
路から完全に電気的に分離して、そのような切断
可能な導体により簡単にバイパスさせることがで
きない。
Ｄ 発明が解決しようとする問題点 本発明の目的は、モジユールの両主要表面に配
置された切断可能な導体によるEC及び修理手段
を有する回路モジユールを提供することである。
Ｅ 問題点を解決するための手段 本発明は、概略的に言えば、複数個の代替用貫
通導体を回路モジユール基板に予備的に組込むと
同時に、これらの貫通導体と端子手段を基板の両
主要表面上に設けた切断可能な導体で接続し、正
規の貫通導体及びその代替用貫通導体の両方共に
欠陥がある場合でも代替接続を可能にする回路モ
ジユールに特徴がある。
本発明によれば、一方の主要表面上に回路手段
又はチツプを有し、他方の表面上に複数の端子手
段を有する回路モジユールは；上記一方の表面上
で上記回路手段に接続された第１の選択的に切断
可能な導体と；上記他方の表面上で各々別々の上
記端子手段第２及び第３の選択的に切断可能な導
体と；上記第１の導体から上記第２の導体へ上記
モジユールを貫通する第１の代替用貫通導体と；
上記第３の導体から上記一方の主表面上の隔離し
たパツドへ上記モジユールを貫通する第２の代替
用貫通体とを含み；上記パツドは、上記第１及び
第２導体の少なくとも一方が切断され且つ上記第
３導体が非切断状態のとき、上記回路手段との間
で代替用配線により接続されるよう構成されてい
る複数の代替用貫通導体を有する。
切断可能な導体が半導体チツプの回路モジユー
ル又は基板の両主要表面上に配置される。従つ
て、EC及び修理手段を設けるために要する主要
表面の領域が減少し、又信号配線導体を切断可能
な導体により電気的に分離してバイパスさせるこ
とができる。更に、基板の両主要表面上に切断可
能な導体を用いて、ピンを取換えることができ
る。
Ｆ 実施例 第２図に於て、回路モジユール１は適当な誘電
体又は絶縁体の材料より成る。例えば、モジユー
ル１は、一連の交互の導電層及び絶縁層より成
る。導電層（図示せず）は、典型的には、表面に
装着された多数のチツプ（例えば、チツプ２）の
ための信号再分配プレーン、電力プレーン、及び
接地プレーンを与える。導体３は、チツプのはん
だボール４を導体５に接続するためにモジユール
１に設けられた信号配線導体の１つである。導体
５及びチツプのECパツド６は通常相互に電気的
に接続されており、例えばレーザー照射により破
壊することができる切断可能な導体７が導体８へ
の接続導体を形成している。信号配線導体９は、
導体８から導体１０への接続導体を形成してい
る。
導体１０は通常、切断可能な導体１１に結合さ
れている。ECパツド１２は、切断可能な導体１
１に接続され、又モジユール１の下面から突出す
るピンに接触しているピン貫通導体１３に接続さ
れている。
信号配線導体９が開放又は短絡を生じたり、回
路の設計変更により除かれたこと等の何らかの理
由により、信号配線導体９を回路から除きたい場
合には、単に切断可能な導体７及び１１を破壊す
るだけで信号配線導体９を除くことができ、修理
の場合には、従来技術に於て周知の如く、別個の
EC配線導体１５を代りに設けることができる。
しかしながら、第２図の従来技術による設計に於
ては、ピン１４に接触している貫通導体１３の故
障を修理することができない。更に、すべての切
断可能な導体がモジユール１の上面に配置されて
いる。
本発明に於ては、必要な数のECパツド及びそ
れらに対応する切断可能な導体がモジユールの上
面及び下面に分けて設けられており、モジユール
毎のチツプ密度が益々高くなる傾向に対応して、
装着されている各チツプに割当てられている、よ
り小さなモジユール表面領域の利用が可能であ
る。第１図は、本発明の一実施例を示す。
前述の如く、第２図に示されている従来技術に
よるモジユールは、該モジユールの上面と、その
下面から突出するピンとの間に、前以つて代替用
信号配線導体を設けられていない。このように修
理の融通がきかないという制約は、第１図の構成
を用いることによつて、除かれる。上面から下面
へ貫通する信号配線導体９′は、モジユールの下
面のECパツド１９に接続されている。第２図に
対応する他の構成素子は、第２図に示した参照番
号にダツシユを付して示されている。第１図の実
施例に於ては、EC及び修理の融通性が増してお
り、ピン貫通導体１３′に故障が生じても、モジ
ユール全体を廃棄する必要はない。これは、信号
配線導体９′に関してEC又は修理が必要である場
合にしか用いられない。前述の場合と同様に、必
要であれば、切断可能な導体７′及び１６を破壊
することにより、信号配線導体９′を分離するこ
とができ、ECパツド６′からECパツド１２′へ
EC配線導体１５′を設けることにより修理するこ
ともできる。
又、この実施例は、貫通導体１３′に開放が生
じた場合にモジユールの下面のECパツドを用い
ることを可能にする。これは、(1)前述の場合と同
様に、欠陥のある信号配線導体９′を切断し、(2)
ECパツド６′からECパツド２１へEC配線導体２
０を接続し、(3)切断可能な導体２４を切断し、(4)
ECパツド２３からECパツド１７へEC配線導体
３０を接続することによつて行われる。
更に、この実施例は、ピンの取換えを可能にし
ボードの技術変更を除くことができる。この取換
えは、(1)切断可能な導体１６及び２６を切断し、
(2)ECパツド１９からECパツド２３へ及びECパ
ツド１７からECパツド２７へEC配線導体２８及
び２９を各々接続することによつて、行われる。
Ｇ 発明の効果 本発明によつて、モジユールの両主要表面に配
置された切断可能な導体によるEC及び修理手段
を有する回路モジユールが得られる。
【図面の簡単な説明】
第１図は信号配線導体のEC及び修理並びにピ
ンの取換えを可能にする本発明の一実施例を示す
断面図、第２図は従来技術による切断可能な導体
のEC手段を有する半導体チツプ・モジユールを
示す断面図である。 １′……回路モジユール、２′……チツプ、４′
……はんだボール、５′……導体、６′，１２′，
１９，２１，２３，２７……ECパツド、７′，１
６，１８，２４，２６……切断可能な導体、３′，
９′……信号配線導体、１３′，２２……ピン貫通
導体、１４′，２５……ピン、１５′，２０，２
８，２９，３０……EC配線導体。

Claims (1)

  1. 【特許請求の範囲】 １ 一方の主要表面上に回路手段を有し、他方の
    主要表面上に複数の端子手段を有する回路モジユ
    ールに於て、 上記一方の主要表面上に配置され上記回路手段
    に接続された第１の選択的に切断可能な導体と、 上記他方の主要表面上に配置され各々別の端子
    手段に接続された第２及び第３の選択的に切断可
    能な導体と、 上記第１の導体から上記第２の導体へ上記モジ
    ユールを貫通する第１の代替用貫通導体と、 上記第３の導体から上記一方の主要表面上の隔
    離したパツドへ上記モジユールを貫通する第２の
    代替用貫通導体とを含み、 上記パツドは、上記第１及び第２導体の少なく
    とも一方が切断され且つ上記第３導体が非切断状
    態のとき、上記回路手段との間で代替用配線によ
    り接続されるよう構成されている複数の代替用貫
    通導体を有する回路モジユール。
JP60091335A 1984-06-29 1985-04-30 回路モジユ−ル Granted JPS6119160A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/626,277 US4546413A (en) 1984-06-29 1984-06-29 Engineering change facility on both major surfaces of chip module
US626277 1984-06-29

Publications (2)

Publication Number Publication Date
JPS6119160A JPS6119160A (ja) 1986-01-28
JPH0476505B2 true JPH0476505B2 (ja) 1992-12-03

Family

ID=24509711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60091335A Granted JPS6119160A (ja) 1984-06-29 1985-04-30 回路モジユ−ル

Country Status (4)

Country Link
US (1) US4546413A (ja)
EP (1) EP0166401B1 (ja)
JP (1) JPS6119160A (ja)
DE (1) DE3577967D1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61131498A (ja) * 1984-11-29 1986-06-19 富士通株式会社 終端回路配線構造
JPS6288346A (ja) * 1985-10-15 1987-04-22 Hitachi Ltd 多層配線基板
JP2712100B2 (ja) * 1986-10-15 1998-02-10 株式会社日立製作所 多層配線基板
JPH0632367B2 (ja) * 1989-01-24 1994-04-27 富士通株式会社 セラミック基板のｉ／ｏパッドの形成方法
US5224022A (en) * 1990-05-15 1993-06-29 Microelectronics And Computer Technology Corporation Reroute strategy for high density substrates
JPH04152558A (ja) * 1990-10-16 1992-05-26 Fuji Electric Co Ltd 圧接型半導体装置
US5220490A (en) * 1990-10-25 1993-06-15 Microelectronics And Computer Technology Corporation Substrate interconnect allowing personalization using spot surface links
US5153408A (en) * 1990-10-31 1992-10-06 International Business Machines Corporation Method and structure for repairing electrical lines
US5243140A (en) * 1991-10-04 1993-09-07 International Business Machines Corporation Direct distribution repair and engineering change system
US5294754A (en) * 1992-12-24 1994-03-15 Iternational Business Machines Corporation Direct write EC single metal layer
JP3330468B2 (ja) * 1995-06-30 2002-09-30 富士通株式会社 配線基板及び半導体装置
US6449170B1 (en) * 2000-08-30 2002-09-10 Advanced Micro Devices, Inc. Integrated circuit package incorporating camouflaged programmable elements
US7299102B2 (en) * 2004-12-02 2007-11-20 Norman Ken Ouchi Method and system for engineering change implementation

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2963626A (en) * 1957-09-10 1960-12-06 Jr Herbert Du Val Control systems and apparatus
US3509268A (en) * 1967-04-10 1970-04-28 Sperry Rand Corp Mass interconnection device
GB1356632A (en) * 1971-07-09 1974-06-12 Plessey Co Ltd Multiplayer printed-circuit boards
FR2404990A1 (fr) * 1977-10-03 1979-04-27 Cii Honeywell Bull Substrat d'interconnexion de composants electroniques a circuits integres, muni d'un dispositif de reparation
US4254445A (en) * 1979-05-07 1981-03-03 International Business Machines Corporation Discretionary fly wire chip interconnection
US4417392A (en) * 1980-05-15 1983-11-29 Cts Corporation Process of making multi-layer ceramic package
US4434321A (en) * 1981-02-09 1984-02-28 International Computers Limited Multilayer printed circuit boards
US4489364A (en) * 1981-12-31 1984-12-18 International Business Machines Corporation Chip carrier with embedded engineering change lines with severable periodically spaced bridging connectors on the chip supporting surface

Also Published As

Publication number Publication date
EP0166401A3 (en) 1987-09-16
EP0166401A2 (en) 1986-01-02
DE3577967D1 (de) 1990-06-28
US4546413A (en) 1985-10-08
JPS6119160A (ja) 1986-01-28
EP0166401B1 (en) 1990-05-23

Similar Documents

Publication Publication Date Title
US6501157B1 (en) Substrate for accepting wire bonded or flip-chip components
US5841191A (en) Ball grid array package employing raised metal contact rings
US4918571A (en) Chip carrier with energy storage means
US5744862A (en) Reduced thickness semiconductor device with IC packages mounted in openings on substrate
EP0073149B1 (en) Semiconductor chip mounting module
US4941033A (en) Semiconductor integrated circuit device
US5414637A (en) Intra-module spare routing for high density electronic packages
JPH06103730B2 (ja) 高密度超小形電子モジュ−ル
EP0226433B1 (en) High density printed wiring board
JPS624863B2 (ja)
JPH0476505B2 (ja)
US5612575A (en) Method of connecting the output pads on an integrated circuit chip, and multichip module thus obtained
US3555364A (en) Microelectronic modules and assemblies
KR100360077B1 (ko) 전도성트레이스와리드프레임리드를결합하는고밀도집적회로조립체
US4949220A (en) Hybrid IC with heat sink
JPS58114498A (ja) 基板
US6340839B1 (en) Hybrid integrated circuit
US6034437A (en) Semiconductor device having a matrix of bonding pads
US6372543B1 (en) Wrap-around interconnect for fine pitch ball grid array
US5640308A (en) Field programmable circuit module
JPH11297872A (ja) 半導体装置
US5691569A (en) Integrated circuit package that has a plurality of staggered pins
EP1547142B1 (en) Selective connection in ic packaging
EP0171783A2 (en) Module board and module using the same and method of treating them
EP0413542A2 (en) Direct mount semiconductor package