JPH0476583B2 - - Google Patents
Info
- Publication number
- JPH0476583B2 JPH0476583B2 JP61170376A JP17037686A JPH0476583B2 JP H0476583 B2 JPH0476583 B2 JP H0476583B2 JP 61170376 A JP61170376 A JP 61170376A JP 17037686 A JP17037686 A JP 17037686A JP H0476583 B2 JPH0476583 B2 JP H0476583B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- wiring
- wiring material
- pattern
- supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【発明の詳細な説明】
〔概要〕
電子部品が実装されたプリント基板に対して半
田付けする場合、プリント基板の所定のパターン
に所定の電位の電源を供給し、配線材の終端の電
位を測定器によつて検出することにより、配線材
の誤接続を防止するようにしたものである。[Detailed Description of the Invention] [Summary] When soldering a printed circuit board on which electronic components are mounted, power of a prescribed potential is supplied to a prescribed pattern of the printed circuit board, and the potential of the terminal end of the wiring material is measured. This system is designed to prevent erroneous connections of wiring materials by detecting this with a device.
〔産業上の利用分野〕
本発明は電子部品が実装されたプリント基板に
対して配線を行う場合の誤配線検出装置に係り、
特に、プリント基板の所定のパターンに電位を印
加し、該電位の変化を配線材側より測定すること
で誤配線の検出を行うようにした誤配線検出装置
に関する。[Industrial Application Field] The present invention relates to a miswiring detection device for wiring a printed circuit board on which electronic components are mounted.
In particular, the present invention relates to a miswiring detection device that detects miswiring by applying a potential to a predetermined pattern on a printed circuit board and measuring changes in the potential from the wiring material side.
LSI素子などの電子部品が実装されたプリント
基板に対して機能追加などの改造を行う場合があ
り、このような場合は配線材による配線が必要と
なり、このような配線は、一般的に、昇降される
ボンデイングチツプを接続すべき所定のパツドに
移動させ配線材の供給が行われることで自動的に
配線材をパツドに接合する装置が用いられてい
る。 There are cases where a printed circuit board on which electronic components such as LSI elements are mounted is modified to add functions, etc. In such cases, wiring using wiring material is required, and such wiring is generally A device is used that automatically joins the wiring material to the pad by moving the bonding chip to be connected to a predetermined pad and supplying the wiring material.
このような配線材はペア線が用いられ、一方を
信号パターンに、他方をグランドパターンにそれ
ぞれ接合することで配線される。 A pair of wires is used for such a wiring material, and wiring is performed by joining one wire to a signal pattern and the other to a ground pattern.
したがつて、このような配線では、信号パター
ンに接続すべき線材をグランドパターンに接合し
たり、また、反対にグランドパターンに接続すべ
き線材を信号パターンに接続したりする誤配線が
生じる。 Therefore, in such wiring, erroneous wiring occurs, such as connecting a wire that should be connected to a signal pattern to a ground pattern, or conversely connecting a wire that should be connected to a ground pattern to a signal pattern.
したがつて、このような誤配線が生じることの
ないようように配線材の接合に際しては、信号パ
ターンに接続すべき線材が確実に信号パターンに
接合されたことが検出されるように形成されてい
る。 Therefore, in order to prevent such erroneous wiring from occurring, when joining wiring materials, the wiring material is formed in such a way that it can be detected that the wire material to be connected to the signal pattern has been reliably joined to the signal pattern. There is.
従来は第3図の従来の説明図に示すように構成
されていた。第3図のaは構成図、b1,b2は
接続図である。
Conventionally, the configuration was as shown in the conventional explanatory diagram of FIG. In FIG. 3, a is a configuration diagram, and b1 and b2 are connection diagrams.
第3図のaに示すように、電子部品3が実装さ
れたプリント基板1の配線すべきバツドに対して
はボビン5に巻き付けられた配線材4が供給さ
れ、ボンデイングチツプ6の降下によつて半田付
けが行われ、半田付け後はプリント基板1のパタ
ーン2とボビン5に巻かれた配線材4の終端とに
抵抗測定器20を接続し、抵抗測定器20による
抵抗値の測定を行うように構成されていた。 As shown in FIG. 3a, the wiring material 4 wound around the bobbin 5 is supplied to the wiring pad of the printed circuit board 1 on which the electronic component 3 is mounted, and the bonding chip 6 is lowered. Soldering is performed, and after soldering, a resistance measuring device 20 is connected to the pattern 2 of the printed circuit board 1 and the terminal end of the wiring material 4 wound around the bobbin 5, and the resistance value is measured by the resistance measuring device 20. It was composed of
このような抵抗測定器20による測定は、b1
に示すように、配線材4の接続が信号パターンに
22に接続されたパツド7−1に行われる場合
は、実装された例えば、LSI素子3−1,Rパツ
ケージ3−2などを介して抵抗値の測定を行うこ
とになる。 Measurement by such a resistance measuring device 20 is performed by b1
As shown in , when the wiring material 4 is connected to the pad 7-1 connected to the signal pattern 22, the resistor is connected via the mounted LSI element 3-1, R package 3-2, etc. The value will be measured.
また、b2に示すように、配線材4の接続がグ
ランドパターンに23に接続されたパツド7−2
に行われる場合は配線材4の抵抗値の測定を行う
ことになる。 In addition, as shown in b2, the wiring material 4 is connected to the pad 7-2 connected to the ground pattern 23.
If the measurement is carried out at the same time, the resistance value of the wiring material 4 will be measured.
この場合、信号パターン22に接続されている
LSI素子3−1は10KΩの抵抗値を有しているた
め、10KΩの抵抗によつてグランドGに接続さ
れ、信号パターン22とグランドパターン23と
の間にはCに示す電気容量が形成される。 In this case, it is connected to the signal pattern 22.
Since the LSI element 3-1 has a resistance value of 10KΩ, it is connected to the ground G through the 10KΩ resistance, and the capacitance shown in C is formed between the signal pattern 22 and the ground pattern 23. .
この配線材4の抵抗値はボビン5巻かれた配線
材4の長さによつて可変であるが、通常、6KΩ
以下である。 The resistance value of this wiring material 4 is variable depending on the length of the wiring material 4 wound on the bobbin 5, but it is usually 6KΩ.
It is as follows.
そこで、グランドパターンに23に対する接続
は抵抗値が6KΩ以下であることで確認すること
ができる。 Therefore, the connection to the ground pattern 23 can be confirmed by checking that the resistance value is 6KΩ or less.
しかし、信号パターン22に対する接続は、電
子部品3が実装されているため、その電子部品3
の抵抗値の単位が大きいと抵抗値の変化により接
続を確認することができが、前述のようにRパツ
ケージ3−2が実装されている場合はその抵抗値
が65Ω程度であるため、抵抗値の変化は測定誤差
の範囲となる。 However, since the electronic component 3 is mounted, the connection to the signal pattern 22 is
If the unit of resistance value is large, the connection can be confirmed by the change in resistance value, but as mentioned above, when R package 3-2 is mounted, the resistance value is about 65Ω, so the resistance value The change in is within the range of measurement error.
したがつて、このような構成では電子部品3が
実装された場合は、特に、抵抗値の小さいRパツ
ケージ3−2が実装された場合には配線材4がパ
ツド7−1に接続されたことを確認することがで
きない問題を有していた。 Therefore, in such a configuration, when the electronic component 3 is mounted, especially when the R package 3-2 with a small resistance value is mounted, it is difficult to connect the wiring material 4 to the pad 7-1. I had a problem where I couldn't confirm.
第1図は本発明の原理ブロツク図である。 FIG. 1 is a block diagram of the principle of the present invention.
第1図に示すように、測定器10には所定電位
の電源を出力する低定電圧発生回路11と、パタ
ーン2に該電源を供給、切断を行う出力遮断回路
12と、該電源の供給電位V1を監視し、異常電
位が生じた時、該出力遮断回路12に切断を指令
する供給電圧異常検出部13と、該供給電位V1
と配線材の終端の検出電位V2とを比較し、比較
結果の出力信号Sによつて誤配線を検出する電位
差検出回路14とを具備すると共に、該供給電位
V1を負電位に形成するようにしたものである。 As shown in FIG. 1, the measuring instrument 10 includes a low constant voltage generation circuit 11 that outputs power at a predetermined potential, an output cutoff circuit 12 that supplies and disconnects the power to the pattern 2, and a supply potential of the power source. a supply voltage abnormality detection unit 13 that monitors V1 and instructs the output cutoff circuit 12 to disconnect when an abnormal potential occurs;
and a detected potential V2 at the end of the wiring material, and a potential difference detection circuit 14 that detects incorrect wiring based on an output signal S as a result of the comparison, and is configured to form the supply potential V1 to a negative potential. This is what I did.
このように構成することによつて前述の問題点
を解決することができる。 With this configuration, the above-mentioned problems can be solved.
即ち、低定電圧発生回路によつて所定のパター
ンに電位を印加し、配線材を接合すべき個所のパ
ツドの電位の変化を電位差検出回路によつて検出
することで接続個所の確認を行うようにし、ま
た、この印加する電位としては負電位を用い、異
常が生じた場合は実装された電子部品を破損させ
ることのないよう供給電圧異常検出部によつて監
視し、異常が生じた場合は直ちに出力遮断回路に
よつて切断されるようにしたものである。
That is, a low constant voltage generation circuit applies a potential to a predetermined pattern, and a potential difference detection circuit detects a change in the potential of the pad where the wiring material is to be bonded, thereby confirming the connection location. In addition, a negative potential is used as the potential to be applied, and if an abnormality occurs, it is monitored by the supply voltage abnormality detection unit to prevent damage to the mounted electronic components. The output is immediately disconnected by the output cutoff circuit.
したがつて、従来のように抵抗値の変化によつ
て配線材の接合されたパツドの確認を行うことで
は抵抗値の小さい電子部品が実装された場合には
確認ができなかつたものを可能にすることができ
る。 Therefore, it is now possible to confirm the bonded pads of wiring materials by checking the change in resistance as in the past, which could not be done when electronic components with low resistance are mounted. can do.
以下本発明を第2図を参考に詳細に説明する。
第2図は本発明による一実施例の説明図である。
全図を通じて、同一符号は同一対象物を示す。
The present invention will be explained in detail below with reference to FIG.
FIG. 2 is an explanatory diagram of an embodiment according to the present invention.
The same reference numerals indicate the same objects throughout the figures.
第2図に示すように、測定器10を低定電圧発
生回路11と、出力遮断回路12と、供給電圧異
常検出部13と、電位差検出回路14とによつて
形成するようにしたもので、その他は前述と同じ
構成である。 As shown in FIG. 2, the measuring instrument 10 is formed by a low constant voltage generation circuit 11, an output cutoff circuit 12, a supply voltage abnormality detection section 13, and a potential difference detection circuit 14. The rest of the configuration is the same as described above.
そこで、配線材を接合すべきパツド7−1,7
−2に接続された信号パターン22またはグラン
ドパターン23に低定電圧発生回路11によつて
出力された電位V1の電源を出力遮断回路12を
介して供給し、その供給電圧の電位V1とボビン
4に巻かれた配線材4の終端の電位V2を電位差
検出回路14によつて比較するようにしたもので
ある。 Therefore, pads 7-1 and 7 to which wiring materials are to be joined
The power supply of the potential V1 outputted by the low constant voltage generation circuit 11 is supplied to the signal pattern 22 or the ground pattern 23 connected to the signal pattern 22 or the ground pattern 23 via the output cutoff circuit 12, and the potential V1 of the supply voltage and the bobbin 4 A potential difference detection circuit 14 compares the potential V2 at the terminal end of the wiring material 4 wound around the wire.
また、この供給電源の電位V1は常に、供給電
圧異常検出部13によつて監視し、異常が生じた
場合は直ちに出力遮断回路12によつて電源の供
給が切断されるように、更に、アラームALの出
力によつて通知するように形成されている。 Further, the potential V1 of this power supply is always monitored by the supply voltage abnormality detection unit 13, and an alarm is further set so that the power supply is immediately cut off by the output cutoff circuit 12 if an abnormality occurs. It is configured to notify by the output of AL.
したがつて、電位V1の異常によつて実装され
た電子部品のLSI素子3−1などを損傷させるこ
とがないように配慮されている。 Therefore, care is taken to prevent damage to the LSI element 3-1, which is a mounted electronic component, due to an abnormality in the potential V1.
この信号パターン22には通常の駆動時、−2V
の電位が供給されるため、測定時には−0.3Vの
電位を供給するようにすると、配線材4が信号パ
ターン22に接続されたパツド7−1に接合され
た時は検出電位V2として−0.30Vが検出され
る。 This signal pattern 22 has -2V during normal driving.
Therefore, if a potential of -0.3V is supplied during measurement, when the wiring material 4 is connected to the pad 7-1 connected to the signal pattern 22, the detected potential V2 is -0.30V. is detected.
また、配線材4が点線で示すようにグランドパ
ターン23に接続されたパツド7−2に接合され
た時は検出電位V2としては、電源の供給側の出
力インピーダンスが1Ωで、検出側の出力インピ
ーダンスが5.1KΩであれば次の(1)式に示す値とな
る。 Furthermore, when the wiring material 4 is connected to the pad 7-2 connected to the ground pattern 23 as shown by the dotted line, the detection potential V2 has an output impedance of 1Ω on the power supply side and an output impedance on the detection side. If is 5.1KΩ, the value is shown in the following equation (1).
V2=−0.39/5.1+(0〜6)×(0〜6)
=0〜0.21V ……(1)
したがつて、電位差検出回路14によつて検出
した電位V2が−0.30Vの時は信号パターン22
に接続されたパツド7−1に接合が行われたこと
であり、0〜0.21Vの時はグランドパターン23
に接続されたパツド7−1に接合が行われたこと
になり、供給電位V1と比較して同一電位である
か、それより低いかによつて配線材4の接合パツ
ドを容易に判別することができる。 V2 = -0.39/5.1 + (0 to 6) x (0 to 6) = 0 to 0.21V ... (1) Therefore, when the potential V2 detected by the potential difference detection circuit 14 is -0.30V, Signal pattern 22
This means that the bond was made to the pad 7-1 connected to the ground pattern 23 when the voltage was 0 to 0.21V.
This means that the bonding has been performed on the pad 7-1 connected to the wiring material 4, and the bonding pad of the wiring material 4 can be easily determined based on whether the potential is the same or lower than the supply potential V1. can.
そこで、電位差を比較した結果を電位差検出回
路14から信号Sを出力するようにすると、信号
Sによつて配線材4の誤配線を検出することがで
きる。 Therefore, by outputting the signal S from the potential difference detection circuit 14 based on the result of comparing the potential differences, it is possible to detect incorrect wiring of the wiring material 4 using the signal S.
以上説明したように、本発明によれば、検出し
た電位差によつて配線材を接合したパツドが所定
の信号パターンまたはグランドパターンに行われ
たかを判別することができる。
As described above, according to the present invention, it can be determined based on the detected potential difference whether the pad to which the wiring material is bonded is connected to a predetermined signal pattern or ground pattern.
したがつて、信号パターンに接合すべき配線材
がグランドパターンに接続されたりする誤配線を
防止することができ、更に、接合が不完全な場合
も検出することができ、配線材の接合の信頼性の
向上が図れ、実用的効果は大である。 Therefore, it is possible to prevent incorrect wiring such as the wiring material that should be bonded to the signal pattern being connected to the ground pattern, and it is also possible to detect incomplete bonding, thereby increasing the reliability of the bonding of the wiring materials. The practical effect is great.
第1図は本発明の原理ブロツク図、第2図は本
発明による一実施例の説明図、第3図は従来の説
明図で、aは構成図、b1,b2は接続図を示
す。
図において、1はプリント基板、2はパター
ン、3は電子部品、4は配線材、5はボビン、6
はボンデイングチツプ、7はパツド、10は測定
器、11は低定電圧発生回路、12は出力遮断回
路、13は供給電圧異常検出部、14は電位差検
出回路を示す。
FIG. 1 is a block diagram of the principle of the present invention, FIG. 2 is an explanatory diagram of an embodiment according to the present invention, and FIG. 3 is an explanatory diagram of a conventional system, where a shows a configuration diagram and b1 and b2 show connection diagrams. In the figure, 1 is a printed circuit board, 2 is a pattern, 3 is an electronic component, 4 is a wiring material, 5 is a bobbin, 6
1 is a bonding chip, 7 is a pad, 10 is a measuring device, 11 is a low constant voltage generating circuit, 12 is an output cutoff circuit, 13 is a supply voltage abnormality detection section, and 14 is a potential difference detection circuit.
Claims (1)
ボビン5に巻き付けられた配線材4と、該配線材
4を該プリント基板1の所定のパツド7に半田付
けするボンデイングチツプ6と、該配線材4の終
端と該プリント基板1の所定のパターン2と間の
導通路を測定する測定器10とを備え、該測定器
10によつて半田付けされた該配線材4の誤配線
を検出する誤配線検出装置であつて、 前記測定器10には所定電位の電源を出力する
低定電圧発生回路11と、前記パターン2に該電
源を供給、切断を行う出力遮断回路12と、該電
源の供給電位V1を監視し、異常電位が生じた
時、該出力遮断回路12に切断を指令する供給電
圧異常検出部13と、該供給電位V1と前記終端
の検出電位V2とを比較し、比較結果の出力信号
Sによつて誤配線を検出する電位差検出回路14
とを具備すると共に、該供給電位V1を負電位に
形成することを特徴とする誤配線検出装置。[Claims] 1. A printed circuit board 1 on which an electronic component 3 is mounted;
A wiring material 4 wound around a bobbin 5, a bonding chip 6 for soldering the wiring material 4 to a predetermined pad 7 of the printed circuit board 1, and a terminal end of the wiring material 4 and a predetermined pattern 2 of the printed circuit board 1. and a measuring device 10 for measuring the conductive path between the wiring member 4 and the wiring member 4. A low constant voltage generation circuit 11 that outputs power at a predetermined potential, an output cutoff circuit 12 that supplies and disconnects the power to the pattern 2, and monitors the supply potential V1 of the power supply, and when an abnormal potential occurs, A supply voltage abnormality detection unit 13 that instructs the output cutoff circuit 12 to disconnect, and a potential difference detection unit that compares the supply potential V1 and the detection potential V2 of the termination and detects incorrect wiring based on the output signal S of the comparison result. circuit 14
What is claimed is: 1. A miswiring detection device comprising the following: and forming the supply potential V1 to a negative potential.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61170376A JPS6326581A (en) | 1986-07-18 | 1986-07-18 | Detecting device for wrong wiring |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61170376A JPS6326581A (en) | 1986-07-18 | 1986-07-18 | Detecting device for wrong wiring |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6326581A JPS6326581A (en) | 1988-02-04 |
| JPH0476583B2 true JPH0476583B2 (en) | 1992-12-04 |
Family
ID=15903791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61170376A Granted JPS6326581A (en) | 1986-07-18 | 1986-07-18 | Detecting device for wrong wiring |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6326581A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5672783B2 (en) * | 2010-06-11 | 2015-02-18 | 富士通株式会社 | Measuring apparatus, measuring program and measuring method |
-
1986
- 1986-07-18 JP JP61170376A patent/JPS6326581A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6326581A (en) | 1988-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6448636B2 (en) | Multi-layered integrated semiconductor device incorporating electrically connected integrated circuit chips and monitoring pads | |
| US5625292A (en) | System for measuring the integrity of an electrical contact | |
| US6100710A (en) | Semiconductor device having two ground pads connected to a ground connection lead and method for testing the same | |
| EP0720023B1 (en) | Test method for power integrated devices | |
| US5606128A (en) | Semiconductor acceleration detecting device | |
| US6039234A (en) | Missing wire detector | |
| US6687140B2 (en) | Disconnection detecting circuit detecting disconnection based on a change in detection signal | |
| WO1999031304A1 (en) | Plating device and method of confirming current feed | |
| US4689550A (en) | Method for adjusting an electronic circuit | |
| KR100730046B1 (en) | Bonding apparatus | |
| JPH06213918A (en) | Semiconductor acceleration detector | |
| JPH0476583B2 (en) | ||
| JPWO2010100754A1 (en) | Detection system and electrical system | |
| US5101154A (en) | Open bond detector for an integrated circuit | |
| US20020060563A1 (en) | Electronic device and manufacturing method thereof | |
| EP2555006B1 (en) | Semiconductor device | |
| EP2629324B1 (en) | Method and apparatus for attachment of a package to a substrate | |
| JPH05343487A (en) | Semiconductor integrated circuit device | |
| JPH0851190A (en) | Integrated power stage protection device using multiple bond wires to package current load | |
| TWI298790B (en) | Voltage detection circuit and system utilizing the same | |
| JP2011158347A (en) | Semiconductor device and inspection system | |
| JPH0299877A (en) | Integrated circuit components and their connection inspection methods | |
| JP2008298468A (en) | Board inspection equipment | |
| JPH01154546A (en) | Open terminal detecting circuit semiconductor device | |
| JPH01278033A (en) | Pad arrangement structure of semiconductor integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |