JPH0476583B2 - - Google Patents
Info
- Publication number
- JPH0476583B2 JPH0476583B2 JP61170376A JP17037686A JPH0476583B2 JP H0476583 B2 JPH0476583 B2 JP H0476583B2 JP 61170376 A JP61170376 A JP 61170376A JP 17037686 A JP17037686 A JP 17037686A JP H0476583 B2 JPH0476583 B2 JP H0476583B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- wiring
- wiring material
- pattern
- supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【発明の詳細な説明】
〔概要〕
電子部品が実装されたプリント基板に対して半
田付けする場合、プリント基板の所定のパターン
に所定の電位の電源を供給し、配線材の終端の電
位を測定器によつて検出することにより、配線材
の誤接続を防止するようにしたものである。
田付けする場合、プリント基板の所定のパターン
に所定の電位の電源を供給し、配線材の終端の電
位を測定器によつて検出することにより、配線材
の誤接続を防止するようにしたものである。
〔産業上の利用分野〕
本発明は電子部品が実装されたプリント基板に
対して配線を行う場合の誤配線検出装置に係り、
特に、プリント基板の所定のパターンに電位を印
加し、該電位の変化を配線材側より測定すること
で誤配線の検出を行うようにした誤配線検出装置
に関する。
対して配線を行う場合の誤配線検出装置に係り、
特に、プリント基板の所定のパターンに電位を印
加し、該電位の変化を配線材側より測定すること
で誤配線の検出を行うようにした誤配線検出装置
に関する。
LSI素子などの電子部品が実装されたプリント
基板に対して機能追加などの改造を行う場合があ
り、このような場合は配線材による配線が必要と
なり、このような配線は、一般的に、昇降される
ボンデイングチツプを接続すべき所定のパツドに
移動させ配線材の供給が行われることで自動的に
配線材をパツドに接合する装置が用いられてい
る。
基板に対して機能追加などの改造を行う場合があ
り、このような場合は配線材による配線が必要と
なり、このような配線は、一般的に、昇降される
ボンデイングチツプを接続すべき所定のパツドに
移動させ配線材の供給が行われることで自動的に
配線材をパツドに接合する装置が用いられてい
る。
このような配線材はペア線が用いられ、一方を
信号パターンに、他方をグランドパターンにそれ
ぞれ接合することで配線される。
信号パターンに、他方をグランドパターンにそれ
ぞれ接合することで配線される。
したがつて、このような配線では、信号パター
ンに接続すべき線材をグランドパターンに接合し
たり、また、反対にグランドパターンに接続すべ
き線材を信号パターンに接続したりする誤配線が
生じる。
ンに接続すべき線材をグランドパターンに接合し
たり、また、反対にグランドパターンに接続すべ
き線材を信号パターンに接続したりする誤配線が
生じる。
したがつて、このような誤配線が生じることの
ないようように配線材の接合に際しては、信号パ
ターンに接続すべき線材が確実に信号パターンに
接合されたことが検出されるように形成されてい
る。
ないようように配線材の接合に際しては、信号パ
ターンに接続すべき線材が確実に信号パターンに
接合されたことが検出されるように形成されてい
る。
従来は第３図の従来の説明図に示すように構成
されていた。第３図のａは構成図、ｂ１，ｂ２は
接続図である。
されていた。第３図のａは構成図、ｂ１，ｂ２は
接続図である。
第３図のａに示すように、電子部品３が実装さ
れたプリント基板１の配線すべきバツドに対して
はボビン５に巻き付けられた配線材４が供給さ
れ、ボンデイングチツプ６の降下によつて半田付
けが行われ、半田付け後はプリント基板１のパタ
ーン２とボビン５に巻かれた配線材４の終端とに
抵抗測定器２０を接続し、抵抗測定器２０による
抵抗値の測定を行うように構成されていた。
れたプリント基板１の配線すべきバツドに対して
はボビン５に巻き付けられた配線材４が供給さ
れ、ボンデイングチツプ６の降下によつて半田付
けが行われ、半田付け後はプリント基板１のパタ
ーン２とボビン５に巻かれた配線材４の終端とに
抵抗測定器２０を接続し、抵抗測定器２０による
抵抗値の測定を行うように構成されていた。
このような抵抗測定器２０による測定は、ｂ１
に示すように、配線材４の接続が信号パターンに
２２に接続されたパツド７−１に行われる場合
は、実装された例えば、LSI素子３−１，Ｒパツ
ケージ３−２などを介して抵抗値の測定を行うこ
とになる。
に示すように、配線材４の接続が信号パターンに
２２に接続されたパツド７−１に行われる場合
は、実装された例えば、LSI素子３−１，Ｒパツ
ケージ３−２などを介して抵抗値の測定を行うこ
とになる。
また、ｂ２に示すように、配線材４の接続がグ
ランドパターンに２３に接続されたパツド７−２
に行われる場合は配線材４の抵抗値の測定を行う
ことになる。
ランドパターンに２３に接続されたパツド７−２
に行われる場合は配線材４の抵抗値の測定を行う
ことになる。
この場合、信号パターン２２に接続されている
LSI素子３−１は10KΩの抵抗値を有しているた
め、10KΩの抵抗によつてグランドＧに接続さ
れ、信号パターン２２とグランドパターン２３と
の間にはＣに示す電気容量が形成される。
LSI素子３−１は10KΩの抵抗値を有しているた
め、10KΩの抵抗によつてグランドＧに接続さ
れ、信号パターン２２とグランドパターン２３と
の間にはＣに示す電気容量が形成される。
この配線材４の抵抗値はボビン５巻かれた配線
材４の長さによつて可変であるが、通常、6KΩ
以下である。
材４の長さによつて可変であるが、通常、6KΩ
以下である。
そこで、グランドパターンに２３に対する接続
は抵抗値が6KΩ以下であることで確認すること
ができる。
は抵抗値が6KΩ以下であることで確認すること
ができる。
しかし、信号パターン２２に対する接続は、電
子部品３が実装されているため、その電子部品３
の抵抗値の単位が大きいと抵抗値の変化により接
続を確認することができが、前述のようにＲパツ
ケージ３−２が実装されている場合はその抵抗値
が65Ω程度であるため、抵抗値の変化は測定誤差
の範囲となる。
子部品３が実装されているため、その電子部品３
の抵抗値の単位が大きいと抵抗値の変化により接
続を確認することができが、前述のようにＲパツ
ケージ３−２が実装されている場合はその抵抗値
が65Ω程度であるため、抵抗値の変化は測定誤差
の範囲となる。
したがつて、このような構成では電子部品３が
実装された場合は、特に、抵抗値の小さいＲパツ
ケージ３−２が実装された場合には配線材４がパ
ツド７−１に接続されたことを確認することがで
きない問題を有していた。
実装された場合は、特に、抵抗値の小さいＲパツ
ケージ３−２が実装された場合には配線材４がパ
ツド７−１に接続されたことを確認することがで
きない問題を有していた。
第１図は本発明の原理ブロツク図である。
第１図に示すように、測定器１０には所定電位
の電源を出力する低定電圧発生回路１１と、パタ
ーン２に該電源を供給、切断を行う出力遮断回路
１２と、該電源の供給電位Ｖ１を監視し、異常電
位が生じた時、該出力遮断回路１２に切断を指令
する供給電圧異常検出部１３と、該供給電位Ｖ１
と配線材の終端の検出電位Ｖ２とを比較し、比較
結果の出力信号Ｓによつて誤配線を検出する電位
差検出回路１４とを具備すると共に、該供給電位
Ｖ１を負電位に形成するようにしたものである。
の電源を出力する低定電圧発生回路１１と、パタ
ーン２に該電源を供給、切断を行う出力遮断回路
１２と、該電源の供給電位Ｖ１を監視し、異常電
位が生じた時、該出力遮断回路１２に切断を指令
する供給電圧異常検出部１３と、該供給電位Ｖ１
と配線材の終端の検出電位Ｖ２とを比較し、比較
結果の出力信号Ｓによつて誤配線を検出する電位
差検出回路１４とを具備すると共に、該供給電位
Ｖ１を負電位に形成するようにしたものである。
このように構成することによつて前述の問題点
を解決することができる。
を解決することができる。
即ち、低定電圧発生回路によつて所定のパター
ンに電位を印加し、配線材を接合すべき個所のパ
ツドの電位の変化を電位差検出回路によつて検出
することで接続個所の確認を行うようにし、ま
た、この印加する電位としては負電位を用い、異
常が生じた場合は実装された電子部品を破損させ
ることのないよう供給電圧異常検出部によつて監
視し、異常が生じた場合は直ちに出力遮断回路に
よつて切断されるようにしたものである。
ンに電位を印加し、配線材を接合すべき個所のパ
ツドの電位の変化を電位差検出回路によつて検出
することで接続個所の確認を行うようにし、ま
た、この印加する電位としては負電位を用い、異
常が生じた場合は実装された電子部品を破損させ
ることのないよう供給電圧異常検出部によつて監
視し、異常が生じた場合は直ちに出力遮断回路に
よつて切断されるようにしたものである。
したがつて、従来のように抵抗値の変化によつ
て配線材の接合されたパツドの確認を行うことで
は抵抗値の小さい電子部品が実装された場合には
確認ができなかつたものを可能にすることができ
る。
て配線材の接合されたパツドの確認を行うことで
は抵抗値の小さい電子部品が実装された場合には
確認ができなかつたものを可能にすることができ
る。
以下本発明を第２図を参考に詳細に説明する。
第２図は本発明による一実施例の説明図である。
全図を通じて、同一符号は同一対象物を示す。
第２図は本発明による一実施例の説明図である。
全図を通じて、同一符号は同一対象物を示す。
第２図に示すように、測定器１０を低定電圧発
生回路１１と、出力遮断回路１２と、供給電圧異
常検出部１３と、電位差検出回路１４とによつて
形成するようにしたもので、その他は前述と同じ
構成である。
生回路１１と、出力遮断回路１２と、供給電圧異
常検出部１３と、電位差検出回路１４とによつて
形成するようにしたもので、その他は前述と同じ
構成である。
そこで、配線材を接合すべきパツド７−１，７
−２に接続された信号パターン２２またはグラン
ドパターン２３に低定電圧発生回路１１によつて
出力された電位Ｖ１の電源を出力遮断回路１２を
介して供給し、その供給電圧の電位Ｖ１とボビン
４に巻かれた配線材４の終端の電位Ｖ２を電位差
検出回路１４によつて比較するようにしたもので
ある。
−２に接続された信号パターン２２またはグラン
ドパターン２３に低定電圧発生回路１１によつて
出力された電位Ｖ１の電源を出力遮断回路１２を
介して供給し、その供給電圧の電位Ｖ１とボビン
４に巻かれた配線材４の終端の電位Ｖ２を電位差
検出回路１４によつて比較するようにしたもので
ある。
また、この供給電源の電位Ｖ１は常に、供給電
圧異常検出部１３によつて監視し、異常が生じた
場合は直ちに出力遮断回路１２によつて電源の供
給が切断されるように、更に、アラームALの出
力によつて通知するように形成されている。
圧異常検出部１３によつて監視し、異常が生じた
場合は直ちに出力遮断回路１２によつて電源の供
給が切断されるように、更に、アラームALの出
力によつて通知するように形成されている。
したがつて、電位Ｖ１の異常によつて実装され
た電子部品のLSI素子３−１などを損傷させるこ
とがないように配慮されている。
た電子部品のLSI素子３−１などを損傷させるこ
とがないように配慮されている。
この信号パターン２２には通常の駆動時、−2V
の電位が供給されるため、測定時には−0.3Vの
電位を供給するようにすると、配線材４が信号パ
ターン２２に接続されたパツド７−１に接合され
た時は検出電位Ｖ２として−0.30Vが検出され
る。
の電位が供給されるため、測定時には−0.3Vの
電位を供給するようにすると、配線材４が信号パ
ターン２２に接続されたパツド７−１に接合され
た時は検出電位Ｖ２として−0.30Vが検出され
る。
また、配線材４が点線で示すようにグランドパ
ターン２３に接続されたパツド７−２に接合され
た時は検出電位Ｖ２としては、電源の供給側の出
力インピーダンスが1Ωで、検出側の出力インピ
ーダンスが5.1KΩであれば次の(1)式に示す値とな
る。
ターン２３に接続されたパツド７−２に接合され
た時は検出電位Ｖ２としては、電源の供給側の出
力インピーダンスが1Ωで、検出側の出力インピ
ーダンスが5.1KΩであれば次の(1)式に示す値とな
る。
V2＝−0.39／5.1＋（０〜６）×（０〜６）
＝０〜0.21V ……(1)
したがつて、電位差検出回路１４によつて検出
した電位Ｖ２が−0.30Vの時は信号パターン２２
に接続されたパツド７−１に接合が行われたこと
であり、０〜0.21Vの時はグランドパターン２３
に接続されたパツド７−１に接合が行われたこと
になり、供給電位Ｖ１と比較して同一電位である
か、それより低いかによつて配線材４の接合パツ
ドを容易に判別することができる。
した電位Ｖ２が−0.30Vの時は信号パターン２２
に接続されたパツド７−１に接合が行われたこと
であり、０〜0.21Vの時はグランドパターン２３
に接続されたパツド７−１に接合が行われたこと
になり、供給電位Ｖ１と比較して同一電位である
か、それより低いかによつて配線材４の接合パツ
ドを容易に判別することができる。
そこで、電位差を比較した結果を電位差検出回
路１４から信号Ｓを出力するようにすると、信号
Ｓによつて配線材４の誤配線を検出することがで
きる。
路１４から信号Ｓを出力するようにすると、信号
Ｓによつて配線材４の誤配線を検出することがで
きる。
以上説明したように、本発明によれば、検出し
た電位差によつて配線材を接合したパツドが所定
の信号パターンまたはグランドパターンに行われ
たかを判別することができる。
た電位差によつて配線材を接合したパツドが所定
の信号パターンまたはグランドパターンに行われ
たかを判別することができる。
したがつて、信号パターンに接合すべき配線材
がグランドパターンに接続されたりする誤配線を
防止することができ、更に、接合が不完全な場合
も検出することができ、配線材の接合の信頼性の
向上が図れ、実用的効果は大である。
がグランドパターンに接続されたりする誤配線を
防止することができ、更に、接合が不完全な場合
も検出することができ、配線材の接合の信頼性の
向上が図れ、実用的効果は大である。
第１図は本発明の原理ブロツク図、第２図は本
発明による一実施例の説明図、第３図は従来の説
明図で、ａは構成図、ｂ１，ｂ２は接続図を示
す。 図において、１はプリント基板、２はパター
ン、３は電子部品、４は配線材、５はボビン、６
はボンデイングチツプ、７はパツド、１０は測定
器、１１は低定電圧発生回路、１２は出力遮断回
路、１３は供給電圧異常検出部、１４は電位差検
出回路を示す。
発明による一実施例の説明図、第３図は従来の説
明図で、ａは構成図、ｂ１，ｂ２は接続図を示
す。 図において、１はプリント基板、２はパター
ン、３は電子部品、４は配線材、５はボビン、６
はボンデイングチツプ、７はパツド、１０は測定
器、１１は低定電圧発生回路、１２は出力遮断回
路、１３は供給電圧異常検出部、１４は電位差検
出回路を示す。
Claims (1)
- 【特許請求の範囲】 １ 電子部品３が実装されたプリント基板１と、
ボビン５に巻き付けられた配線材４と、該配線材
４を該プリント基板１の所定のパツド７に半田付
けするボンデイングチツプ６と、該配線材４の終
端と該プリント基板１の所定のパターン２と間の
導通路を測定する測定器１０とを備え、該測定器
１０によつて半田付けされた該配線材４の誤配線
を検出する誤配線検出装置であつて、 前記測定器１０には所定電位の電源を出力する
低定電圧発生回路１１と、前記パターン２に該電
源を供給、切断を行う出力遮断回路１２と、該電
源の供給電位Ｖ１を監視し、異常電位が生じた
時、該出力遮断回路１２に切断を指令する供給電
圧異常検出部１３と、該供給電位Ｖ１と前記終端
の検出電位Ｖ２とを比較し、比較結果の出力信号
Ｓによつて誤配線を検出する電位差検出回路１４
とを具備すると共に、該供給電位Ｖ１を負電位に
形成することを特徴とする誤配線検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61170376A JPS6326581A (ja) | 1986-07-18 | 1986-07-18 | 誤配線検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61170376A JPS6326581A (ja) | 1986-07-18 | 1986-07-18 | 誤配線検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6326581A JPS6326581A (ja) | 1988-02-04 |
| JPH0476583B2 true JPH0476583B2 (ja) | 1992-12-04 |
Family
ID=15903791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61170376A Granted JPS6326581A (ja) | 1986-07-18 | 1986-07-18 | 誤配線検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6326581A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5672783B2 (ja) * | 2010-06-11 | 2015-02-18 | 富士通株式会社 | 測定装置、測定プログラムおよび測定方法 |
-
1986
- 1986-07-18 JP JP61170376A patent/JPS6326581A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6326581A (ja) | 1988-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6448636B2 (en) | Multi-layered integrated semiconductor device incorporating electrically connected integrated circuit chips and monitoring pads | |
| US5625292A (en) | System for measuring the integrity of an electrical contact | |
| US6100710A (en) | Semiconductor device having two ground pads connected to a ground connection lead and method for testing the same | |
| EP0720023B1 (en) | Test method for power integrated devices | |
| US5606128A (en) | Semiconductor acceleration detecting device | |
| US6039234A (en) | Missing wire detector | |
| US6687140B2 (en) | Disconnection detecting circuit detecting disconnection based on a change in detection signal | |
| WO1999031304A1 (en) | Plating device and method of confirming current feed | |
| US4689550A (en) | Method for adjusting an electronic circuit | |
| KR100730046B1 (ko) | 본딩 장치 | |
| JPH06213918A (ja) | 半導体加速度検出装置 | |
| JPH0476583B2 (ja) | ||
| JPWO2010100754A1 (ja) | 検出システム及び電気システム | |
| US5101154A (en) | Open bond detector for an integrated circuit | |
| US20020060563A1 (en) | Electronic device and manufacturing method thereof | |
| EP2555006B1 (en) | Semiconductor device | |
| EP2629324B1 (en) | Method and apparatus for attachment of a package to a substrate | |
| JPH05343487A (ja) | 半導体集積回路装置 | |
| JPH0851190A (ja) | パッケージの電流負荷への複数の結合ワイヤを使用する集積パワー段の保護デバイス | |
| TWI298790B (en) | Voltage detection circuit and system utilizing the same | |
| JP2011158347A (ja) | 半導体装置および検査システム | |
| JPH0299877A (ja) | 集積回路部品及びその接続検査方法 | |
| JP2008298468A (ja) | 基板検査装置 | |
| JPH01154546A (ja) | 端子開放検出回路半導体装置 | |
| JPH01278033A (ja) | 半導体集積回路のパッド配置構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |