JPH0476627A - マイクロ・プロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロ・プロセッサに関し、特に命令先取り
（ブリフェッチ）キューを有するマイクロブ・プロセッ
サに関する。

〔従来の技術〕

従来、この種の命令キューを有するマイクロ・プロセッ
サは、ジャンプ命令やリセット入力により不用となった
キューの内容をクリアし、新たに分岐先あるいはリセッ
トによるプログラム開始番地からの命令フェッチを開始
する。これは、キューへの命令の取り込みがバイトまた
はワード単位であり、プログラム・カウンタ（以下、Ｐ
Ｃ）を順次インクリメント（１または２）しつつ行なう
が、上述のような命令実行では実行中の命令に含まれる
アドレスがＰＣにロードされ、このアドレスが次の命令
実行開始アドレスになるためである。

〔発明が解決しようとする課題〕

上述した従来のマイクロ・プロセッサは、命令キューに
取り込まれた命令がジャンプ命令やリセット入力でクリ
アされてしまう、従って、特に緑返し演算を実行するよ
うなプログラムにおいては、不用なフェッチあるいは同
一命令のフェッチが数多く実行され、実行速度に影響を
与えるという欠点がある。

本発明の目的は、かかる実行速度に影響を与えないよう
に、フェッチに要する時間を改善することのできるマイ
クロ・プロセッサを提供することにある。

〔課題を解決するための手段〕

本発明のマイクロ・プロセッサでは、命令キューと、前
記命令キューに取り込まれた内容をあらかじめ定義され
た内部および外部要因により保持する命令保持用メモリ
と、同一または別の要因で新たにフェッチ・サイクルを
起動することなく前記命令キューにロードする手段とを
有して構成される。

〔実施例〕

次に本発明の実施例について図面を参照して説明する。

第１図は本発明の一実施例を示すマイクロ・プロセッサ
のブロック図である。

第１図に示すように、本実施例は、命令キューをクリア
する外部要因として、リセット信号を使用した例である
。

まず、バス制御ユニット１は命令実行のためのバスのリ
ード／ライト制御信号を命令実行ユニット２からの制御
信号に基づき出力する。この命令実行ユニット２はバス
制御ユニット１への制御信号出力に加え、外部よりのリ
セット信号が二度目にアクティブになれば、プログラム
・カウンタ３の内容を命令キュー４の値だけオフセット
する。

一方、命令キュー（６バイト）４および命令保持用のメ
モリ（６バイト）５は外部よりのリセット信号により制
御され、ストア時には命令キュー４に蓄えられている命
令を命令保持用のメモリ５に転送し、またロード時には
命令保持用のメモリ５から命令キュー４に転送可能なデ
ータ・バス６て接続されている。

まず、リセット入力を外部からアクティブにすると、プ
ログラム・カウンタ３は初期化され、プログラムのフェ
ッチを開始するとともに、命令キュー４と命令保持用メ
モリ５とに蓄えられる。

この後、命令実行ユニット２は命令キュー４の内容を取
り込み、命令実行を開始する。

一方、２回目にリセット入力をアクティブとした場合、
命令保持用メモリ５から命令キュー４にあらかじめスト
アされているデータ（第１回目のリセット入力後フェッ
チされたデータ）がデータ・バス６経由でロードされる
。この時、プログラム・カウンタ３は転送された命令数
分（６バイト）だけ進められる。従って、命令のブリフ
ェッチは第１回目にリセット信号が入力された場合と異
なり、６バイト分進められたアドレスよりフェッチが開
始される。

このように、不用なフェッチのためのリードサイクルを
重複して実行することなしに命令が実行される。

また、上述した第一の実施例では、キューのクリア要因
としてリセット信号を用いた場合をあげたが、ジャンプ
系の命令をともなう繰り返し処理実行中にフェッチされ
るデータを命令保持用メモリ５にジャンプ命令をトリガ
として書き込み、経つ返し処理終了後、このメモリ内容
をキュー４にロードすることで同様の効果を挙げること
が可能になる。

第２図はかかる本発明の第二の実施例を示すマイクロ・
プロセッサのブロック図である。

第２図に示すように、本実施例は経つ遅し処理が終了す
るまでは２回目以降の不用領域のフェッチの実行を不用
にする例であり、前述した第一の実施例のリセット入力
の代りに、ジャンプ命令によりキューがクリアされる場
合である。すなわち、ジャンプ命令の後におかれた命令
は、キ、１−が満たされていなければフェッチされ、こ
の後ジャンプ命令でクリアされる。

まず、バス制御ユニット１は命令実行のためのバスのり
一ド／ライト制御信号を命令実行ユニット２からの制御
信号により出力する。一方、命令実行ユニット２はバス
制御ユニット１への制御信号を出力する他に、ジャンプ
命令を検出すると、以降フェッチした内容を、命令キュ
ー４データ・バス６を経由して命令保持用メモリ５にス
トアさせる。尚、３はプログラム・カウンタである。

一方、指定の繰り返しが終了した時点には、バス６を使
用し命令保持用メモリ５から命令キュー４にロードする
。このとき、繰り返しが終了するまでは、ジャンプ命令
以降のフェッチが本来不用であることから、命令保持用
メモリ５にストアした後、命令実行ユニット２はプログ
ラム・カウンタ３を強制的にジャンプ命令で指定される
値に変更する制御信号を出力する。ここで、対象となる
ジャンプ命令としては、判定条件が一致した場合、プロ
グラム・カウンタ３をインクリメントするようなもので
あればよい。

以上の棟な構成により、不用フェッチ回数を縮小するこ
とができる。

〔発明の効果〕

以上説明したように本発明のマイクロ・プロセッサは、
同一内容のフェッチが繰りかえされるようなプログラム
の繰り返し内容を外部または内部要因により記憶する手
段を設け、キューに直接ロードすることにより、フェッ
チに要する時間を短縮できるという効果がある。

第１図は本発明の第一の実施例を示すマイクロプロセッ
サのブロック図、第２図は本発明の第２の実施例を示す
マイクロ・プロセッサのブロック図である。

１・・・バス制御ユニット、２・・・命令実行ユニット
、３・・・プログラム・カウンタ、４・・・命令キュ５
・・・命令保持用メモリ、６・・・データ・バス。

Claims (1)

【特許請求の範囲】
1. 命令キューと、前記命令キューに取り込まれた内容をあ
   らかじめ定義された内部および外部要因により保持する
   命令保持用メモリと、同一または別の要因で新たにフェ
   ッチ・サイクルを起動することなく前記命令キューにロ
   ードする手段とを有することを特徴とするマイクロ・プ
   ロセッサ。