JPH0477683A - Semiconductor circuit simulation device - Google Patents

Semiconductor circuit simulation device

Info

Publication number
JPH0477683A
JPH0477683A JP2192035A JP19203590A JPH0477683A JP H0477683 A JPH0477683 A JP H0477683A JP 2192035 A JP2192035 A JP 2192035A JP 19203590 A JP19203590 A JP 19203590A JP H0477683 A JPH0477683 A JP H0477683A
Authority
JP
Japan
Prior art keywords
circuit
circuits
connection
combination
suitability
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2192035A
Other languages
Japanese (ja)
Other versions
JP2908536B2 (en
Inventor
Yoshinori Yoshikawa
吉川 芳徳
Toru Mizutani
徹 水谷
Kunihiko Goto
邦彦 後藤
Yuji Sekido
関戸 裕治
Tomoyuki Furuyama
古山 智之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP2192035A priority Critical patent/JP2908536B2/en
Publication of JPH0477683A publication Critical patent/JPH0477683A/en
Application granted granted Critical
Publication of JP2908536B2 publication Critical patent/JP2908536B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

PURPOSE:To simply and exactly understand circuits judging the suitability of the combination of the first and second circuits on the basis of each connec tion relation information previously set. CONSTITUTION:Since an A-D converter 24 compares voltage vA1 with threshold value VOA and the relation which is VA1<VOA+alpha rather than vA1=vOA holds, the digital signal of an 'L' level is output. An NOR circuit 26B requests a negative OR condition in regard to the digital signal 'L' from an A-D converter 24 and the digital signal 'L' from another NOT circuit 26A to output to a switch 28. And according to the normal output information of an operation amplifier A20 the combination of a bias circuit A10 and an operation amplifier A20 can judge normal suitability on simulation.

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段(第1図) 作用 実施例 (a)本発明の一実施例(第2図〜第7図)1)本発明
の他の実施例(第、8図〜第10図)(c)本発明のそ
の他の実施例 発明の効果 〔概要〕 予め定められた特定関係の二つの回路を接続して形成さ
れる半導体回路について回路組合せの適否を検査する半
導体回路シミュレーション装置に関し、 二つの回路の組合せの適否をシミュレーション上で簡易
且つ正確に判断することかできる半導体回路シミュレー
ション装置を提供することを目的とし、 制御信号を出力する第1の回路と当該制御信号に基つい
て動作する第2の回路とを接続!2て形成される半導体
回路に一ついて、前記第1及び第2の各回路の接続関係
の適否を検査する半導体回路シミュレーション装置にお
いて、前記第1及び第2の回路の接続について了め設定
された各接続関係情報を格納する記憶手段と、前記接続
関係情報に基ついて任意の第1及び第2の各回路を接続
する場合に、前記第1及び第2の各回路の組合せの適否
を判断する接続判断手段とを備えるものである。
[Detailed Description of the Invention] [Table of Contents] Overview Industrial Field of Application Conventional Technology Problems to be Solved by the Invention Means for Solving the Problems (Fig. 1) Working Example (a) An Embodiment of the Present Invention (Figures 2 to 7) 1) Other embodiments of the present invention (Figures 8 to 10) (c) Other embodiments of the present invention Effects of the invention [Summary] Predetermined specific relationships Regarding a semiconductor circuit simulation device that inspects the suitability of a circuit combination for a semiconductor circuit formed by connecting two circuits of For the purpose of providing a device, a first circuit that outputs a control signal and a second circuit that operates based on the control signal are connected! 2. In a semiconductor circuit simulation apparatus for inspecting the suitability of the connection relationship between the first and second circuits in one of the semiconductor circuits formed in step 2, the connections between the first and second circuits are determined and set. a storage means for storing each connection relationship information; and when connecting arbitrary first and second circuits based on the connection relationship information, determining suitability of a combination of the first and second circuits; and connection determining means.

〔産業上の利用分野」 本発明は予め定められた特定関係の二つの回路を接続し
て形成される半導体回路について回路組合せの適否を検
査する半導体回路シミュレーショ:・装置に関する。
[Industrial Application Field] The present invention relates to a semiconductor circuit simulation device for inspecting the suitability of a circuit combination of a semiconductor circuit formed by connecting two circuits having a predetermined specific relationship.

近年、各種の回路要素を組合せて形成される半導体回路
があり、この半導体回路について回路要素の組合せが適
性か否かを判断する必要がある。
In recent years, there have been semiconductor circuits formed by combining various circuit elements, and it is necessary to determine whether or not the combination of circuit elements is appropriate for this semiconductor circuit.

特に、半導体回路が高集積化および高機能化する1、l
伴い、回路要素の組合せ関係も複雑化して回路要素の組
合せの適否を判断することが困難とな−]でいる。この
ような半導体回路における回路要素の組合せの適否をシ
ミュレーション上で確実に検出できる半導体回路シミュ
レーション装置が要〉kされる。
In particular, as semiconductor circuits become more highly integrated and highly functional,
Accordingly, the relationship between the combinations of circuit elements becomes complicated, making it difficult to judge whether or not the combination of circuit elements is appropriate. There is a need for a semiconductor circuit simulation apparatus that can reliably detect the suitability of a combination of circuit elements in such a semiconductor circuit through simulation.

路を組合せた半導体回路のシミュレーションを行なう場
合は、これらの半導体回路を実際に動作させてこの動作
結果から熟練経験者が前記ニ、一つの回路の組合せの適
否を判断していた。
When simulating semiconductor circuits that combine circuits, these semiconductor circuits are actually operated, and based on the operation results, a skilled and experienced person determines the suitability of the above-mentioned combination of circuits.

前記第4図の半導体回路においては、第1の回路である
バイアス回路10から制御信号のバイアス電圧■1を第
2の回路であるオペアンプ20に入力し、前記バイアス
電圧V+に基づいてオペアンプ20から出力情報I)3
が出力される。この出力情報D3を分析することにより
、パイ、′ス回路10とオペアンプ20との組合せの適
否を判断する。
In the semiconductor circuit shown in FIG. 4, the control signal bias voltage 1 is input from the bias circuit 10, which is the first circuit, to the operational amplifier 20, which is the second circuit. Output information I)3
is output. By analyzing this output information D3, it is determined whether the combination of the transistor circuit 10 and the operational amplifier 20 is appropriate.

また、n11記第5図の半導体回路においては、バイア
ス回路10からのバイアス電圧y  によりA−Dコン
バーター20を動作させ、このA−Dコンバータ20か
ら出力されるディジタル出力D3に基づいて前記回路組
合せの適否を判断する。
In addition, in the semiconductor circuit shown in FIG. judge the suitability of the

〔従来の技術〕[Conventional technology]

従来、第4図及び第5図で示すような二つの回〔発明が
解決しようとする課題〕 前記従来の半導体回路におけるシミュレーションは以上
のように実施していたことから、実際に半導体回路を動
作させなければ二つの回路の組合せの適否を判断できず
、しかもこの判断に熟練経験者の極めて高い知識と経験
がなければ判断できないという課題を有していた。即ち
、第1の回路から出力される制御信号(バイアス電圧v
1)が多少異なる値であっても第2の回路が動作する場
合があり、この第2の回路の動作が正規の適正な動作か
否かの判断が困難である。
[Problem to be Solved by the Invention] Conventionally, simulations for the conventional semiconductor circuit have been carried out in the above manner, as shown in FIGS. 4 and 5. Otherwise, it would be impossible to judge whether or not the combination of two circuits is appropriate, and furthermore, this judgment could only be made with the extremely high level of knowledge and experience of a skilled and experienced person. That is, the control signal (bias voltage v
The second circuit may operate even if 1) has a slightly different value, and it is difficult to determine whether the operation of the second circuit is a normal and proper operation.

また、前記実動作による半導体回路の判断が熟練経験者
によって判断しなければならないことから、実際に半導
体回路を動作させることなく、回路図上で目視により二
つの回路の組合せの適否を判断することも考えられるが
、シミュレーション時間が膨大なものとなり、また判断
誤りも増大するという課題を有していた。
Furthermore, since the judgment of semiconductor circuits based on actual operation must be made by a skilled and experienced person, it is not possible to judge the suitability of a combination of two circuits by visually checking the circuit diagram without actually operating the semiconductor circuits. However, the simulation time would be enormous and the number of errors in judgment would increase.

本発明は前記課題を解決するためになされたもので、二
つの回路の組合せの適否をシミュレーション上で簡易且
つ正確に判断することができる半導体回路シミュレーシ
ョン装置を提供することを目的とする。
The present invention has been made to solve the above problems, and an object of the present invention is to provide a semiconductor circuit simulation device that can easily and accurately judge the suitability of a combination of two circuits through simulation.

(課題を解決するための手段〕 第1図は本発明の原理説明図を示す。(Means for solving problems) FIG. 1 shows a diagram explaining the principle of the present invention.

同図において本発明に係る半導体回路シミュレーション
装置は、制御信号を出力する第1の回路と当該制御信号
に基ついて動作する第2の回路とを接続して形成される
半導体回路について、前記第1及び第2の各回路の接続
関係の適否を検査する半導体回路シミュレーション装置
において、前記第1及び第2の回路の接続について予め
設定された各接続関係情報を格納する記憶手段と、前記
接続関係情報に基ついて任意の第1及び第2の各回路を
接続する場合に、前記第1及び第2の各回路の組合せの
適否を判断する接続判断手段とを備えるものである。
In the same figure, the semiconductor circuit simulation device according to the present invention is configured to perform a semiconductor circuit formed by connecting a first circuit that outputs a control signal and a second circuit that operates based on the control signal. and a second semiconductor circuit simulation device for inspecting the suitability of connection relationships between each of the circuits, comprising a storage means for storing connection relationship information set in advance regarding connections between the first and second circuits, and the connection relationship information. When connecting arbitrary first and second circuits based on the above, the apparatus further includes a connection determination means for determining suitability of a combination of the first and second circuits.

〔作用〕[Effect]

本発明においては、組合せる第1及び第2の回路につい
て予め設定された各接続関係情報に基づいて第1及び第
2の回路の組合せの適否を判断することにより、二つの
回路の組合せの適否をシミュレーション上で簡易且つ正
確に判断できる。また、回路組合せの適否を判断する時
間を短縮化できる。
In the present invention, the suitability of the combination of the two circuits is determined by determining the suitability of the combination of the first and second circuits based on each connection relationship information set in advance for the first and second circuits to be combined. can be easily and accurately determined through simulation. Furthermore, the time required to determine the suitability of circuit combinations can be shortened.

〔実施例〕〔Example〕

(a)本発明の一実施例 以下、本実施例を第2図ないし第5図に基づいて説明す
る。この第2図は本実施例の構成図、第3図は本実施例
におけるメモリの情報格納説明図、第4図ない(7第7
図は検査対象回路の各回路構成図を示す。
(a) One Embodiment of the Present Invention The present embodiment will be described below with reference to FIGS. 2 to 5. FIG. 2 is a configuration diagram of this embodiment, FIG. 3 is an explanatory diagram of information storage in the memory in this embodiment, and FIG.
The figure shows each circuit configuration diagram of the circuit to be tested.

前記各図において本実施例に係る半導体回路シミュレー
ション装置は、組合せる二つの第1及び第2の回路10
.20の接続について予め対応付けられた各接続関係情
報D  、D  及び第2の回路20の出力情報D3を
格納するメモリ1と、前記第1及び第2の回路10.2
oが接続する場合に、前記第1及び第2の回路10.2
oの組合せの適否を前記接続関係情報D   D、に基
づいて判断すると共に、当該組合せが適正なときに第2
の回路20からの出力情報D3を出力する接続判断部2
とを備える構成である。
In each of the figures, the semiconductor circuit simulation device according to the present embodiment has two first and second circuits 10 to be combined.
.. a memory 1 that stores connection relationship information D 1 , D 2 associated in advance with respect to 20 connections and output information D3 of the second circuit 20; and the first and second circuits 10.2.
o is connected, the first and second circuits 10.2
The suitability of the combination o is determined based on the connection relationship information D, and when the combination is appropriate, the second
connection determination unit 2 that outputs output information D3 from the circuit 20 of
The configuration includes the following.

前記接続判断部2は、第1の回路の接続関係情報Dlに
相当する電圧V+を分圧発生する分圧回路21と、第2
の回路の接続関係情報D2の電圧V2を保持するレジス
タ22と、前記レジスタ22に保持された接続関係情報
D の電圧v2に誤差許容設定値σを加算・減算して閾
値−V2+σ、v2−σを出力する閾値生成部23と、
前記分圧回路21の電圧v1を閾値V2+σ、V2−σ
に基づいてディジタル信号に変換するA−Dコンバータ
24.25と、前記A−Dコンバータ24.25の各デ
ィジタル信号の論理条件を求めて電圧値Vlが電圧値v
2+σ〜v2−σに含まれるが否かを検出して検出信号
を出力する論理回路26と、前記第2の回路の出力情報
D3を保持する出力情報レジスタ27と、前記論理回路
26の検出信号に基づいて出力情報D3の出力を制御す
るスイッチ28とを備える構成である。
The connection determining unit 2 includes a voltage dividing circuit 21 that generates a divided voltage V+ corresponding to the connection relationship information Dl of the first circuit, and a second
A register 22 that holds the voltage V2 of the connection relationship information D2 of the circuit, and an error tolerance setting value σ is added to and subtracted from the voltage v2 of the connection relationship information D held in the register 22 to obtain the threshold values −V2+σ, v2−σ. a threshold generation unit 23 that outputs
The voltage v1 of the voltage dividing circuit 21 is set to a threshold value V2+σ, V2−σ
The A-D converter 24.25 converts into a digital signal based on
a logic circuit 26 that detects whether or not it is included in 2+σ to v2-σ and outputs a detection signal; an output information register 27 that holds output information D3 of the second circuit; and a detection signal of the logic circuit 26. This configuration includes a switch 28 that controls the output of the output information D3 based on.

次に、上記構成に基づく本実施例装置の動作について説
明する。まず、第4図に示すようにバイアス回路10と
オペアンプ20とを組合せて接続する場合に組合せの適
否を判断するシミュレーションについて説明する。なお
、前記バイアス回路AIOとオペアンプA20とは正規
に適合する組合せ関係を有するものであり、接続関係情
報D11D2は電圧V l= V 2  (V Al=
 V GA)の関係となるように予め設定されている。
Next, the operation of the apparatus of this embodiment based on the above configuration will be explained. First, a simulation for determining the appropriateness of the combination when the bias circuit 10 and the operational amplifier 20 are connected together as shown in FIG. 4 will be described. Note that the bias circuit AIO and the operational amplifier A20 have a normally compatible combination relationship, and the connection relationship information D11D2 indicates the voltage V l=V 2 (V Al=
VGA) relationship is set in advance.

また、バイアス回路AIOとオペアンプB20、オペア
ンプC20・・・とは適合しない組合せ関係であり、接
続関係情報D 1D は電圧V ≠V  (V Al≠
vOB’vAl≠voc・・・)の関係となるように予
め設定されている。
Furthermore, the bias circuit AIO, operational amplifier B20, operational amplifier C20, etc. are incompatible combinations, and the connection relationship information D 1D indicates the voltage V ≠ V (V Al ≠
The relationship is set in advance such that vOB'vAl≠voc...).

以下、バイアス回路とオペアンプとの組合せが適正な場
合と不適正な場合とに分けて説明する。
In the following, cases in which the combination of the bias circuit and the operational amplifier is appropriate and cases in which the combination is inappropriate will be explained separately.

0組合せが適正な場合 前記接続判断部2はバイアス回路AIOとオペアンプA
20との各接続関係情報D  、D  及び出力情報D
3をメモリ1から読出す。この読出された接続関係情報
D の抵抗値R、Rが分圧l      AI   A
2 回路21の抵抗RXRに各々設定入力され、また接続関
係情報D2のVOAがレジスタ22に格納される。さら
に、前記読出された出力情報D3のDoAが出力情報レ
ジスタ27に格納される。
0 combination is appropriate, the connection determining section 2 selects the bias circuit AIO and the operational amplifier A.
20, each connection relationship information D, D and output information D
3 from memory 1. The resistance values R and R of this read connection relationship information D are the dividing voltage l AI A
2 settings are input to the resistors RXR of the circuit 21, and VOA of the connection relation information D2 is stored in the register 22. Further, the DoA of the read output information D3 is stored in the output information register 27.

この状態において、分圧回路21により抵抗値RRで電
源電圧V、を分圧して得られる電A1ゝ   A2 圧vA1をA−Dコンバータ24.25に出力する。
In this state, the voltage dividing circuit 21 divides the power supply voltage V by the resistance value RR and outputs the voltage A1/A2 voltage vA1 to the AD converter 24.25.

前記レジスタ22からオペアンプA20の接続関係情報
v (=D2)が閾値生成部23の各オペA アンプ23A、23Bに各々入力され、前記オペアンプ
23Aで閾値voA+σが生成されると共に、前記オペ
アンプ23Bで閾値vDA−σが生成される。
The connection relation information v (=D2) of the operational amplifier A20 is inputted from the register 22 to each operational amplifier 23A, 23B of the threshold generation unit 23, and the operational amplifier 23A generates the threshold value voA+σ, and the operational amplifier 23B generates the threshold value. vDA-σ is generated.

前記A−Dコンバータ24は電圧vA1を閾値V +σ
と比較し、vAt” vOAよりV Al < V O
A十A σの関係となることから“L“レベルのディジタル信号
を出力する。また、前記A−Dコンバータ25は電圧V
 を閾値V。A−σと比較し、前記間係より“H’ レ
ベルのディジタル信号を出力する。
The A-D converter 24 sets the voltage vA1 to a threshold value V +σ
Compared with vAt” vOA, V Al < VO
Since the relationship is A0Aσ, a digital signal of “L” level is output. Further, the A-D converter 25 has a voltage V
is the threshold value V. In comparison with A-σ, the intermediary outputs an "H" level digital signal.

前記A−Dコンバータ25からのディジタル信号”H”
がNOT回路26Aで“L” レベルの信号としてNO
R回路26Bに出力される。このNOR回路26BはA
−Dコンバータ24からのディジタル信号“L”及びN
OT回路26Aからのディジタル信号“L”について否
定論理和条件を求めて、′H”レベルのディジタル信号
を制御信号としてスイッチ28に出力する。
Digital signal “H” from the A-D converter 25
is NO as a “L” level signal in the NOT circuit 26A.
It is output to the R circuit 26B. This NOR circuit 26B is
- Digital signals “L” and N from the D converter 24
A NOR condition is determined for the digital signal "L" from the OT circuit 26A, and a 'H' level digital signal is output to the switch 28 as a control signal.

この“H” レベルの制御信号によりスイッチ28が投
入(ON状態)とれ、出力情報レジスタ27に格納され
たオペアンプA20の出力情報D  −vOAを出力す
る。このオペアンプA20の正規の出力情報D3である
voAによりバイアス回路AIOとオペアンプA20と
は正規適合する組合せであることをシミュレーション上
で判断することができる。
This "H" level control signal turns on the switch 28 (ON state), and outputs the output information D-vOA of the operational amplifier A20 stored in the output information register 27. Based on voA, which is the normal output information D3 of the operational amplifier A20, it can be determined through simulation that the bias circuit AIO and the operational amplifier A20 are a normally compatible combination.

■組合せが不適正な場合 前記接続判断部2はバイアス回路AIOとオペアンプB
20との各接続関係情報D  、D  及び出力情報D
4をメモリーから読出す。この読出された接続関係情報
D の抵抗値RRが分圧l     ^1ゝ A2 回路21の抵抗R、Rに各々設定入力され、前記分圧回
路21から電圧vA1が分圧出力される。
■If the combination is inappropriate, the connection judgment section 2 will connect the bias circuit AIO and the operational amplifier B.
20, each connection relationship information D, D and output information D
Read 4 from memory. The resistance value RR of the read connection relation information D is set and inputted to the resistors R and R of the voltage dividing circuit 21, respectively, and the voltage vA1 is outputted from the voltage dividing circuit 21.

また、接続関係情報D の電圧voBがレジスタ22に
格納され、また出力情報D のDoBが出力情報レジス
タ27に格納される。前記電圧voBが閾値生成部23
の各オペアンプ23A、23Bに各々入力され、前記オ
ペアンプ23Aで閾値voE+σが生成されると共に、
前記オペアンプ23Bで閾値vOB−σが生成される。
Further, the voltage voB of the connection relationship information D 2 is stored in the register 22, and the DoB of the output information D 2 is stored in the output information register 27. The voltage voB is determined by the threshold generation unit 23
is input to each of the operational amplifiers 23A and 23B, and the operational amplifier 23A generates a threshold value voE+σ,
A threshold value vOB-σ is generated by the operational amplifier 23B.

前記A−Dコンバータ24は、電圧VAIを閾値VOB
+σと比較する。この電圧はV^1≠■OBであり、こ
こで各電圧の大小関係がVAl〉vOBの場合にはvA
l〉voB+σの関係となることから“H“レベルのデ
ィジタル信号を出力する。また、VAl< V OBの
場合にはvAl<V1)B+σの関係となることから“
L″レベルディジタル信号を出力する。
The A-D converter 24 sets the voltage VAI to a threshold value VOB.
Compare with +σ. This voltage is V^1≠■OB, and if the magnitude relationship of each voltage is VAl>vOB, then vA
Since the relationship is 1>voB+σ, an "H" level digital signal is output. In addition, in the case of VAl<V OB, there is a relationship of vAl<V1)B+σ, so “
Outputs an L'' level digital signal.

前記A−Dコンバータ25は前記関係よりvAl〉vl
lBの場合にはH”レベルのディジタル信号を出力し、
vAI<vOBの場合にはL”レベルのディジタル信号
を出力する。
From the above relationship, the A-D converter 25 has vAl>vl
In the case of 1B, an H” level digital signal is output,
When vAI<vOB, an L'' level digital signal is output.

前記A−Dコンバータ25.25からの各ディジタル信
号”H″  “H″  L″  L”カ入力される論理
回路26からは、前記vA1〉vOB及びV^1〈vo
Bのいずれの場合もL” レベルのディジタル信号であ
る制御信号をスイッチ28へ出力し、このスイッチ28
を開放状態(OFF状態)とし前記出力情報レジスタ2
7からの出力情報D であるDoBの出力が阻止される
こととなる。
The logic circuit 26 to which each digital signal "H""H"L"L" is inputted from the A-D converter 25.
In either case, a control signal which is an L'' level digital signal is output to the switch 28, and this switch 28
is in an open state (OFF state) and the output information register 2 is set in an open state (OFF state).
The output of DoB, which is the output information D from 7, is blocked.

従って、前記接続判断部2から接続対象であるオペアン
プB20の出力情報DoAが出力されないことから、バ
イアス回路AIOとオペアンプA20とは不適正な組合
せであることをシミュレーション上で判断することがで
きる。
Therefore, since the connection determination unit 2 does not output the output information DoA of the operational amplifier B20 to be connected, it can be determined through simulation that the bias circuit AIO and the operational amplifier A20 are an inappropriate combination.

次に、第5図に示すようにバイアス回路10とA−Dコ
ンバータ20とを組合せて接続する場合も、バイアス回
路A、B、・・・とA−DコンバータA、B、・・・と
の予め定められた正規の組合せについて特定の接続関係
情報D  SD  を設定しておき、前記と同様に回路
の組合せの適合・不適合の判断をシミュレーション上で
判断することができる。
Next, when the bias circuit 10 and the A-D converter 20 are connected in combination as shown in FIG. 5, the bias circuits A, B, . . . and the A-D converters A, B, . By setting specific connection relationship information D SD for a predetermined regular combination of circuits, it is possible to determine suitability or non-suitability of a combination of circuits through simulation in the same manner as described above.

また第6図に示すようにカレントミラー回路を構成する
MO8FETQ  、Q2を組合せて接続する場合も前
記と同様にシミュレーション上で判断することができる
。なお、前記カレントミラー回路は適合するMO8FE
TQ、からのゲート電圧vlによりMOSFETのチャ
ネル幅W1、W の比に応じた電流I S I2が決定
されることとなる。
Further, as shown in FIG. 6, the case where MO8FETQ and Q2 constituting a current mirror circuit are connected in combination can also be determined by simulation in the same manner as described above. Note that the current mirror circuit is compatible with MO8FE.
A current I S I2 corresponding to the ratio of the channel widths W1 and W 2 of the MOSFET is determined by the gate voltage vl from TQ.

さらに、第7図に示すようにバイアス回路10とE C
L (Emitle+ Couplcd Logic 
) 20を組合せて接続する場合も前記と同様に回路の
組合せの適合・不適合の判断をシミュレーション上で判
断することができる。
Furthermore, as shown in FIG.
L (Emitle+Couplcd Logic
) When connecting circuits 20 to 20 in combination, it is possible to judge whether the combination of circuits is compatible or unsuitable through simulation in the same manner as described above.

(b)本発明の他の実施例 第8図は本発明の他の実施例を示す。ここでノくイアス
回路Aは抵抗分圧によって電圧v2を発生し、オペアン
プ回路Bは1ビットA、DC(比較器)を2個、インバ
ーター個、NoRl個、スイッチ1個を内蔵し入力型゛
圧がV の時のみスイッチがON状態になるように構成
されている。その為入力電圧がV の時(バイアス回路
としてバイアス回路Aが使用された時)のみオペアンプ
Aが正常に出力される。
(b) Another embodiment of the invention FIG. 8 shows another embodiment of the invention. Here, the non-earth circuit A generates voltage v2 by resistor voltage division, and the operational amplifier circuit B has a built-in 1-bit A, two DC (comparators), an inverter, NoRl, and one switch, and is an input type. The switch is configured to be in the ON state only when the pressure is V2. Therefore, operational amplifier A outputs normally only when the input voltage is V (when bias circuit A is used as a bias circuit).

一方、第9図のようにオペアンプ回路Bにバイアス回路
Aが接続された場合、オペアンプ回路Bは入力電圧V、
の時のみ正常に動作するように設定されている為バイア
ス回路Aが発生する電圧は■ (≠v b )によって
スイッチはOFF状態になりオペアンプBの出力は出力
されない。その結果オペアンプ回路とバイアス回路が一
致している時のみ正常に動作するようになる。このよう
にバイアス回路で発生する電圧(V、)とオペアンプ回
路が動作する電圧(V2)とが存在しているため、電圧
v =v2のときオペアンプが動作し、V!≠v2のと
きオペアンプは動作しない。
On the other hand, when bias circuit A is connected to operational amplifier circuit B as shown in FIG.
Since it is set to operate normally only when , the voltage generated by bias circuit A is ■ (≠v b ), so the switch is turned off and the output of operational amplifier B is not output. As a result, it will operate normally only when the operational amplifier circuit and bias circuit match. In this way, since there is a voltage (V, ) generated in the bias circuit and a voltage (V2) at which the operational amplifier circuit operates, the operational amplifier operates when the voltage v = v2, and V! When ≠v2, the operational amplifier does not operate.

上記の実施例では第2の回路をオペアンプ回路としてい
るがオペアンプ以外の回路に使用しても良い。A−Dコ
ンバータ、D−Aコンバータなど特有のバイアス回路を
もつものに使用することができる。この時発生させるバ
イアス電圧はバイアス回路等の動作時の電源電圧範囲外
でもよい。
In the above embodiment, the second circuit is an operational amplifier circuit, but it may be used as a circuit other than an operational amplifier. It can be used for devices with specific bias circuits such as AD converters and DA converters. The bias voltage generated at this time may be outside the power supply voltage range during operation of the bias circuit and the like.

A−Dコンバータの場合の実施例を第10図に示す。こ
の場合もオペアンプ回路と同様にバイアス回路Cは電圧
V を発生する回路、A−Dコンパ−タ回路Cは入力電
圧がV の時のみ動作する回路から成っている為、正常
に動作する。
An example in the case of an A-D converter is shown in FIG. In this case as well, like the operational amplifier circuit, the bias circuit C is a circuit that generates a voltage V, and the A-D converter circuit C is a circuit that operates only when the input voltage is V, so that they operate normally.

(c)本発明のその他の実施例 前記実施例においてはメモリーに第2の回路20の出力
情報D3を格納し、接続判断部2で回路の組合せが適合
すると判断された場合には前記出力情報D3を出力して
適合の有無を判断する構成としたが、接続判断部2で回
路の組合せが適合する場合又は不適合する場合にこれに
対応するディジタル信号″H″、L″を論理回路26か
ら出力して組合せの適否を判断する構成とすることもで
きる。この場合はメモリーに第2の回路の出力情報D3
を格納する必要がなくなる。
(c) Other embodiments of the present invention In the embodiments described above, the output information D3 of the second circuit 20 is stored in the memory, and when the connection determination section 2 determines that the combination of circuits is compatible, the output information D3 is stored in the memory. Although the configuration is configured to output D3 to determine whether or not it is compatible, if the combination of circuits is compatible or non-compatible in the connection determining unit 2, the corresponding digital signals "H" and "L" are sent from the logic circuit 26. It is also possible to have a configuration in which the suitability of the combination is judged by outputting the data.In this case, the output information D3 of the second circuit is stored in the memory.
There is no need to store it.

前記各実施例においては論理回路26をNOT回路26
A及びNOR回路26Bを備える構成としたが、EX−
OR回路で論理回路を構成し、A−Dコンバータ24.
25の各出力について排他的論理和条件を求めることに
より回路組合せの適否を判断する構成とすることもでき
る。
In each of the embodiments described above, the logic circuit 26 is replaced by a NOT circuit 26.
A and a NOR circuit 26B, but EX-
A logic circuit is configured with an OR circuit, and an A-D converter 24.
It is also possible to adopt a configuration in which the suitability of a circuit combination is determined by determining an exclusive OR condition for each of the 25 outputs.

また、前記論理回路26をNOT回路26A及びNOR
回路26Bで構成したが、NOR回路26Bに替えてA
ND回路とし、このAND回路とN07回路とで構成す
ることができる。
Further, the logic circuit 26 is connected to a NOT circuit 26A and a NOR circuit.
It was configured with circuit 26B, but instead of NOR circuit 26B, A
It can be configured as an ND circuit, consisting of this AND circuit and the N07 circuit.

さらに、前記実施例においてはメモリーに第1の回路1
0の接続関係情報D である抵抗RAl・R、R−R、
・・・を格納し、この接続関係情81   A2   
B2 報R−R、R−R・・・を接続判断部2のAi   B
I   A2   B2ゝ分圧回路21に入力して所定
の電圧v1を出力する構成としたが、第1の回路10の
種類に応じたvlの値をメモリー内に格納する構成とす
ることもできる。この場合には接続判断部1に分圧回路
21を設ける必要がな(なる。
Furthermore, in the embodiment, the first circuit 1 is provided in the memory.
The resistance RAl・R, R−R, which is the connection relation information D of 0
... is stored, and this connection relationship information 81 A2
B2 Connect information R-R, R-R... to Ai B of connection judgment unit 2
Although the configuration is such that a predetermined voltage v1 is inputted to the I A2 B2 voltage dividing circuit 21 and outputted, a configuration may also be adopted in which the value of v1 depending on the type of the first circuit 10 is stored in the memory. In this case, it is not necessary to provide the voltage dividing circuit 21 in the connection determining section 1.

さらにまた、前記各実施例において閾値生成部23にお
ける誤差許容設定値σを固定する値として予め設定する
構成としたが、組合せの対象となる回路の特性に応じて
誤差許容設定値σを可変に構成することもできる。即ち
、誤差許容設定値σを大きく (小さく)することによ
り誤差許容範囲2σをを太き((小さく)することがで
きることとなる。
Furthermore, in each of the embodiments described above, the error tolerance setting value σ in the threshold generation unit 23 is set in advance as a fixed value, but the error tolerance setting value σ can be changed according to the characteristics of the circuits to be combined. It can also be configured. That is, by increasing (reducing) the error tolerance setting value σ, it is possible to widen ((reduce) the error tolerance range 2σ.

また、バイアス回路からの所定バイアス電圧に基づいて
定電圧を発生する定電圧回路についても、バイアス回路
との回路組合せの適否判断を行なうことができる。
Furthermore, it is also possible to determine the suitability of a circuit combination with the bias circuit regarding a constant voltage circuit that generates a constant voltage based on a predetermined bias voltage from the bias circuit.

〔発明の効果〕 以上説明したように本発明においては、組合せる第1及
び第2の回路について予め設定された各接続関係情報に
基づいて第1及び第2の回路の組合せの適否を判断する
ことにより、二つの回路の組合せの適否をシミュレーシ
ョン上で簡易且つ正確に判断できるという効果を有する
。また、回路組合せの適否を判断する時間を短縮化でき
る効果を有する。
[Effects of the Invention] As explained above, in the present invention, the suitability of the combination of the first and second circuits is determined based on each connection relationship information set in advance for the first and second circuits to be combined. This has the effect that the suitability of a combination of two circuits can be easily and accurately determined through simulation. Further, it has the effect of shortening the time required to determine the suitability of circuit combinations.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の原理説明図、 第2図は本発明の一実施例構成図、 第3図は第2図記載実施例におけるメモリの情報格納説
明図、 第4図ないし第7図は検査対象回路の各回路構成図、 第8図ないし第10図は本発明の他の実施例説明図を示
す。 1・・・メモリ(記憶手段) 2・・・接続判断部(接続判断手段) 10・・・第1の回路 20・・・第2の回路 2]・・・分圧回路 22・・・レジスタ 23・・・閾値生成部 24.25・・・A−Dコンバータ 26・・・論理回路 27・・・出力情報レジスタ 28・・・スイッチ
FIG. 1 is an explanatory diagram of the principle of the present invention, FIG. 2 is a configuration diagram of an embodiment of the present invention, FIG. 3 is an explanatory diagram of information storage in the memory in the embodiment described in FIG. 2, and FIGS. 4 to 7 are Each of the circuit configuration diagrams of the circuit to be inspected and FIGS. 8 to 10 show illustrations of other embodiments of the present invention. DESCRIPTION OF SYMBOLS 1...Memory (storage means) 2...Connection judgment unit (connection judgment means) 10...First circuit 20...Second circuit 2]...Voltage dividing circuit 22...Register 23...Threshold value generation unit 24.25...A-D converter 26...Logic circuit 27...Output information register 28...Switch

Claims (1)

【特許請求の範囲】 1、制御信号を出力する第1の回路(10)と当該制御
信号に基づいて動作する第2の回路(20)とを接続し
て形成される半導体回路について、前記第1及び第2の
各回路(10、20)の接続関係の適否を検査する半導
体回路シミュレーション装置において、 前記第1及び第2の回路(10、20)の接続について
予め設定された各接続関係情報(D_1、D_2)を格
納する記憶手段(1)と、 前記接続関係情報(D_1、D_2)に基づいて任意の
第1及び第2の各回路(10、20)を接続する場合に
、前記第1及び第2の各回路(10、20)の組合せの
適否を判断する接続判断手段(2)とを備えることを 特徴とする半導体回路シミュレーション装置。 2、前記請求項1記載の半導体回路シミュレーション装
置において、 前記記憶手段(1)は第1及び第2の各回路(10、2
0)が適正に接続された場合に前記第2の回路(20)
の動作により出力される出力情報(D_2)を格納し、 前記接続判断手段(2)において第1及び第2の各回路
(10、20)の接続が適正であると判断した場合に、
前記第2の回路(20)の出力情報(D_3)を出力す
ることを 特徴とする半導体回路シミュレーション装置。 3、前記請求項1記載の半導体回路シミュレーション装
置において、 前記接続判断手段(2)は第1の回路(10)の接続関
係情報(D_1)が第1の電圧値(V_1)として入力
され、第2の回路(20)の接続関係情報(D_2)が
第2の電圧値(V_2)として入力される場合に、前記
第2の電圧値(V_2)に所定値(σ)加算・減算して
得られる加算・減算の各閾値(V_2+σ、V_2−σ
)と前記第1の電圧値(V_1)とを各々比較し(V_
1−V_2−σ、V_1−V_2+σ)、当該各比較結
果(V_1−V_2−σ、V_1−V_2+σ)の論理
を求めて前記第1及び第2の各回路の接続の適否を判断
することを 特徴とする半導体回路シミュレーション装置。
[Claims] 1. Regarding a semiconductor circuit formed by connecting a first circuit (10) that outputs a control signal and a second circuit (20) that operates based on the control signal, In a semiconductor circuit simulation device for inspecting the suitability of the connection relationship between the first and second circuits (10, 20), each connection relationship information set in advance regarding the connection of the first and second circuits (10, 20). (D_1, D_2), and when connecting arbitrary first and second circuits (10, 20) based on the connection relationship information (D_1, D_2), 1. A semiconductor circuit simulation device comprising: connection determining means (2) for determining suitability of a combination of first and second circuits (10, 20). 2. The semiconductor circuit simulation device according to claim 1, wherein the storage means (1) stores each of the first and second circuits (10, 2).
0) is properly connected to the second circuit (20).
stores the output information (D_2) outputted by the operation, and when the connection determining means (2) determines that the connection between the first and second circuits (10, 20) is appropriate,
A semiconductor circuit simulation device characterized in that output information (D_3) of the second circuit (20) is output. 3. In the semiconductor circuit simulation device according to claim 1, the connection determination means (2) receives connection relationship information (D_1) of the first circuit (10) as a first voltage value (V_1), and When the connection relationship information (D_2) of the second circuit (20) is input as the second voltage value (V_2), the information obtained by adding or subtracting a predetermined value (σ) to the second voltage value (V_2) is obtained. Each addition/subtraction threshold (V_2+σ, V_2-σ
) and the first voltage value (V_1) are compared (V_
1-V_2-σ, V_1-V_2+σ), and the logic of each of the comparison results (V_1-V_2-σ, V_1-V_2+σ) is determined to determine the suitability of connection between the first and second circuits. A semiconductor circuit simulation device.
JP2192035A 1990-07-20 1990-07-20 Semiconductor circuit simulation system Expired - Fee Related JP2908536B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2192035A JP2908536B2 (en) 1990-07-20 1990-07-20 Semiconductor circuit simulation system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2192035A JP2908536B2 (en) 1990-07-20 1990-07-20 Semiconductor circuit simulation system

Publications (2)

Publication Number Publication Date
JPH0477683A true JPH0477683A (en) 1992-03-11
JP2908536B2 JP2908536B2 (en) 1999-06-21

Family

ID=16284522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2192035A Expired - Fee Related JP2908536B2 (en) 1990-07-20 1990-07-20 Semiconductor circuit simulation system

Country Status (1)

Country Link
JP (1) JP2908536B2 (en)

Also Published As

Publication number Publication date
JP2908536B2 (en) 1999-06-21

Similar Documents

Publication Publication Date Title
JP2002304164A (en) Display device driving device, display device, and driver circuit test method
JPH02146195A (en) Semiconductor memory
JPH0477683A (en) Semiconductor circuit simulation device
JPH01316024A (en) Test equipment for d/a converter
US20080063212A1 (en) Circuit testing apparatus
JP2009133762A (en) Semiconductor device and its test method
JPH04324379A (en) Testing apparatus for integrated circuit
JPH04120912A (en) Multichannel digital/analog converter and test method for the converter
KR200238130Y1 (en) Micro control unit
JPH02184048A (en) Semiconductor integrated circuit having built-in memory
JP3292307B2 (en) IC test equipment
JPS6138576A (en) Semiconductor integrated circuit
JPS6222086A (en) Semiconductor integrated circuit
JPH09325176A (en) Ic tester
JPH0529469A (en) Test facilitating circuit
JPH02268520A (en) Successive approximation analog/digital conversion circuit
JPH04325999A (en) Test circuit for shift register
JPS5963577A (en) Voltage generator
JPS60154637A (en) Integrated circuit device
JPS6342484A (en) Integrated circuit device
JPH03115873A (en) Semiconductor integrated circuit
JPH03231519A (en) Semiconductor integrated circuit
JPH04184178A (en) Semiconductor integrated circuit
JPH02147876A (en) Test facilitation circuit
JP2003066106A (en) Semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees