JPH0477683A - 半導体回路シミュレーション装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段（第１図） 作用 実施例 （ａ）本発明の一実施例（第２図〜第７図）１）本発明
の他の実施例（第、８図〜第１０図）（ｃ）本発明のそ
の他の実施例 発明の効果 〔概要〕 予め定められた特定関係の二つの回路を接続して形成さ
れる半導体回路について回路組合せの適否を検査する半
導体回路シミュレーション装置に関し、 二つの回路の組合せの適否をシミュレーション上で簡易
且つ正確に判断することかできる半導体回路シミュレー
ション装置を提供することを目的とし、 制御信号を出力する第１の回路と当該制御信号に基つい
て動作する第２の回路とを接続！２て形成される半導体
回路に一ついて、前記第１及び第２の各回路の接続関係
の適否を検査する半導体回路シミュレーション装置にお
いて、前記第１及び第２の回路の接続について了め設定
された各接続関係情報を格納する記憶手段と、前記接続
関係情報に基ついて任意の第１及び第２の各回路を接続
する場合に、前記第１及び第２の各回路の組合せの適否
を判断する接続判断手段とを備えるものである。

〔産業上の利用分野」 本発明は予め定められた特定関係の二つの回路を接続し
て形成される半導体回路について回路組合せの適否を検
査する半導体回路シミュレーショ：・装置に関する。

近年、各種の回路要素を組合せて形成される半導体回路
があり、この半導体回路について回路要素の組合せが適
性か否かを判断する必要がある。

特に、半導体回路が高集積化および高機能化する１、ｌ
伴い、回路要素の組合せ関係も複雑化して回路要素の組
合せの適否を判断することが困難とな−］でいる。この
ような半導体回路における回路要素の組合せの適否をシ
ミュレーション上で確実に検出できる半導体回路シミュ
レーション装置が要〉ｋされる。

路を組合せた半導体回路のシミュレーションを行なう場
合は、これらの半導体回路を実際に動作させてこの動作
結果から熟練経験者が前記ニ、一つの回路の組合せの適
否を判断していた。

前記第４図の半導体回路においては、第１の回路である
バイアス回路１０から制御信号のバイアス電圧■１を第
２の回路であるオペアンプ２０に入力し、前記バイアス
電圧Ｖ＋に基づいてオペアンプ２０から出力情報Ｉ）３
が出力される。この出力情報Ｄ３を分析することにより
、パイ、′ス回路１０とオペアンプ２０との組合せの適
否を判断する。

また、ｎ１１記第５図の半導体回路においては、バイア
ス回路１０からのバイアス電圧ｙ　　によりＡ−Ｄコン
バーター２０を動作させ、このＡ−Ｄコンバータ２０か
ら出力されるディジタル出力Ｄ３に基づいて前記回路組
合せの適否を判断する。

〔従来の技術〕

従来、第４図及び第５図で示すような二つの回〔発明が
解決しようとする課題〕 前記従来の半導体回路におけるシミュレーションは以上
のように実施していたことから、実際に半導体回路を動
作させなければ二つの回路の組合せの適否を判断できず
、しかもこの判断に熟練経験者の極めて高い知識と経験
がなければ判断できないという課題を有していた。即ち
、第１の回路から出力される制御信号（バイアス電圧ｖ
１）が多少異なる値であっても第２の回路が動作する場
合があり、この第２の回路の動作が正規の適正な動作か
否かの判断が困難である。

また、前記実動作による半導体回路の判断が熟練経験者
によって判断しなければならないことから、実際に半導
体回路を動作させることなく、回路図上で目視により二
つの回路の組合せの適否を判断することも考えられるが
、シミュレーション時間が膨大なものとなり、また判断
誤りも増大するという課題を有していた。

本発明は前記課題を解決するためになされたもので、二
つの回路の組合せの適否をシミュレーション上で簡易且
つ正確に判断することができる半導体回路シミュレーシ
ョン装置を提供することを目的とする。

（課題を解決するための手段〕 第１図は本発明の原理説明図を示す。

同図において本発明に係る半導体回路シミュレーション
装置は、制御信号を出力する第１の回路と当該制御信号
に基ついて動作する第２の回路とを接続して形成される
半導体回路について、前記第１及び第２の各回路の接続
関係の適否を検査する半導体回路シミュレーション装置
において、前記第１及び第２の回路の接続について予め
設定された各接続関係情報を格納する記憶手段と、前記
接続関係情報に基ついて任意の第１及び第２の各回路を
接続する場合に、前記第１及び第２の各回路の組合せの
適否を判断する接続判断手段とを備えるものである。

〔作用〕

本発明においては、組合せる第１及び第２の回路につい
て予め設定された各接続関係情報に基づいて第１及び第
２の回路の組合せの適否を判断することにより、二つの
回路の組合せの適否をシミュレーション上で簡易且つ正
確に判断できる。また、回路組合せの適否を判断する時
間を短縮化できる。

〔実施例〕

（ａ）本発明の一実施例 以下、本実施例を第２図ないし第５図に基づいて説明す
る。この第２図は本実施例の構成図、第３図は本実施例
におけるメモリの情報格納説明図、第４図ない（７第７
図は検査対象回路の各回路構成図を示す。

前記各図において本実施例に係る半導体回路シミュレー
ション装置は、組合せる二つの第１及び第２の回路１０
．２０の接続について予め対応付けられた各接続関係情
報Ｄ　　、Ｄ　　及び第２の回路２０の出力情報Ｄ３を
格納するメモリ１と、前記第１及び第２の回路１０．２
ｏが接続する場合に、前記第１及び第２の回路１０．２
ｏの組合せの適否を前記接続関係情報Ｄ　　　Ｄ、に基
づいて判断すると共に、当該組合せが適正なときに第２
の回路２０からの出力情報Ｄ３を出力する接続判断部２
とを備える構成である。

前記接続判断部２は、第１の回路の接続関係情報Ｄｌに
相当する電圧Ｖ＋を分圧発生する分圧回路２１と、第２
の回路の接続関係情報Ｄ２の電圧Ｖ２を保持するレジス
タ２２と、前記レジスタ２２に保持された接続関係情報
Ｄ　の電圧ｖ２に誤差許容設定値σを加算・減算して閾
値−Ｖ２＋σ、ｖ２−σを出力する閾値生成部２３と、
前記分圧回路２１の電圧ｖ１を閾値Ｖ２＋σ、Ｖ２−σ
に基づいてディジタル信号に変換するＡ−Ｄコンバータ
２４．２５と、前記Ａ−Ｄコンバータ２４．２５の各デ
ィジタル信号の論理条件を求めて電圧値Ｖｌが電圧値ｖ
２＋σ〜ｖ２−σに含まれるが否かを検出して検出信号
を出力する論理回路２６と、前記第２の回路の出力情報
Ｄ３を保持する出力情報レジスタ２７と、前記論理回路
２６の検出信号に基づいて出力情報Ｄ３の出力を制御す
るスイッチ２８とを備える構成である。

次に、上記構成に基づく本実施例装置の動作について説
明する。まず、第４図に示すようにバイアス回路１０と
オペアンプ２０とを組合せて接続する場合に組合せの適
否を判断するシミュレーションについて説明する。なお
、前記バイアス回路ＡＩＯとオペアンプＡ２０とは正規
に適合する組合せ関係を有するものであり、接続関係情
報Ｄ１１Ｄ２は電圧Ｖ　ｌ＝　Ｖ　２　　（Ｖ　Ａｌ＝
　Ｖ　ＧＡ）の関係となるように予め設定されている。

また、バイアス回路ＡＩＯとオペアンプＢ２０、オペア
ンプＣ２０・・・とは適合しない組合せ関係であり、接
続関係情報Ｄ　１Ｄ　は電圧Ｖ　≠Ｖ　　（Ｖ　Ａｌ≠
ｖＯＢ’ｖＡｌ≠ｖｏｃ・・・）の関係となるように予
め設定されている。

以下、バイアス回路とオペアンプとの組合せが適正な場
合と不適正な場合とに分けて説明する。

０組合せが適正な場合 前記接続判断部２はバイアス回路ＡＩＯとオペアンプＡ
２０との各接続関係情報Ｄ　　、Ｄ　　及び出力情報Ｄ
３をメモリ１から読出す。この読出された接続関係情報
Ｄ　の抵抗値Ｒ、Ｒが分圧ｌ　　　　　　ＡＩ　　　Ａ
２ 回路２１の抵抗ＲＸＲに各々設定入力され、また接続関
係情報Ｄ２のＶＯＡがレジスタ２２に格納される。さら
に、前記読出された出力情報Ｄ３のＤｏＡが出力情報レ
ジスタ２７に格納される。

この状態において、分圧回路２１により抵抗値ＲＲで電
源電圧Ｖ、を分圧して得られる電Ａ１ゝ　　　Ａ２ 圧ｖＡ１をＡ−Ｄコンバータ２４．２５に出力する。

前記レジスタ２２からオペアンプＡ２０の接続関係情報
ｖ　（＝Ｄ２）が閾値生成部２３の各オペＡ アンプ２３Ａ、２３Ｂに各々入力され、前記オペアンプ
２３Ａで閾値ｖｏＡ＋σが生成されると共に、前記オペ
アンプ２３Ｂで閾値ｖＤＡ−σが生成される。

前記Ａ−Ｄコンバータ２４は電圧ｖＡ１を閾値Ｖ　＋σ
と比較し、ｖＡｔ”　ｖＯＡよりＶ　Ａｌ　＜　Ｖ　Ｏ
Ａ十Ａ σの関係となることから“Ｌ“レベルのディジタル信号
を出力する。また、前記Ａ−Ｄコンバータ２５は電圧Ｖ
　を閾値Ｖ。Ａ−σと比較し、前記間係より“Ｈ’　レ
ベルのディジタル信号を出力する。

前記Ａ−Ｄコンバータ２５からのディジタル信号”Ｈ”
がＮＯＴ回路２６Ａで“Ｌ”　レベルの信号としてＮＯ
Ｒ回路２６Ｂに出力される。このＮＯＲ回路２６ＢはＡ
−Ｄコンバータ２４からのディジタル信号“Ｌ”及びＮ
ＯＴ回路２６Ａからのディジタル信号“Ｌ”について否
定論理和条件を求めて、′Ｈ”レベルのディジタル信号
を制御信号としてスイッチ２８に出力する。

この“Ｈ”　レベルの制御信号によりスイッチ２８が投
入（ＯＮ状態）とれ、出力情報レジスタ２７に格納され
たオペアンプＡ２０の出力情報Ｄ　　−ｖＯＡを出力す
る。このオペアンプＡ２０の正規の出力情報Ｄ３である
ｖｏＡによりバイアス回路ＡＩＯとオペアンプＡ２０と
は正規適合する組合せであることをシミュレーション上
で判断することができる。

■組合せが不適正な場合 前記接続判断部２はバイアス回路ＡＩＯとオペアンプＢ
２０との各接続関係情報Ｄ　　、Ｄ　　及び出力情報Ｄ
４をメモリーから読出す。この読出された接続関係情報
Ｄ　の抵抗値ＲＲが分圧ｌ　　　　　＾１ゝ　Ａ２ 回路２１の抵抗Ｒ、Ｒに各々設定入力され、前記分圧回
路２１から電圧ｖＡ１が分圧出力される。

また、接続関係情報Ｄ　の電圧ｖｏＢがレジスタ２２に
格納され、また出力情報Ｄ　のＤｏＢが出力情報レジス
タ２７に格納される。前記電圧ｖｏＢが閾値生成部２３
の各オペアンプ２３Ａ、２３Ｂに各々入力され、前記オ
ペアンプ２３Ａで閾値ｖｏＥ＋σが生成されると共に、
前記オペアンプ２３Ｂで閾値ｖＯＢ−σが生成される。

前記Ａ−Ｄコンバータ２４は、電圧ＶＡＩを閾値ＶＯＢ
＋σと比較する。この電圧はＶ＾１≠■ＯＢであり、こ
こで各電圧の大小関係がＶＡｌ〉ｖＯＢの場合にはｖＡ
ｌ〉ｖｏＢ＋σの関係となることから“Ｈ“レベルのデ
ィジタル信号を出力する。また、ＶＡｌ＜　Ｖ　ＯＢの
場合にはｖＡｌ＜Ｖ１）Ｂ＋σの関係となることから“
Ｌ″レベルディジタル信号を出力する。

前記Ａ−Ｄコンバータ２５は前記関係よりｖＡｌ〉ｖｌ
ｌＢの場合にはＨ”レベルのディジタル信号を出力し、
ｖＡＩ＜ｖＯＢの場合にはＬ”レベルのディジタル信号
を出力する。

前記Ａ−Ｄコンバータ２５．２５からの各ディジタル信
号”Ｈ″　　“Ｈ″　　Ｌ″　　Ｌ”カ入力される論理
回路２６からは、前記ｖＡ１〉ｖＯＢ及びＶ＾１〈ｖｏ
Ｂのいずれの場合もＬ”　レベルのディジタル信号であ
る制御信号をスイッチ２８へ出力し、このスイッチ２８
を開放状態（ＯＦＦ状態）とし前記出力情報レジスタ２
７からの出力情報Ｄ　であるＤｏＢの出力が阻止される
こととなる。

従って、前記接続判断部２から接続対象であるオペアン
プＢ２０の出力情報ＤｏＡが出力されないことから、バ
イアス回路ＡＩＯとオペアンプＡ２０とは不適正な組合
せであることをシミュレーション上で判断することがで
きる。

次に、第５図に示すようにバイアス回路１０とＡ−Ｄコ
ンバータ２０とを組合せて接続する場合も、バイアス回
路Ａ、Ｂ、・・・とＡ−ＤコンバータＡ、Ｂ、・・・と
の予め定められた正規の組合せについて特定の接続関係
情報Ｄ　　ＳＤ　　を設定しておき、前記と同様に回路
の組合せの適合・不適合の判断をシミュレーション上で
判断することができる。

また第６図に示すようにカレントミラー回路を構成する
ＭＯ８ＦＥＴＱ　　、Ｑ２を組合せて接続する場合も前
記と同様にシミュレーション上で判断することができる
。なお、前記カレントミラー回路は適合するＭＯ８ＦＥ
ＴＱ、からのゲート電圧ｖｌによりＭＯＳＦＥＴのチャ
ネル幅Ｗ１、Ｗ　の比に応じた電流Ｉ　Ｓ　Ｉ２が決定
されることとなる。

さらに、第７図に示すようにバイアス回路１０とＥ　Ｃ
Ｌ　（Ｅｍｉｔｌｅ＋　Ｃｏｕｐｌｃｄ　Ｌｏｇｉｃ　
）　２０を組合せて接続する場合も前記と同様に回路の
組合せの適合・不適合の判断をシミュレーション上で判
断することができる。

（ｂ）本発明の他の実施例 第８図は本発明の他の実施例を示す。ここでノくイアス
回路Ａは抵抗分圧によって電圧ｖ２を発生し、オペアン
プ回路Ｂは１ビットＡ、ＤＣ（比較器）を２個、インバ
ーター個、ＮｏＲｌ個、スイッチ１個を内蔵し入力型゛
圧がＶ　の時のみスイッチがＯＮ状態になるように構成
されている。その為入力電圧がＶ　の時（バイアス回路
としてバイアス回路Ａが使用された時）のみオペアンプ
Ａが正常に出力される。

一方、第９図のようにオペアンプ回路Ｂにバイアス回路
Ａが接続された場合、オペアンプ回路Ｂは入力電圧Ｖ、
の時のみ正常に動作するように設定されている為バイア
ス回路Ａが発生する電圧は■　（≠ｖ　ｂ　）によって
スイッチはＯＦＦ状態になりオペアンプＢの出力は出力
されない。その結果オペアンプ回路とバイアス回路が一
致している時のみ正常に動作するようになる。このよう
にバイアス回路で発生する電圧（Ｖ、）とオペアンプ回
路が動作する電圧（Ｖ２）とが存在しているため、電圧
ｖ　＝ｖ２のときオペアンプが動作し、Ｖ！≠ｖ２のと
きオペアンプは動作しない。

上記の実施例では第２の回路をオペアンプ回路としてい
るがオペアンプ以外の回路に使用しても良い。Ａ−Ｄコ
ンバータ、Ｄ−Ａコンバータなど特有のバイアス回路を
もつものに使用することができる。この時発生させるバ
イアス電圧はバイアス回路等の動作時の電源電圧範囲外
でもよい。

Ａ−Ｄコンバータの場合の実施例を第１０図に示す。こ
の場合もオペアンプ回路と同様にバイアス回路Ｃは電圧
Ｖ　を発生する回路、Ａ−Ｄコンパ−タ回路Ｃは入力電
圧がＶ　の時のみ動作する回路から成っている為、正常
に動作する。

（ｃ）本発明のその他の実施例 前記実施例においてはメモリーに第２の回路２０の出力
情報Ｄ３を格納し、接続判断部２で回路の組合せが適合
すると判断された場合には前記出力情報Ｄ３を出力して
適合の有無を判断する構成としたが、接続判断部２で回
路の組合せが適合する場合又は不適合する場合にこれに
対応するディジタル信号″Ｈ″、Ｌ″を論理回路２６か
ら出力して組合せの適否を判断する構成とすることもで
きる。この場合はメモリーに第２の回路の出力情報Ｄ３
を格納する必要がなくなる。

前記各実施例においては論理回路２６をＮＯＴ回路２６
Ａ及びＮＯＲ回路２６Ｂを備える構成としたが、ＥＸ−
ＯＲ回路で論理回路を構成し、Ａ−Ｄコンバータ２４．
２５の各出力について排他的論理和条件を求めることに
より回路組合せの適否を判断する構成とすることもでき
る。

また、前記論理回路２６をＮＯＴ回路２６Ａ及びＮＯＲ
回路２６Ｂで構成したが、ＮＯＲ回路２６Ｂに替えてＡ
ＮＤ回路とし、このＡＮＤ回路とＮ０７回路とで構成す
ることができる。

さらに、前記実施例においてはメモリーに第１の回路１
０の接続関係情報Ｄ　である抵抗ＲＡｌ・Ｒ、Ｒ−Ｒ、
・・・を格納し、この接続関係情８１　　　Ａ２　　　
Ｂ２ 報Ｒ−Ｒ、Ｒ−Ｒ・・・を接続判断部２のＡｉ　　　Ｂ
Ｉ　　　Ａ２　　　Ｂ２ゝ分圧回路２１に入力して所定
の電圧ｖ１を出力する構成としたが、第１の回路１０の
種類に応じたｖｌの値をメモリー内に格納する構成とす
ることもできる。この場合には接続判断部１に分圧回路
２１を設ける必要がな（なる。

さらにまた、前記各実施例において閾値生成部２３にお
ける誤差許容設定値σを固定する値として予め設定する
構成としたが、組合せの対象となる回路の特性に応じて
誤差許容設定値σを可変に構成することもできる。即ち
、誤差許容設定値σを大きく　（小さく）することによ
り誤差許容範囲２σをを太き（（小さく）することがで
きることとなる。

また、バイアス回路からの所定バイアス電圧に基づいて
定電圧を発生する定電圧回路についても、バイアス回路
との回路組合せの適否判断を行なうことができる。

〔発明の効果〕 以上説明したように本発明においては、組合せる第１及
び第２の回路について予め設定された各接続関係情報に
基づいて第１及び第２の回路の組合せの適否を判断する
ことにより、二つの回路の組合せの適否をシミュレーシ
ョン上で簡易且つ正確に判断できるという効果を有する
。また、回路組合せの適否を判断する時間を短縮化でき
る効果を有する。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明の一実施例構成図、 第３図は第２図記載実施例におけるメモリの情報格納説
明図、 第４図ないし第７図は検査対象回路の各回路構成図、 第８図ないし第１０図は本発明の他の実施例説明図を示
す。 １・・・メモリ（記憶手段） ２・・・接続判断部（接続判断手段） １０・・・第１の回路 ２０・・・第２の回路 ２］・・・分圧回路 ２２・・・レジスタ ２３・・・閾値生成部 ２４．２５・・・Ａ−Ｄコンバータ ２６・・・論理回路 ２７・・・出力情報レジスタ ２８・・・スイッチ

Claims (1)

1. 【特許請求の範囲】 １、制御信号を出力する第１の回路（１０）と当該制御
   信号に基づいて動作する第２の回路（２０）とを接続し
   て形成される半導体回路について、前記第１及び第２の
   各回路（１０、２０）の接続関係の適否を検査する半導
   体回路シミュレーション装置において、 前記第１及び第２の回路（１０、２０）の接続について
   予め設定された各接続関係情報（Ｄ＿１、Ｄ＿２）を格
   納する記憶手段（１）と、 前記接続関係情報（Ｄ＿１、Ｄ＿２）に基づいて任意の
   第１及び第２の各回路（１０、２０）を接続する場合に
   、前記第１及び第２の各回路（１０、２０）の組合せの
   適否を判断する接続判断手段（２）とを備えることを 特徴とする半導体回路シミュレーション装置。 ２、前記請求項１記載の半導体回路シミュレーション装
   置において、 前記記憶手段（１）は第１及び第２の各回路（１０、２
   ０）が適正に接続された場合に前記第２の回路（２０）
   の動作により出力される出力情報（Ｄ＿２）を格納し、 前記接続判断手段（２）において第１及び第２の各回路
   （１０、２０）の接続が適正であると判断した場合に、
   前記第２の回路（２０）の出力情報（Ｄ＿３）を出力す
   ることを 特徴とする半導体回路シミュレーション装置。 ３、前記請求項１記載の半導体回路シミュレーション装
   置において、 前記接続判断手段（２）は第１の回路（１０）の接続関
   係情報（Ｄ＿１）が第１の電圧値（Ｖ＿１）として入力
   され、第２の回路（２０）の接続関係情報（Ｄ＿２）が
   第２の電圧値（Ｖ＿２）として入力される場合に、前記
   第２の電圧値（Ｖ＿２）に所定値（σ）加算・減算して
   得られる加算・減算の各閾値（Ｖ＿２＋σ、Ｖ＿２−σ
   ）と前記第１の電圧値（Ｖ＿１）とを各々比較し（Ｖ＿
   １−Ｖ＿２−σ、Ｖ＿１−Ｖ＿２＋σ）、当該各比較結
   果（Ｖ＿１−Ｖ＿２−σ、Ｖ＿１−Ｖ＿２＋σ）の論理
   を求めて前記第１及び第２の各回路の接続の適否を判断
   することを 特徴とする半導体回路シミュレーション装置。