JPH0477810A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH0477810A JPH0477810A JP2185963A JP18596390A JPH0477810A JP H0477810 A JPH0477810 A JP H0477810A JP 2185963 A JP2185963 A JP 2185963A JP 18596390 A JP18596390 A JP 18596390A JP H0477810 A JPH0477810 A JP H0477810A
- Authority
- JP
- Japan
- Prior art keywords
- mode
- information processing
- control signal
- circuit
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 title claims description 14
- 238000001514 detection method Methods 0.000 claims abstract description 21
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、いわゆるパーソナルコンピュータ（パソコン
）やワードプレセッサ（ワープロ）に代表される小型の
情報処理装置に関するものである。
）やワードプレセッサ（ワープロ）に代表される小型の
情報処理装置に関するものである。
この種の情報処理装置においては、携帯性に優れた装置
の開発がすずめられている。そして、大きさおよび重量
に関しては、大きめの書籍程度にまで小型軽量化したも
のが既に市販されている。
の開発がすずめられている。そして、大きさおよび重量
に関しては、大きめの書籍程度にまで小型軽量化したも
のが既に市販されている。
ところか、内部電源を用いた場合の使用可能時間に関し
ては必ずしも十分とは言えないのか現状である。そこで
、内部電源の容量を変えずに使用可能時間を延ばすため
に、消費電力の低い装置が求められている。
ては必ずしも十分とは言えないのか現状である。そこで
、内部電源の容量を変えずに使用可能時間を延ばすため
に、消費電力の低い装置が求められている。
本発明の課題は、このような問題点を解消することにあ
る。
る。
」二記課題を解決するために本発明の情報処理装置は、
情報処理装置自身の動作状態を検出し検出結果に応じた
検出信号を出力する動作状態検手段と、その検出信号を
デコードして制御信号を出力する制御手段と、必要に応
じてＣＰＵや主記憶装置等の基本構成要素毎にそれぞれ
に設けられ、それらの装置を制御手段からの制御信号に
基づいて通常モードまたは待機モードのいずれかに設定
するモード切換手段とを備えたものである。
情報処理装置自身の動作状態を検出し検出結果に応じた
検出信号を出力する動作状態検手段と、その検出信号を
デコードして制御信号を出力する制御手段と、必要に応
じてＣＰＵや主記憶装置等の基本構成要素毎にそれぞれ
に設けられ、それらの装置を制御手段からの制御信号に
基づいて通常モードまたは待機モードのいずれかに設定
するモード切換手段とを備えたものである。
各モード切換手段は制御手段からの制御信号にしたがっ
て、自己が管理する基本構成要素のモードを通常モード
または待機モードのいずれかに設定する。動作状態に応
じていずれの基本構成要素が待機モードになるかは制御
手段に予め設定されているが、少なくとも一部の基本構
成要素は待機モードとなるので、従来装置に比較して消
費電力は低減される。
て、自己が管理する基本構成要素のモードを通常モード
または待機モードのいずれかに設定する。動作状態に応
じていずれの基本構成要素が待機モードになるかは制御
手段に予め設定されているが、少なくとも一部の基本構
成要素は待機モードとなるので、従来装置に比較して消
費電力は低減される。
第１図は本発明の一実施例である情報処理装置を示すブ
ロック図である。この情報処理装置１は中央処理装置（
ＣＰＵ）２、主記憶装置３および各種の周辺回路４を基
本構成要素として備えており、これらはパスライン５を
介して相互に接続されている。ＣＰＵ２は主記憶装置３
に格納されたプログラムにしたがってデータ処理を実行
するものである。主記憶装置３はプログラムおよびデー
タを格納する装置である。各種の周辺回路４の具体例と
しては、図示したキーボードインターフェース４］、Ｆ
ＤＤ（フロッピーディスクドライバ）／ＨＤＤ （ハー
ドディスクドライバ）インターフェース４２、ＤＭＡ
（ダイレクトメモリアクセス）回路４３、表示回路４４
の他に、この装置では描画回路、Ｒ８２３２Ｃなどの外
部接続用Ｉ１０回路、割込制御回路が設けられている。
ロック図である。この情報処理装置１は中央処理装置（
ＣＰＵ）２、主記憶装置３および各種の周辺回路４を基
本構成要素として備えており、これらはパスライン５を
介して相互に接続されている。ＣＰＵ２は主記憶装置３
に格納されたプログラムにしたがってデータ処理を実行
するものである。主記憶装置３はプログラムおよびデー
タを格納する装置である。各種の周辺回路４の具体例と
しては、図示したキーボードインターフェース４］、Ｆ
ＤＤ（フロッピーディスクドライバ）／ＨＤＤ （ハー
ドディスクドライバ）インターフェース４２、ＤＭＡ
（ダイレクトメモリアクセス）回路４３、表示回路４４
の他に、この装置では描画回路、Ｒ８２３２Ｃなどの外
部接続用Ｉ１０回路、割込制御回路が設けられている。
この情報処理装置１は、これらの基本構成要素の協働動
作によって種々のデータ処理を達成する。
作によって種々のデータ処理を達成する。
ＣＰＵ２、主記憶装置３、ギーボードインタフェース４
］、ＦＤＤ／ＨＤＤインターフェース４２、ＤＭＡ回路
４３にはそれぞれモード切換手段６〜］０が設けられて
いる。また、図示省略した描画回路、１１０回路にも同
様にモード切換手段が設けられている。なお、表示回路
４４および図示省略した割込制御回路には後述するよう
にモードの切り換えが不要なためモード切換手段が付加
されていない。
］、ＦＤＤ／ＨＤＤインターフェース４２、ＤＭＡ回路
４３にはそれぞれモード切換手段６〜］０が設けられて
いる。また、図示省略した描画回路、１１０回路にも同
様にモード切換手段が設けられている。なお、表示回路
４４および図示省略した割込制御回路には後述するよう
にモードの切り換えが不要なためモード切換手段が付加
されていない。
これらのモード切換手段は、それぞれに対応する基本構
成要素を待機モードまたは通常モードのいずれかの状態
に設定するものである。ここに、待機モードとは、動作
クロックを停止または低周波化したり、動作電源の供給
を断ったりして、消費電力を通常の動作状態よりも低く
した状態を言う。また、通常モードとは正常に動作可能
な状態を言う。
成要素を待機モードまたは通常モードのいずれかの状態
に設定するものである。ここに、待機モードとは、動作
クロックを停止または低周波化したり、動作電源の供給
を断ったりして、消費電力を通常の動作状態よりも低く
した状態を言う。また、通常モードとは正常に動作可能
な状態を言う。
各基本構成要素を通常または待機のいずれのモードにす
るかは、制御手段］１から各モード切換手段に与えられ
る制御信号に基づいて決定される。
るかは、制御手段］１から各モード切換手段に与えられ
る制御信号に基づいて決定される。
制御手段］１は動作状態検出手段１２がら出力される検
出信号をデコードするものである。動作状態検１１１手
段１２は、予め分類した動作状態の数と同数の検出手段
を備えている。本実施例では、動作状態を、 ■キーボード入力待ち状態 ■演算処理状態 ■表示書換状態 ■ＦＤＤ／ＨＤＤアクセス状態 ■ＤＭＡ転送状態 ■Ｉ１０入出力状態 ■キーボード入力状態 の７通りに分類している。
出信号をデコードするものである。動作状態検１１１手
段１２は、予め分類した動作状態の数と同数の検出手段
を備えている。本実施例では、動作状態を、 ■キーボード入力待ち状態 ■演算処理状態 ■表示書換状態 ■ＦＤＤ／ＨＤＤアクセス状態 ■ＤＭＡ転送状態 ■Ｉ１０入出力状態 ■キーボード入力状態 の７通りに分類している。
したがって、動作状態検出手段］２も各状態に応じて７
種類の検出手段を備えている。各検出手段はハードウェ
アまたはソフトウェアのいずれて構成してもよい。たと
えば、動作状態■を検出するキーボード人力待ち検出手
段をソフトウェアで構成するには、キーボード入力待ち
のサブルーチンに入ったときにキーボード入力待ち検出
信号として２値信号のｒＨ（ハイレベル）」を出力し、
すブルーチンを抜けたときにその信号をｒＬ （ロレベ
ル）」にするよう構成すればよい。また、これをハード
ウェアで構成するには、いずれかの基本構成要素からキ
ーボード入力待ちの状態を示す動作を検出すると検出信
号を出力する専用の電気回路をイテ」加すればよい。
種類の検出手段を備えている。各検出手段はハードウェ
アまたはソフトウェアのいずれて構成してもよい。たと
えば、動作状態■を検出するキーボード人力待ち検出手
段をソフトウェアで構成するには、キーボード入力待ち
のサブルーチンに入ったときにキーボード入力待ち検出
信号として２値信号のｒＨ（ハイレベル）」を出力し、
すブルーチンを抜けたときにその信号をｒＬ （ロレベ
ル）」にするよう構成すればよい。また、これをハード
ウェアで構成するには、いずれかの基本構成要素からキ
ーボード入力待ちの状態を示す動作を検出すると検出信
号を出力する専用の電気回路をイテ」加すればよい。
第２図はモード切換手段の具体的構成を示すものであり
、同図（Ａ）は動作クロックを停止させて待機モードと
するもの、同図（Ｂ）は動作クロックを低周波化するこ
とによって待機モードとするもの、同図（Ｃ）は動作電
源のｆ共給を断つことによって待機モードするものの一
例をそれぞれ示している。
、同図（Ａ）は動作クロックを停止させて待機モードと
するもの、同図（Ｂ）は動作クロックを低周波化するこ
とによって待機モードとするもの、同図（Ｃ）は動作電
源のｆ共給を断つことによって待機モードするものの一
例をそれぞれ示している。
同図（Ａ）のモード切換手段では端子２１に制御手段１
１からの制御信号が与えられ、端子２２に動作クロック
信号が与えられる。制御信号が通常モードを示すｒＬ（
ローレベル）」である場合にはクロック信号がアント回
路２３を通過して端子２４から出力されるが、待機モー
ドを示す「Ｈ（ハイレベル）」である場合にはクロック
信号が出力されない。
１からの制御信号が与えられ、端子２２に動作クロック
信号が与えられる。制御信号が通常モードを示すｒＬ（
ローレベル）」である場合にはクロック信号がアント回
路２３を通過して端子２４から出力されるが、待機モー
ドを示す「Ｈ（ハイレベル）」である場合にはクロック
信号が出力されない。
同図（Ｂ）のモードｌ；ＪＪ換手段では端子２５に制御
信号かり、えられ、端子２６に低速クロック信号、端子
２７に高速クロック信号か与えられる。制御信号が通常
モードを示ずｒＬＪである場合には高速クロック信号が
アンド回路２８およびオア回路２９を通って端子３０に
出力される。制御信号が待機モードを示すｒ ＨＪであ
る場合には低速クロック（７４号がアンド回路３１およ
びオア回路２９を通って端ｒ−３０に出力される。
信号かり、えられ、端子２６に低速クロック信号、端子
２７に高速クロック信号か与えられる。制御信号が通常
モードを示ずｒＬＪである場合には高速クロック信号が
アンド回路２８およびオア回路２９を通って端子３０に
出力される。制御信号が待機モードを示すｒ ＨＪであ
る場合には低速クロック（７４号がアンド回路３１およ
びオア回路２９を通って端ｒ−３０に出力される。
同図（Ｃ）のモード１；／Ｉ換手段では端子３２に制御
信号が与えられ、制御信号が通常モードを示ずｒＬＪで
ある場合にはトランジスタ２４を導通させて対応する基
本構成要素３６と電源３５とを接続する。逆に、制御信
号が待機モードを示す「Ｈ」である場合にはトランジス
タ２４をオフ状態にして基本（１η成要素３６から電源
３５を電気的に切り離す。
信号が与えられ、制御信号が通常モードを示ずｒＬＪで
ある場合にはトランジスタ２４を導通させて対応する基
本構成要素３６と電源３５とを接続する。逆に、制御信
号が待機モードを示す「Ｈ」である場合にはトランジス
タ２４をオフ状態にして基本（１η成要素３６から電源
３５を電気的に切り離す。
第２図（Ａ）および（Ｂ）のようなりロック信号を停止
または低周波化するものは、クロック信号によって動作
速度か決定されるＣＰＯ３などのモード切換手段として
用いることかできる。また、第２図（Ｃ）のような電源
を遮断するものは、原則としてすべての基本構成要素に
対して使用可能である。
または低周波化するものは、クロック信号によって動作
速度か決定されるＣＰＯ３などのモード切換手段として
用いることかできる。また、第２図（Ｃ）のような電源
を遮断するものは、原則としてすべての基本構成要素に
対して使用可能である。
つぎにこのように構成された情報処理装置１のモート切
換動作を下に示す表を用いて説明する。
換動作を下に示す表を用いて説明する。
］Ｏ
この表１は、上述した７種類の動作状態のそれぞれにお
いて、各晶本措成要素か採るべぎモードを「○」印と「
×」印で表したものである。ここに、「○」印は通常モ
ードを示し、「×」印は待機モードを示す。制御手段１
コはこの表にしたがってデコードを行う。なお、本実施
例では割込制御回路および表示回路は待機モードをとる
場合かなく常に通′１；（モードでなければならないの
で、モード切換手段は付加されていない。
いて、各晶本措成要素か採るべぎモードを「○」印と「
×」印で表したものである。ここに、「○」印は通常モ
ードを示し、「×」印は待機モードを示す。制御手段１
コはこの表にしたがってデコードを行う。なお、本実施
例では割込制御回路および表示回路は待機モードをとる
場合かなく常に通′１；（モードでなければならないの
で、モード切換手段は付加されていない。
この表にしたかえば、動作状態■すなイつちキーボード
人力待ぢ状態では、キーボードインターフェース、割込
制御回路および表示回路４４のみを通常モードとし、そ
の他の基本構成要素はすべて待機モードとする。このこ
とを、制御手段１１．におけるデコードという観点から
捕らえると、動作状態検出手段１２におけるキーボード
人力待ち検出手段のみかｒＨＪを出力しその他の６つの
検出手段は「Ｌ」を出力している場合には、制御手段１
］かこれをデコードし、キーボードインターフェース４
１に付加されたモートリフ換手段８に対する制御信号の
み「Ｌ」、その他のモート切換手段に対する制御信号を
ｒＨＪにする。」二連したように、ここでは制御信号の
ｒＨＪは待機モード、ｒ Ｌ Ｊは通常モードをそれぞ
れ示している。
人力待ぢ状態では、キーボードインターフェース、割込
制御回路および表示回路４４のみを通常モードとし、そ
の他の基本構成要素はすべて待機モードとする。このこ
とを、制御手段１１．におけるデコードという観点から
捕らえると、動作状態検出手段１２におけるキーボード
人力待ち検出手段のみかｒＨＪを出力しその他の６つの
検出手段は「Ｌ」を出力している場合には、制御手段１
］かこれをデコードし、キーボードインターフェース４
１に付加されたモートリフ換手段８に対する制御信号の
み「Ｌ」、その他のモート切換手段に対する制御信号を
ｒＨＪにする。」二連したように、ここでは制御信号の
ｒＨＪは待機モード、ｒ Ｌ Ｊは通常モードをそれぞ
れ示している。
また、動作状態■すなわち演算処理状態では、ＣＰＵ２
、主記憶装置３、割込制御回路および表示回路４４のみ
を通常モートと（７、その他の基本構成要素はすべて待
機モードとする。すなわち、ＣＰＵ２および主記憶装置
３にそれぞれ設けられているモード切換手段６および７
にり・１する制御信号のみをｒＬＪ 、その他のモード
切換手段に幻する制御信号をｒＨＪにする。
、主記憶装置３、割込制御回路および表示回路４４のみ
を通常モートと（７、その他の基本構成要素はすべて待
機モードとする。すなわち、ＣＰＵ２および主記憶装置
３にそれぞれ設けられているモード切換手段６および７
にり・１する制御信号のみをｒＬＪ 、その他のモード
切換手段に幻する制御信号をｒＨＪにする。
以ド、同様に上記した表に従って各動作状態に応じた基
本構成ザ素のモードか選択される。
本構成ザ素のモードか選択される。
なお、本実施例では動作状態を７ ＰＪｉ類に分類した
が、分類の種類やう）類数はこれに限定されるものでは
ない。
が、分類の種類やう）類数はこれに限定されるものでは
ない。
また、基本構成要素の種類や数も本実施例に限定される
ものではない。
ものではない。
以」二説明したように、本発明の情報処理装置によれば
、動作状態に応じて一部の基本構成要素か待機モードと
なるので、従来装置に比較して消費電力か低減される。
、動作状態に応じて一部の基本構成要素か待機モードと
なるので、従来装置に比較して消費電力か低減される。
そのため、内蔵バッテリで動作させる場合に、そのバッ
テリ容量を増やすことなく使用可能時間を延長すること
かできる。
テリ容量を増やすことなく使用可能時間を延長すること
かできる。
第１図は本発明の一実施例をｉＪ＜ずブロック図、第シ
図はモードシフ換丁段の具体的＋＾１成を示す回路図で
ある。 １・・情報処理装置、２・・ＣＰＵ、′３・主記悌装置
、４・・周辺回路、５・・ハスライン、６〜］０・・モ
ード切換手段、１１・・・制御手段、１２・動作状態検
出手段。
図はモードシフ換丁段の具体的＋＾１成を示す回路図で
ある。 １・・情報処理装置、２・・ＣＰＵ、′３・主記悌装置
、４・・周辺回路、５・・ハスライン、６〜］０・・モ
ード切換手段、１１・・・制御手段、１２・動作状態検
出手段。
Claims (1)
- 【特許請求の範囲】 データ処理を実行する中央処理装置と、前記データ処理
のプログラムおよびデータを格納する主記憶装置と、入
出力装置や補助記憶装置などの各種の周辺装置とをそれ
ぞれ基本構成要素として備えた情報処理装置において、 情報処理装置自身の動作状態を検出し検出結果に応じた
検出信号を出力する動作状態検出手段と、前記検出信号
をデコードして制御信号を出力する制御手段と、 必要に応じて前記各基本構成要素毎に設けられ、その基
本構成要素を前記制御信号に基づいて通常モードまたは
待機モードのいずれかに設定するモード切換手段と を備えたことを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2185963A JPH0477810A (ja) | 1990-07-13 | 1990-07-13 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2185963A JPH0477810A (ja) | 1990-07-13 | 1990-07-13 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0477810A true JPH0477810A (ja) | 1992-03-11 |
Family
ID=16179942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2185963A Pending JPH0477810A (ja) | 1990-07-13 | 1990-07-13 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0477810A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011170730A (ja) * | 2010-02-22 | 2011-09-01 | Renesas Electronics Corp | 半導体装置及びデータ処理システム |
-
1990
- 1990-07-13 JP JP2185963A patent/JPH0477810A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011170730A (ja) * | 2010-02-22 | 2011-09-01 | Renesas Electronics Corp | 半導体装置及びデータ処理システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5390350A (en) | Integrated circuit chip core logic system controller with power saving features for a microcomputer system | |
| KR100352045B1 (ko) | 컴퓨터시스템에서전력소모를감소시키기위한방법및장치 | |
| US8327173B2 (en) | Integrated circuit device core power down independent of peripheral device operation | |
| JP3869049B2 (ja) | コンピュータシステムにおけるスタンバイ中のデバイス構成のロス防止方法およびデバイス構成の捕捉のためのコントローラ回路 | |
| US6278598B1 (en) | PC switch circuit with discharge circuitry | |
| EP0510241A2 (en) | Upgradeable/downgradeable computer | |
| KR900016866A (ko) | 데이타 처리 시스템 | |
| JP2002215597A (ja) | マルチプロセッサ装置 | |
| JPH1139769A (ja) | 情報処理装置及び省電力装置 | |
| US6571341B1 (en) | Using a hardware-driven event to wake a computer from a sleeping state | |
| JPH04236682A (ja) | マイクロコンピュータシステム | |
| JPH03231320A (ja) | マイクロコンピュータシステム | |
| JPH09237140A (ja) | コンピュータシステム | |
| JPH04178114A (ja) | 電子機器 | |
| US6205500B1 (en) | System and method for electrically isolating a device from higher voltage devices | |
| US5621401A (en) | Circuit for sensing input conditioning of keyboard | |
| JPH05189100A (ja) | 情報処理装置 | |
| US20040233772A1 (en) | Semiconductor device, semiconductor circuit, electronic equipment, and method of controlling clock-supply | |
| JP2904876B2 (ja) | パーソナルコンピュータの表示装置 | |
| US20040240307A1 (en) | Semiconductor device, semiconductor circuit, electronic equipment, and method of controlling clock-supply | |
| JPH0573349A (ja) | スタンバイ制御回路 | |
| JPS5891598A (ja) | デ−タ処理装置 | |
| JPH03296119A (ja) | パーソナルコンピュータの消費電力低減装置 | |
| JP2577613Y2 (ja) | 情報処理装置 | |
| JP3245903B2 (ja) | 半導体周辺デバイス |