JPH0477834A

JPH0477834A - インサーキットエミュレータ

Info

Publication number: JPH0477834A
Application number: JP2185338A
Authority: JP
Inventors: Yasuhiro Kunioka; 国岡　保弘
Original assignee: Nippon Chemi Con Corp
Current assignee: Nippon Chemi Con Corp
Priority date: 1990-07-16
Filing date: 1990-07-16
Publication date: 1992-03-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明はインサーキットエミュレータに間し、特にタ
ーゲツトＣＰＵ位置の近傍にグローブケーブルを介さず
に接続でき、ターゲラ＋−ｃ　ｐ　ｕと同程度に小形化
されたインサーキラ１〜エミユレータに関する。

〔従来の技術〕

従来、マイクロコンピュータ（以下、マイコンと称する
。）組込み製品における組込みソフ）〜ウェアのデバッ
グは、マイコンの動作を確認することかできるインサー
キットエミュレータ（以下、ＩＣＥと称する。）と呼は
れる装置を用いて行われている。この種の装置は、一般
に第４図に示すような構成をしている。第４図において
、参照符号１０は、マイコン組込み製品であるターゲッ
トマシーンであり、このターゲットマシーン１０上のマ
イコン用ソケット１２に、マイコンチップ１８が内蔵さ
れたプローブ１６の先端をグローブケーブル１４を介し
て（妾続する。プローブ１６はケーブル２０を介してＩ
ＣＥ本体２２と接続される。

このように構成されるＩＣＥにおいて、ターゲラ）へマ
シーン１０と同種のマイコンチップ１８が実装されたプ
ローブ１６は、ターゲットマシーン１０とＩＣＥ本体２
２とを接続するためのインタフェース部分に相当し、こ
れによりＩＣＥ本体２２かあたかもターゲットマシーン
１０上にあるかのように動作し、ターケラ１−マシーン
１０のエミュレーション。

部分命令の実行、解析などを行ってハードウェアおよび
ンフトウエアを含めた実機によるシステムデバッグを行
うことができる。

第５図は、上記従来ＩＣＥのプローブ１６部分の一例を
さらに詳細に示す要部分解斜視図である。なお、第４図
と同一構成部分については、説明の便宜上同一の参照符
号を付して説明する。

第５図において、プローブ１６は筐体２４２６内にブレ
ークボード２８と、コネクタ３２．３４が取付けられた
エミュレーションポ°−ド３０とを内蔵し、このエミュ
レーションホー１−’　３０にターゲットマシーンに搭
載予定のマイコンチップ（以下、ターゲラ）・ｃｐｕと
称する。）と同じＣＰＵ１８（図示しない）が搭載され
る。プローブケーブル１４は、コネクタ３６を介してエ
ミュレーションボード３０の一方のコネクタ３２に接続
され、プローブケーブル１４の先端にはターゲットマシ
ーン１０上のソケット１２と接続するためのアダプタ３
８か取付けられている。

エミュレーションボード３０の他方のコネクタ３４には
、ケーブル２０がコネクタ４０により接続され、更にコ
ネクタ４２を介してコントロールボード４４のコネクタ
４６に接続される。

この様に構成されるプローブ１６は、ターゲットマシー
ン１０に搭載されるターゲラＩ〜ＣＰＵに対応して開発
されるものと各種ターゲラ１−　ＣＰ　Ｕに共通に使用
される部品とがあり、この場合には、エミュレーション
ボード３０だけはターゲラｌ−ＣＰ　Ｕ毎に開発する必
要かあるか、その他は共通に使用することかできる。

〔発明が解決しようとする課題〕

しかしながら、前述した従来のＩＣＥの構成では、ター
ゲットＣＰＵの代わりにプローブ１６上のマイコンチッ
プ１８が同じ動作をするとは言え、タイミングまで含め
ると場合によっては完全に同じ動作をするとは言えない
ことがある。例えば、ターゲットマシーン１０とプロー
ブ１６の先端とを接続するケーブル１４の存在による信
号遅延等である。この信号遅延によるタイミングマージ
ンをシステム設計時に考慮しておかないと、タイミング
や雑音に対するマーシンカ（小さくなり、ＩＣＥを接続
すると動かないといっな問題が生じる。

特に、最近のマイコンの高性能化に伴い動作周波数が益
々高周波化されるにつれ、信号遅延、負荷容量、ノイズ
マージン等の影響をより一層受は易くなって、ＩＣＥ使
用によるデバッグ環境は益々国難なものになってきてい
る。

また、ＩＣＥのプローブ１６からケーブル１４を介して
接続する先端部分は、通常ターゲットマシーン１０のソ
ケット１２上に搭載予定のターゲットＣＰＵに比べて外
形寸法が大きい。このなめ、ターゲットマシーン１０を
設計する際に、予めＩＣＥによるデバッグを考慮して、
ＩＣＥのプローブ１６のケーブル１４の長さやプローブ
１６の先端のピンの向きの制約等に注意しておかないと
ＩＣＥを接続できないことがある。

更に、ターゲットマシーン１０の規模が大きくなるにつ
れ、開発時のハードウェアを設計するとき以上にそのソ
フトウェアの開発にも多くの労力を必要とし、ソフ１へ
ウェアのデバッグツールが不可欠となってきている。と
りわけ、ソフトウェアのデバッグツールの中でも、ロジ
ックアナライザ等と比べ使い易いＩＣＥでのデバッグ要
求は益々多くなってきている。

そこで、本発明の目的は、プローブケーブルによる信号
遅延の影響やプローブ先端の接続位置の制約等を受けず
にターゲラ１〜ＣＰＵの高速動作に対応したエミュレー
ションが可能な、しかも容易に外部からのホストコンピ
ュータと相互に通信を行いながらエミュレーションを行
ってシステムデバッグを実行することができる、ターゲ
ラ＋−ｃ　ｐ　ｕと同程度に小形化されたインサーキッ
トエミュレータを提供するにある。

〔課題を解決するための手段〕

本発明に係るインサーキラ１〜エミユレータは、インザ
ーキッ）・エミュレータ（ＩＣＥ）として実時間実行機
能、ブレーク機能、内容確認機能、トレース機能および
マツピンク機能を少なくとも備えるべくターゲットＣＰ
Ｕと同一種類の独立した回路が集積化されたＩＣＥ用チ
ップと、ユーザプログラムの一部を記憶する代替メモリ
と、ＩＣＥ用クワクロック生するためのクリスタル発振
器と、これらの電源用のレキュレータと、ターゲットマ
シーンおよび外部のホスｌ−コンピュータとの通信を行
うためのインタフェース手段とを備えたことを特徴とす
る。

前記インサーキットエミュレータにおいて、前記ターゲ
ットマシーンおよび外部のホストコンピュータと通信を
行うためのインタフェース手段は、シリアルのモジュラ
−ケーブルを使用すれは好適である。

〔作　用〕

本発明に係るインサーキラ１〜エミユレータによれは、
インサーキットエミュレータの主機能をターゲラ＋−ｃ
　ｐ　ｕと同程度の小形な形態の中に構成しているため
、従来のインサーキラ１−エミュレータのようにプロー
ブケーブルを介してターゲットマシンのソケッｌ〜に（
妾続する必要かなく、直接ターゲットマシンのソケット
上にインサーキラ１〜エミユレータを取付けることがで
きる。しがもホストコンピュータとの接続は細くて長い
ケーブルを使用可能となるため、ターゲラＩ〜ＣＰＵと
の接続位置制限を少なくすることができる。

〔実施例〕

次に本発明に係るインサーキットエミュレータの実施例
につき、添付図面を参照しながら以下詳細に説明する。

第１図は、本発明の一実施例を示すインサーキラ１〜エ
ミユレータの外観構成図である。

第１図において参照符号７０はハイブリッド化されたＩ
ＣＥであり、４８はこのＩＣＥ７０の上側ケースであり
、５０はＩＣＥ７０を構成するためのマイコンチップ等
の部品を搭載する基板、６６は下側ケースをそれぞれ示
す。基板５０上には、ユーザプログラムの一部を格納す
る代替メモリであるＲＡＭ５２、ターゲットマシーンで
使用するＣＰＵと同種のメインＣＰＵを内蔵すると共に
ＩＣＥ７０の主機能を達成するためのコントロールソフ
ト、ブレーク回路およびトレースメモリ等を内蔵するＩ
ＣＥチップ５４、これらに適切な電源電圧を供給するた
めのしぎユレータ５６、外部のボス１〜コンピユータや
電源と接続するための６Ｒ乃至９線からなる細線をシリ
アル接続するモジュラ−ジャック５８、クロック用基準
発振器として使用するクリスタル発振器６０そして外部
から動作状態をプローブで検出するだめの外部プローブ
ピン６２、そしてターゲットマシーン上のソケットに挿
入するためのピン６４を搭載する。

このように構成されるＩＣＥ７０は、第２図の外観図に
示すように、ハイブリッドＩＣ化されたＩＣＥ７０と、
図示しないホストコンピュータと接続するためのコネク
タを備えたホストケーブル７２と、ＩＣＥ７０へ電力］
　０を供給する電源ユニット７４およびケーブル７６からな
り、従来ＩＣＥに比べてコンバク１へに構成されること
が判る。ＩＣＥ７０はターゲットマシーンで使用するＣ
ＰＵ毎に開発する必要があるが、ホストケーブル７２、
ＩＣＥ７０／＼電力を供給する電源ユニット７４および
ケーブル７６は共通に使用できるので、−度設計すれば
ＩＣＥ７０の開発毎に新たに開発する必要はない。

第３図は、このようなＩＣＥ７０に内蔵するＩＣＥチッ
プ５４の機能を説明する内部ブロック構成図である。こ
のＩＣＥチップ５４はメインＣＰＵおよびＩ１０ブロッ
ク９４と、リモートデバッガプリミティブプログラム（
以下、モニタプログラムと称する。）等のＩＣＥとして
動作するのに必要なプログラムの一部を格納したコント
ロールソフトＲＯＭ９６及びコントロールソフトＲＡＭ
９８と、デバッグ制御用に付加されたブレーク回路部７
８と、ホス１〜コンピユータと通信を行いながらデバッ
グするだめのシリアル通信ブロック８０と、タロツク制
御ブロック８２と、トレース制御ブロック８４と、トレ
ースメモリＲＡＭ８６と、マツピンク制御ブロック８８
と、バスアービタ９０と、さらにこれらのブロック間を
結ぶＩＣＥチップ用バス及び制御信号用バス９２とから
構成される。

このようなＩＣＥチップ５４が搭載されるＩＣＥ７０を
図示しないホス１〜コンピユータと接続して、メインＣ
ＰＵ９４内のユーザプログラムを、ホストコンピュータ
と相互に通信を行いながらデバッグすることができる。

このプログラムをデバッグする際の処理シーケンスにつ
き、以下説明する。

（１）起動時：ホスト側は、ＩＣＥチップ５４を先ず初期化させるため
ＩＣＥチップ５４に対して通信線を介して　“′Ｒ“の
文字（リセットトークン）を送る。ＩＣＥチップ５４側
は起動時、コントロールソフトＲ，０Ｍ９６に格納され
たモ二タブログラムが制御権を持ち、シリアル通信ブロ
ック８０を介して通信線からのトークンが入力されるの
を待っている。そこにボス１〜側から１〜−クンが送ら
れてくるのでＩＣＥチップ側はこのトークンを解析して
（この場合はリセッｌ〜１〜−クンだから）、モニタの
初期化（例えば、モニタプログラムの管理するレジスタ
セーブエリアの内容を初期化する）や回路の初期化（例
えば、ブレーク回路部７８をリセッ１〜する）を行い、
再び通信線からの１・−クンが入力されるのを待つ。

（２）ブレークアドレスの設定：ユーザがホス１〜コンピユータのキーボードから、ブレ
ークアドレスの設定のためのコマンドを入力すると、ホ
スｌ−側デバッガプログラムがこのコマンドを解析して
、ＩＣＥデツプ５４に対して通信線を介して　“Ｂ′°
の文字（ブレークトークン）およびブレークアドレスデ
ータを送る。

ＩＣＥチップ５４側は、このトークンを解析しくこの場
合はブレーク１〜−クンたから）、ブレーク回路部７８
にブレークアドレスデータの設定を行い、再び通信線か
らのトークンが入力されるのを待つ。

（３）ユーザプログラムの実行とブレークの発生：ユーザがホストコンピュータのキーボードから、図示し
ないユーザＲＯＭおよびＲＡＭ内に格納されたユーザプ
ログラム実行のためのコマンドを入力すると、ホスト１
則テ゛バッガプログラムがこのコマンドを解析して、Ｉ
ＣＥチップ５４に通信線を介して　Ｇ°′の文字（ゴー
トークン）および実行開始アドレスデータを送り、その
後ＩＣＥチップ５４ｒ＠からブレーク発生トークンか送
られるのを待つ。

ＩＣＥチップ５４側は、ホスト側から送られてきなトー
クンを解析しくこの場合はゴートークンだから）、レジ
スタセーブエリアの内容を各レジスタに戻し、指定アド
レスにジヤングするにれにより、ユーザプログラムが実
行される。

ユーザプログラムが実行され、ブレークアドレスまで来
ると、ブレーク回路部７８によるラフ１〜９１フ割り込
みが発生し、制御権はコンｌ−ロールラフｌ−ＲＯＭ　
９６に格納されたモニタプログラムに戻る。モニタプロ
グラムは、ブレークか発生したことをボス１〜側にト−
クンを送ることにより知らせ、再びホスＩ・側から通信
線を介して１〜−クンか入力されるのを待つ。

以下、上記した（２）、　（３）の動作シーケンスを繰
り返すことによって、ホスＩ〜コンピュータからＩＣＥ
７０によるユーザプログラムのエミュレーションを行っ
て、システムデバッグを行うことができる。

このように動作するモニタプログラム格納のためのコン
１〜ロールソフ１−ＲＯＭ９６およびコン１−ロールソ
フトＲＡＭ９８をＩＣＥチップ内のメインＣＰＵ９４と
独立して設けることによって、メインＣＰＵ９４がユー
ザプログラムを実行中にデバッグを行うことが可能とな
る。すなわち、ユーザプログラム実行中のメインＣＰＵ
９４およびバス９２の状態、メモリ内容の確認等の機能
を持つことかでき、デパック作業を行うことができる。

その他、本実施例ではＩＣＥの主機能であるマツピンク
機能およびトレース機能を実行するなめに、トレース制
御ブロック８４と、マツピンク制御ブロック８８とが搭
載されている。マツピンク制御ブロック８８では、ター
ゲットメモリアドレス（メインＣＰＵ９４のメモリアド
レス）をエミュレーションメモリアドレス（内部メモリ
ＲＡＭ９８または外部の図１−に示すＲＡＭメモリ５２
）に変換し、このときバスアービタ９０によるバスの切
替えが行われる。また、トレース制御ブロック８４は、
メインＣＰＵ９４の実行履歴をリアルタイムでトレース
し、トレース内容をトレースメモリＲＡＭ８６に格納す
るよう動作する。

また、第３図に示すクロック制御ブロック８２への２本
の入力は、ＩＣＥ固有のタロツクと図示しないターゲラ
１〜ボードのクロックからの久方であり、いずれを選択
するかはプログラムに依存し、選択されたクロック信号
がメインＣＰＵ９４に対して出力される。

さらに、このＩＣＥチップ５４では、ＥｘＢ　ｒ　ｅ　
ａ、　ｋ信号線を使用して、外部のホスｌ−コンピュー
タからのブレーク信号を入力することかでき、これによ
りプログラム上のブレーク以外でも任意にコントロール
ソフＩへＲＯＭ９６．ＲＡＭ９８を介さずに強制的に実
行することが可能となる。

なお、このように本発明に係るＩＣＥ７０によるシステ
ムデバッグか済めば、ターゲットマシン１０にはデバッ
グ済みのニーサブログラムか格納された本来使用予定の
ターゲラ？−ＣＰ　Ｕがターゲットマシン１０のソケッ
ト１２に搭載されることは、通常のＩＣＥによるデバッ
グ完了時と同じである。

〔発明の効果〕

前述した実施例から明らかなように、本発明によれば、
プローブ上のＣＰＵとターゲットマシン上のソケットに
接続するプローブ先端のアダプタとの間に従来必要であ
ったプローブケーブルか不要となるため、信号遅延やノ
イズ障害をなくすことができ、実機による高速動作のエ
ミュレーションが可能となる。

また、ホストコンピュータとの接続は細くて長いケーブ
ルを使用することができ、ターゲットＣＰＵとの接続位
置の制限がより少なくなる。

ターゲラ１−　ＣＰ　Ｕ程度までの小形なＩＣＥを実現
することができるため、ターゲツトＣＰＵ位置から半径
１．　Ｏｃ　ｍ以内の近傍にプローブケーブルを介さす
に接続することが可能となる。

以上、本発明の好適な実施例について説明したか、本発
明は前記実施例に限定されることなく、本発明の精神を
逸脱しない範囲内において種々の設尉変更をなし得るこ
とは勿論である。

【図面の簡単な説明】

第１図は本発明に係るインサーキラ１〜エミユレータの
一実施例を示す外観構成図、第２図は本発明に係るイン
サーキットエミュレータの外観図、第３図は本発明に係
るインサーキラ１〜エミユレータに内蔵するＩＣＥチッ
プの機能を説明する内部ブロック構成図、第４図は従来
のインサーキットエミュレータの構成例を示す図、第５
図は第４図に示す従来のインサーキットエミュレータの
プローブ部分の構成例をさらに詳細に示す要部分解斜視
図である。１０・・・ターゲットマシーン１２・・・ソケット１４・・・プローブケーブル１６・・・プローブ１８・・・マイコンチップ　２０・・・ケーブル２２・
・・ＩＣＥ本体　　　２４　、２６・・・筐体２８・・
・ブレークホード３０・・・エミュレーションホード３２．３４．３６，４０．４２・・・コネクタ３８・・
・アダプタ４４・・・コン１〜ロールボード４６・・・コネクタ　　　　４８・・・上側ケース５０
・・・基板　　　　　　５２・・・ＲＡＭ５４・・・Ｉ
ＣＥチップ　　５６・・・レギュレータ５８・・・モジ
ュラ−ジャック６０・・・クリスタル発振器６２・・・外部プローブピン６４・・・ピン　　　　　　６６・・・下側ケース７０
・・・ＩＣＥ　　　　　　７２・・・ホストケーブル７
４・・・電源ユニット　　７６・・・ケーブル７８・・
・ブレーク回路部８０・・・シリアル通信ブロック８２・・・タロツク制御ブロック８４・・・トレース制御ブロック８６・・・トレースメモリＲＡＭ８８・・・マツピング制御ブロック９０・・・バスアービタ９２・・・ＩＣＥデツプ用バス及び制御信号用バス９４
・・・メインＣＰＵ及びＩ１０ブロック９６・・・コン
トロールソフ）〜Ｒ，０Ｍ９８・・・コントロールソフ
トＲＡＭ

Claims

【特許請求の範囲】

（１）インサーキットエミュレータ（ＩＣＥ）として実
時間実行機能、ブレーク機能、内容確認機能、トレース
機能およびマッピング機能を少なくとも備えるべくター
ゲットＣＰＵと同一種類の独立した回路が集積化されたＩＣＥ用チップと、ユーザプログラムの一部を記憶する
代替メモリと、ＩＣＥ用クロックを発生するためのクリ
スタル発振器と、これらの電源用のレギュレータと、タ
ーゲットマシーンおよび外部のホストコンピュータとの
通信を行うためのインタフェース手段とを備えたことを
特徴とするインサーキットエミュレータ。
（２）前記ターゲットマシーンおよび外部のホストコン
ピュータと通信を行うためのインタフェース手段は、シ
リアルのモジュラーケーブルを使用する請求項１記載の
インサーキットエミュレータ。