JPH0713800A - システム開発用半導体集積回路、応用システム開発装置およびその方法 - Google Patents

Abstract

(57)【要約】 【目的】 簡単な構造のＩＣＥを用いて応用システムの
開発を行なう。 【構成】 大規模半導体集積回路を用いた応用システム
１１には接続部３１が設けられ、接続部３１とプログラ
ム可能な半導体集積回路５の入出力端子６によってプロ
グラム可能な半導体集積回路５が応用システム１１に接
続される。プログラム可能な半導体集積回路５にはマイ
クロプロセッサ用コネクタ７が設けられ、ここにＩＣＥ
１２のプローブ１５が接続される。プログラム可能な半
導体集積回路５は大規模半導体集積回路に内蔵された周
辺回路を実現するため、ＩＣＥ１２には従来のものが使
用可能である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、マイクロプロセッサ
を用いたシステム開発用半導体集積回路、応用システム
開発装置およびその方法に関し、特にマイクロプロセッ
サをコアとし、１つの半導体集積回路上にマイクロプロ
セッサコアだけでなく、アドレスのデコーダやデータラ
ッチ、タイマ制御などの機能ブロックや、入出力制御、
通信処理等の機能ブロックなど、用途に応じて周辺回路
をオンチップ化した大規模半導体集積回路を用いた応用
システムを開発するために用いられる、システム開発用
半導体集積回路、応用システム開発装置およびその方法
に関するものである。

【０００２】

【従来の技術】図８はマイクロプロセッサを用いた、あ
る特定の機能を達成するためのシステムブロックの内容
を示すブロック図である。図８を参照して、このシステ
ムは、システム全体を制御するためのマイクロプロセッ
サ１０と、マイクロプロセッサ１０を作動させるための
プログラムなどを記憶したＲＯＭ２２と、データ等を記
憶するＲＡＭ２３と、各種入出力用のインターフェイス
２４とを含む。

【０００３】図８に示したようなマイクロプロセッサ１
０を用いた応用システムを開発する場合には、一般にマ
イクロプロセッサ１０を含めた応用システムのハードウ
ェアの開発、検証と、マイクロプロセッサ１０上で動作
するソフトウェア（プログラム）の開発、検証が必要で
ある。

【０００４】このため、従来から、ハードウェアの開
発、評価には、インサーキットエミュレータ（ＩＣＥ）
やロジックアナライザが用いられてきた。ソフトウェア
の開発には、ＩＣＥやソフトウェアデバッガが用いられ
てきた。これらのうち、特にＩＣＥを使用することによ
り、応用システムの実際のハードウェア上でソフトウェ
ア（プログラム）を動作させることが可能になる。その
結果ハードウェアの開発、評価を行ないつつ、実際のハ
ードウェア上でソフトウェア（プログラム）の開発、評
価を行なうことが可能となる。

【０００５】図９に従来のＩＣＥを中心としたシステム
開発装置の概略構成を示す。図９を参照して、従来のＩ
ＣＥを中心としたシステム開発装置は、マイクロプロセ
ッサが組込まれた応用システム２５と、応用システム２
５に用いられるマイクロプロセッサが収容されるソケッ
トに装着されたＩＣＥ１２と、ＩＣＥ１２に対して所定
の動作を行なわせるためのホストコンピュータ１８とを
含む。

【０００６】応用システム２５に用いられるマイクロプ
ロセッサをデバッグする際に、実際に装着されるマイク
ロプロセッサの代わりに、ＩＣＥ１２を差込んでハード
ウェアおよびソフトウェアのエミュレーションをしなが
らデバッグを行なう。

【０００７】

【発明が解決しようとする課題】一方、半導体集積回路
の大規模化に伴い、マイクロプロセッサをコアとして、
１つの半導体集積回路上にマイクロプロセッサコアだけ
でなく、アドレスのデコードやデータラッチ、タイマ制
御などの機能ブロックや、入出力制御、通信処理などの
機能ブロックなど、用途に応じた各種周辺回路をオンチ
ップ化した大規模半導体集積回路が開発され、実用にな
ってきている。図５は大規模半導体集積回路の構成を示
す概略ブロック図である。図５を参照して、大規模半導
体集積回路は、大規模半導体集積回路１と、大規模半導
体集積回路１の入出力端子２と、マイクロプロセッサコ
ア３と、アドレスのデコードやデータラッチ、タイマ制
御などの機能ブロックや、入出力制御、通信処理等の機
能ブロックなど用途に応じた各種周辺回路４とを含む。
ここでマイクロプロセッサコア３はたとえば図８のマイ
クロプロセッサ１０をコアにしたものである。

【０００８】図９に示した応用システムにおいては、応
用システム上にマイクロプロセッサ１０が直接装着され
るのに対し、この大規模半導体集積回路を用いた応用シ
ステムにおいては、応用システム上には、ハードウェア
としてはマイクロプロセッサコアを内蔵した大規模半導
体集積回路１が搭載される。そしてソフトウェア（プロ
グラム）は大規模半導体集積回路１に内蔵されたマイク
ロプロセッサコア３の上で動作する。

【０００９】ところが、従来のマイクロプロセッサ応用
システムの開発に用いられてきたＩＣＥは、図９に示し
たようにマイクロプロセッサ自体をターゲットとしてお
り、各種の周辺回路４は内蔵しておらず、また外形、端
子数もマイクロプロセッサ自体に一致させていた。この
ため、一般にはマイクロプロセッサの外形より大きいこ
とが多く、マイクロプロセッサの端子数よりも多くの端
子数を有することが多い大規模半導体集積回路１を用い
た応用システムにおいては、ＩＣＥをハードウェアの開
発、検証に用いることは不可能であった。また、ＩＣＥ
を用いて応用システムの実際のハードウェア上でのソフ
トウェア（プログラム）の開発、検証を行うことも不可
能であった。

【００１０】この問題を解決するためのＩＣＥの例がた
とえば特開平４−３４２０３６号公報に開示されてい
る。図１０の（Ａ）は同公報に開示されたＩＣＥの要部
を示す模式図であり、（Ｂ）は（Ａ）に示されたユーザ
ケーブル２７の先端部を示す模式図である。

【００１１】（Ａ）を参照して、従来のＩＣＥは応用シ
ステム２５にソケット部２６、ユーザケーブル２７、プ
リント基板２８を介して取付けられ、ソケット部２６に
はプリント基板２８がユーザケーブル２７を介して接続
される。ユーザケーブル２７の先端には図９に示したイ
ンサーキットエミュレータ本体（ＩＣＥ本体）が設けら
れる。

【００１２】次に（Ｂ）を参照して、同公報によれば、
開発を行なうべきシステムにおけるマイクロプロセッサ
が搭載される部分に対応した接続部に開発を行なうべき
システムに対応したマイクロプロセッサチップ、周辺機
能チップおよび各種メモリを含む複数の半導体集積回路
装置（ＩＣ１〜ＩＣ４）が搭載されたプリント基板２８
を設け、このプリント基板２８に対してユーザケーブル
２７を介してＩＣＥ本体が接続される。

【００１３】従来のマイクロプロセッサ応用システムの
開発に用いられてきたＩＣＥの問題点に対する前記公報
の解決策では上記のように構成されていた。しかしこの
解決策においては、複数の半導体集積回路装置（ＩＣ１
〜ＩＣ４）がプリント基板２８上に設けられる必要があ
るため、ＩＣＥ端部のプリント基板２８の構造が複雑に
なる。また、開発すべきシステムごとにＩＣＥの端部の
プリント基板２８の構成を変える必要があるため、開発
システムに応じてＩＣＥを変える必要があり、その結果
コストが高くなるという問題点があった。

【００１４】この発明は上記のような問題点を解消する
ためになされたもので、簡単な構造でかつ経済的な応用
システム開発装置およびその方法を提供することを目的
とする。

【００１５】

【課題を解決するための手段】この発明の請求項１にか
かる、システム開発装置に接続されてシステム開発に用
いられる半導体集積回路は、開発すべきシステムが実装
される基板に接続するための第１接続手段と、システム
開発装置を接続するための第２接続手段と第１接続手段
および第２接続手段に接続され、１チップ化されたプロ
グラム可能な集積回路手段とを含む。

【００１６】この発明の請求項２にかかるシステム開発
用半導体集積回路は、開発すべきシステムが実装される
基板と、基板に設けられた入出力端子と、入出力端子を
介して接続されるプログラム可能な半導体集積回路とを
含み、プログラム可能な半導体集積回路は基板と反対側
に設けられ開発すべきシステム用のマイクロプロセッサ
を収容するための収容手段を有し、プログラム可能な半
導体集積回路の機能はマイクロプロセッサとの接続を含
めて定義される。

【００１７】この発明の請求項３にかかる、マイクロプ
ロセッサコアおよび複数の機能ブロックを含む周辺回路
からなる大規模半導体集積回路を用いた応用システムを
開発するための応用システム開発装置は、基板と、基板
上に設けられ、複数の機能ブロックを一体化したプログ
ラム可能な半導体集積回路と、半導体集積回路上に設け
られたマイクロプロセッサコアを接続するための接続手
段と、接続手段に接続可能に設けられ、マイクロプロセ
ッサの動作をエミュレートするインサーキットエミュレ
ータを含む開発システムとを含み、それによってマイク
ロプロセッサコアを内蔵した半導体集積回路を用いた応
用システムのハードウェアおよびソフトウェアの開発、
検証を行なう。

【００１８】この発明の請求項４にかかる、マイクロプ
ロセッサコアおよび複数の機能ブロックを含む周辺回路
からなる大規模半導体集積回路を用いた応用システムを
開発する方法は、応用システムを開発するためのインサ
ーキットエミュレータに取付け可能なプログラム可能な
半導体集積回路を準備するステップと、プログラム可能
な半導体集積回路の回路構成を周辺回路と同一機能とな
るように定義するステップとを含み、それによって大規
模半導体集積回路を用いた応用システムのハードウェア
およびソフトウェアの開発、検証を行なう。

【００１９】

【作用】この発明の請求項１にかかるシステム開発用半
導体集積回路においては、システム開発装置と開発され
るべきシステムが実装される基板とが１チップ化された
プログラム可能な集積回路手段を介して接続されるた
め、従来のように多くのＩＣをシステム開発装置のプリ
ント基板に設ける必要がない。

【００２０】この発明の請求項２にかかるシステム開発
用半導体集積回路においては、基板と、開発すべきシス
テム用のマイクロプロセッサとがプログラム可能な半導
体集積回路を介して接続され、プログラム可能な半導体
集積回路はマイクロプロセッサとの接続を含めて定義さ
れるため、マイクロプロセッサと半導体集積回路とが簡
単な構造で接続されるとともに一体でシステム開発され
る。

【００２１】この発明の請求項３にかかる応用システム
開発装置は、基板上にプログラム可能な半導体集積回路
を装着し、その上に開発すべきシステム用のマイクロプ
ロセッサコアの動作をエミュレートするＩＣＥが接続さ
れて応用システムのハード、ソフトの開発、検証が行な
われる。

【００２２】開発すべきシステム用のマイクロプロセッ
サ以外の周辺回路が半導体集積回路として１ユニット化
され、そこに設けられたマイクロプロセッサ用の接続部
に従来のＩＣＥが接続されソフト、ハードの開発が行な
われるため、特別のＩＣＥを準備することなく、新シス
テムの開発に従来のＩＣＥの使用が可能になる。

【００２３】この発明の請求項４にかかる、マイクロプ
ロセッサコアおよび複数の機能ブロックを含む周辺回路
からなる大規模半導体集積回路を用いた応用システム開
発方法においては、応用システムを開発するためのＩＣ
Ｅに取付可能なプログラム可能な半導体集積回路を準備
し、その半導体集積回路に所定の定義を行なうだけで大
規模半導体集積回路を用いた応用システムのハードウェ
アおよびソフトウェアの開発、検証が可能になる。

【００２４】

【実施例】（１） 第１実施例 以下この発明の実施例を図面を参照して説明する。

【００２５】図１はこの発明が適用される、マイクロプ
ロセッサを用いた応用システムを開発する際の一般的な
ＩＣＥの適用例を示す模式図である。図１を参照して、
大規模半導体集積回路を用いた応用システム１１には接
続部３１が設けられ、接続部３１とプログラム可能な半
導体集積回路５の入出力端子６によってプログラム可能
な半導体集積回路５が大規模半導体集積回路を用いた応
用システム１１に装着される。プログラム可能な半導体
集積回路５の上面には開発されるべきマイクロプロセッ
サが装着されるマイクロプロセッサ用コネクタが設けら
れている。

【００２６】ＩＣＥ１２は、実際に開発されるべきマイ
クロプロセッサのデバッグを行なうＩＣＥ本体１３と、
ＩＣＥ本体１３に接続されたマイクロプロセッサ機種ご
とに用意されたポッド１４とポッド１４に接続されたプ
ローブ１５を含み、プローブ１５がマイクロプロセッサ
用コネクタ７と接続されることによってマイクロプロセ
ッサのデバッグが行なわれる。ＩＣＥ本体１３とポッド
１４の間およびポッド１４とプローブ１５との間はそれ
ぞれ接続ケーブル１６，１７で接続されている。

【００２７】ポッド１４はマイクロプロセッサの動作を
エミュレートするブロックであり、プローブ１５は実際
に応用システム（ターゲットシステム）に装着するブロ
ックである。ホストコンピュータ１８としてはパソコ
ン、ワークステーション等が用いられ、ホストコンピュ
ータ１８とＩＣＥ１２との間は接続ケーブル１９で接続
され、ＲＳ２３２Ｃ、ＧＰ−ＩＢなどの方法を用いてデ
ータの送受信が行なわれる。

【００２８】図２は図１に示した大規模半導体集積回路
を用いた応用システム１１とＩＣＥ１２とを接続した状
態を示す斜視図である。大規模半導体集積回路を用いた
応用システム１１上には、大規模半導体集積回路の他に
用途に応じて各種半導体集積回路、コンデンサ、抵抗、
電源回路（いずれも図示せず）などが搭載される。

【００２９】図３はこの発明にかかるプログラム可能な
半導体集積回路５の外観を示す模式図である。図３を参
照して、半導体集積回路５は、プログラム可能な半導体
集積回路５を応用システム１１上に実装するための入出
力端子６と、マイクロプロセッサ１０を収容するための
マイクロプロセッサ用コネクタ７とを含む。マイクロプ
ロセッサ１０は図に示すような状態で半導体集積回路５
に装着される。入出力端子６はプログラム可能な半導体
集積回路５の回路構成を定義する（プログラムとして書
込む）ときにも使用される。

【００３０】図２および図３に示すように、開発を行な
うべきマイクロプロセッサ１０が搭載されるマイクロプ
ロセッサ用コネクタ７を用いてマイクロプロセッサのデ
バッグを行なうためのＩＣＥ１２のプローブ１５が接続
される。

【００３１】図４は図３に示したプログラム可能な半導
体集積回路５の内部構成例を示すブロック図である。図
４を参照して、プログラム可能な半導体集積回路５は、
アドレスデコーダ４１、データラッチ４２、タイマ制御
回路４３、入出力制御回路４４、通信制御回路４５、Ｉ
ＣＥインターフェイス４６、応用システムインターフェ
イス４７およびその他周辺回路４８などを必要に応じて
含む。それぞれの周辺回路の間は信号線群９で接続され
ている。

【００３２】図３に示したプログラム可能な半導体集積
回路５において、プログラム可能な半導体集積回路５を
所望の機能に定義（プログラムを書込む）し、さらにマ
イクロプロセッサ１０を収容するためのマイクロプロセ
ッサ用コネクタ７に応用システムで使用するマイクロプ
ロセッサ１０を装着することにより、本発明にかかるプ
ログラム可能な半導体集積回路５を用いてマイクロプロ
セッサ１０とアドレスのデコードやデータラッチ、タイ
マー制御等の機能を遂行することが可能になる。

【００３３】次に応用システムの具体的な開発方法につ
いて説明する。図５は大規模半導体集積回路１の構成を
示す模式図である。図５を参照して、大規模半導体集積
回路１は、マイクロプロセッサコア３とアドレスのデコ
ードやデータラッチ、タイマー制御等の機能ブロックや
入出力制御、通信処理等の機能ブロックなど、用途に応
じた各種周辺回路を含むブロック４（プログラム可能な
半導体集積回路５に相当）を含み、その周囲には入出力
端子２が設けられている。この大規模半導体集積回路１
を用いた応用システムはハードウェアとしてマイクロプ
ロセッサコア３を内蔵した大規模半導体集積回路１を実
装し、ソフトウェア（プログラム）は大規模半導体集積
回路１に内蔵されたマイクロプロセッサコア３の上で動
作する。

【００３４】図５に示した大規模半導体集積回路１を用
いた応用システムを本願発明を用いて開発する際は次の
ように行なわれる。図２に示したように、マイクロプロ
セッサコア３との接続や入出力端子２の配置も含めて大
規模半導体集積回路１に内蔵された周辺回路４の機能と
同様になるようにプログラム可能な半導体集積回路５を
定義（書込み）する。その上で図３に示すマイクロプロ
セッサ１０を収容するためのマイクロプロセッサ用コネ
クタ７に大規模半導体集積回路１に内蔵されたマイクロ
プロセッサコア３に対応したマイクロプロセッサ１０の
動作をエミュレートするＩＣＥ１２を収容する。その結
果、大規模半導体集積回路を用いた応用システム１１の
ハードウェアの開発、検証が可能になる。また、大規模
半導体集積回路を用いた応用システム１１の実際のハー
ドウェア上でマイクロプロセッサコア３によって作動さ
れるソフトウェア（プログラム）の開発、検証が可能に
なる。

【００３５】図２および図３に示したような外観および
構成に従って種々の回路規模のプログラム可能な半導体
集積回路５を準備することにより、大規模半導体集積回
路１内に内蔵される用途ごとに異なる周辺回路の規模に
対応できる。また、種々のピン数のプログラム可能な半
導体集積回路５を準備することにより、ピン数の異なる
大規模半導体集積回路１に対応可能となる。さらにＤＩ
Ｐ、ＱＦＰ、ＰＧＡ、ＬＣＣなどの種々のパッケージ形
状のプログラム可能な半導体集積回路５を準備すること
により、パッケージ形状の異なる大規模半導体集積回路
１に対応可能となる。

【００３６】また、プログラム可能な半導体集積回路５
のマイクロプロセッサ１０を収容するためのマイクロプ
ロセッサ用コネクタ７として種々の形状のものを用意し
ておくことにより、異なる形状、ピン数のマイクロプロ
セッサに対応可能となる。また、プログラム可能な半導
体集積回路５の内部の回路には、マイクロプロセッサ１
０に依存する部分は存在しない。その結果、マイクロプ
ロセッサ１０を収容するためのマイクロプロセッサ用コ
ネクタ７の形状、ピン数が同一であれば、異なる種類の
マイクロプロセッサ１０、マイクロプロセッサコア３に
対してもプログラム可能な半導体集積回路５のプログラ
ムを変更するだけで対応できる。

【００３７】また、プログラム可能な半導体集積回路５
の内部回路の機能をマイクロプロセッサ用コネクタ７と
応用システム１１上に実装するための入出力端子６とを
直結するような機能に定義（書込み）することにより、
同様にマイクロプロセッサの形状だけを変更することが
できる。

【００３８】（２） 第２実施例 図６はこの発明の第２実施例を説明する図である。第２
の実施例ではＩＣＥのポッドに本願発明が適用される。
図６を参照して、ＩＣＥのポッド１４は接続ケーブル１
６，１７を用いてＩＣＥ本体１３およびプローブ１５に
接続される（第１図参照）。第２の実施例においては、
ポッド１４にプログラム可能な半導体集積回路を収容す
るためのプログラム可能な半導体集積回路用コネクタ２
０が設けられる。図５に示した大規模半導体集積回路１
において、周辺回路４の規模が比較的小さく、大規模半
導体集積回路１の形状、端子数がマイクロプロセッサコ
ア３の本来の形状、端子数と等しい場合は図６に示した
ポッドを用いることができる。この場合はより簡単に大
規模半導体集積回路１の動作をエミュレートすることが
できる。すなわち、プログラム可能な半導体集積回路を
図５の周辺回路４と同等の機能を遂行するように定義
（書込み）し、図６に示したポッド１４のプログラム可
能な半導体集積回路用コネクタ２０に装着する。さらに
ポッド１４がエミュレートするマイクロプロセッサ１０
とコネクタ２０との間の接続を図５の大規模半導体集積
回路１におけるマイクロプロセッサコア３と周辺回路４
との間の接続と同一に定義することより、図６に示した
ポッド１４により図５に示した大規模半導体集積回路１
のエミュレートが可能になる。その結果、図６に示した
ポッド１４が応用システム１１のハードウェアの開発、
検証に、また、応用システムの実ハードウェア上でのソ
フトウェア（プログラム）の開発、検証に適用できる。

【００３９】（３） 第３実施例 図１に示したＩＣＥにおいて、ポッド１４またはＩＣＥ
本体１３にプログラム可能な半導体集積回路を内蔵さ
せ、マイクロプロセッサコア上で動作するソフトウェア
（プログラム）により動作をプログラムすることで第２
実施例と同様の効果が得られる。

【００４０】図７は大規模半導体集積回路１に内蔵され
たマイクロプロセッサコア３上で動作させるプログラム
を本実施例のＩＣＥでデバッグする場合のフローチャー
トである。図７を参照してマイクロプロセッサコア３上
で動作するソフトウェア（プログラム）は、実際の応用
システム１１上での処理に先立ってプログラム可能な半
導体集積回路を大規模半導体集積回路１に内蔵されてい
る周辺回路４と同一になるように定義する（ステップＳ
１１）。その後、通常のソフトウェア（プログラム）処
理を行なう（ステップＳ１３）。これにより、大規模半
導体集積回路を用いた応用システム１１のハードウェア
の開発、検証が可能になる。また、応用システム１１の
実際のハードウェア上でマイクロプロセッサコア３によ
って動作されるソフトウェア（プログラム）の開発、検
証が可能になる。

【００４１】（４） 第４実施例 第４実施例においては、ポッド１４またはＩＣＥ本体１
３にプログラム可能な半導体集積回路を内蔵させた実施
例３において、ホストコンピュータ１８から接続ケーブ
ル１９、場合によってはＩＣＥ本体１３、接続ケーブル
１６を介してデータを送信し、それによってプログラム
可能な半導体集積回路の構成を大規模半導体集積回路１
に内蔵された周辺回路４と同等に定義する。これによ
り、大規模半導体集積回路１を用いた応用システムのハ
ードウェアの開発、検証が可能になる。また、応用シス
テムの実際のハードウェア上でマイクロプロセッサコア
によって作動されるソフトウェア（プログラム）の開
発、検証が可能になる。

【００４２】（５） 第５実施例 第５実施例においては、図１で示したポッド１４または
ＩＣＥ本体１３にプログラム可能な半導体集積回路を内
蔵させ、内蔵したプログラム可能な半導体集積回路５の
使用、不使用を切換える。そうすることにより、ＩＣＥ
のエミュレートするターゲットをマイクロプロセッサコ
ア３を内蔵した大規模半導体集積回路１と通常のマイク
ロプロセッサ１０に各々切換えることができる。これに
より、ＩＣＥ一式で通常のマイクロプロセッサ１０にも
マイクロプロセッサコア３を内蔵した大規模半導体集積
回路１にも対応可能となる。その結果、各々の応用シス
テムのハードウェアの開発、検証が可能になる。また、
応用システムの実際のハードウェア上でマイクロプロセ
ッサによって作動される、または大規模半導体集積回路
に内蔵されたマイクロプロセッサコア上で動作するソフ
トウェア（プログラム）の開発、検証が可能になる。

【００４３】

【発明の効果】以上のようにこの発明の請求項１にかか
るシステム開発用半導体集積回路においては、システム
開発装置と開発されるべきシステムが実装された基板と
が１チップ化された集積回路手段を介して接続されるた
め、従来のように多くのＩＣをプリント基板に設ける必
要がない。その結果構造が簡単なシステム開発装置用半
導体集積回路が提供できる。

【００４４】請求項２にかかるシステム開発用半導体集
積回路においては、システムが実装される基板と開発す
べきシステム用のマイクロプロセッサとがプログラム可
能な半導体集積回路を介して接続されかつプログラム可
能な半導体集積回路はマイクロプロセッサとの接続を含
めて定義される。したがって、マイクロプロセッサと半
導体集積回路とが簡単な構造で接続されるとともに、一
体でシステム開発される。その結果、簡単な構造でシス
テム開発が可能なシステム開発用半導体集積回路が提供
できる。

【００４５】請求項３にかかる開発すべきマイクロプロ
セッサコアおよび複数の機能ブロックを含む周辺回路か
らなる応用システム開発装置においては、基板上にプロ
グラム可能な半導体集積回路を装着し、その上に開発す
べきシステム用のマイクロプロセッサの動作をエミュレ
ートするＩＣＥが接続されて応用システムのハード、ソ
フトの開発、検証が行なわれる。開発すべきシステム用
のマイクロプロセッサ以外の周辺回路が半導体集積回路
として１ユニット化され、そこに設けられたマイクロプ
ロセッサ用の接続部にＩＣＥが接続されソフト、ハード
の開発が行なわれるため、特別のＩＣＥを準備すること
なく、新システムの開発に従来のＩＣＥの使用が可能に
なる。その結果、経済的な応用システム開発装置が提供
できる。

【００４６】請求項４にかかるマイクロプロセッサコア
および複数の機能ブロックを含む周辺回路からなる大規
模半導体集積回路を用いた応用システム開発方法におい
ては、応用システムを開発するためのＩＣＥに取付可能
はプログラム可能な半導体集積回路を準備し、その半導
体集積回路に所定の定義を行なうだけで応用システムの
開発、検証が行なえる。その結果、より簡単に応用シス
テムの開発、検証が可能な応用システム開発方法が提供
できる。

【図面の簡単な説明】

【図１】この発明が適用された応用システム開発装置の
全体を示す模式図である。

【図２】この発明にかかるプログラム可能な半導体集積
回路とＩＣＥとの接続状態を示す図である。

【図３】この発明にかかるプログラム可能な半導体集積
回路を示す模式図である。

【図４】プログラム可能な半導体集積回路の内部を示す
ブロック図である。

【図５】大規模半導体集積回路のブロック図である。

【図６】この発明の第２の実施例にかかるポッドを示す
模式図である。

【図７】この発明の第３の実施例におけるマイクロプロ
セッサコア上で動作させるプログラムのフローチャート
である。

【図８】マイクロプロセッサを用いたシステムのブロッ
ク図である。

【図９】ＩＣＥを用いたシステム開発装置の模式図であ
る。

【図１０】従来のＩＣＥの構成を示す模式図である。

【符号の説明】 １ 大規模半導体集積回路 ２ 入出力端子 ３ マイクロプロセッサコア ４ 周辺回路 ５ プログラム可能な半導体集積回路 ６ 入出力端子 ７ マイクロプロセッサ用コネクタ １０ マイクロプロセッサ １１ 大規模半導体集積回路を用いた応用システム １２ インサーキットエミュレータ（ＩＣＥ） １３ インサーキットエミュレータ（ＩＣＥ）本体 １４ ポッド １５ プローブ １８ ホストコンピュータ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 システム開発装置に接続されて、システ
   ム開発に用いられる半導体集積回路であって、 開発すべきシステムが実装される基板に接続するための
   第１接続手段と、 前記システム開発装置を接続するための第２接続手段
   と、 前記第１接続手段および第２接続手段に接続され、１チ
   ップ化された、プログラム可能な集積回路手段とを含
   む、システム開発用半導体集積回路。
2. 【請求項２】 開発すべきシステムが実装される基板
   と、 前記基板に設けられた入出力端子と、 前記入出力端子を介して接続されるプログラム可能な半
   導体集積回路とを含み、 前記プログラム可能な半導体集積回路は前記基板と反対
   側に設けられ、開発すべきシステム用のマイクロプロセ
   ッサを収容するための収容手段を有し、 前記プログラム可能な半導体集積回路の機能は、前記マ
   イクロプロセッサとの接続および前記基板との接続を含
   めて定義される、システム開発用半導体集積回路。
3. 【請求項３】 マイクロプロセッサコアおよび複数の機
   能ブロックを含む周辺回路からなる大規模半導体集積回
   路を用いた応用システムを開発する応用システム開発装
   置であって、 開発すべき応用システムが実装される基板と、 前記基板上に設けられ、前記複数の機能ブロックを一体
   化した半導体集積回路と、 前記半導体集積回路上に設けられ、前記マイクロプロセ
   ッサコアを接続するための接続手段と、 前記接続手段に接続可能に設けられ、前記マイクロプロ
   セッサの動作をエミュレートするインサーキットエミュ
   レータを含む開発システムとを含み、 それによって前記大規模半導体集積回路を用いた応用シ
   ステムのハードウェア、ソフトウェアの開発、検証を行
   なう、応用システム開発装置。
4. 【請求項４】 マイクロプロセッサコアおよび複数の機
   能ブロックを含む周辺回路からなる大規模半導体集積回
   路を用いた応用システムを開発する方法であって、 前記応用システムを開発する方法は、応用システムを開
   発するためのインサーキットエミュレータに取付け可能
   なプログラム可能な半導体集積回路を準備するステップ
   と、 前記半導体集積回路の回路構成を前記周辺回路と同一機
   能となるように定義するステップとを含み、 それによって前記半導体集積回路を用いた応用システム
   のハードウェアおよびソフトウェアの開発、検証を行な
   う、応用システム開発方法。